KR20240017350A - 위상-고정 루프 샘플링 - Google Patents

위상-고정 루프 샘플링 Download PDF

Info

Publication number
KR20240017350A
KR20240017350A KR1020237041016A KR20237041016A KR20240017350A KR 20240017350 A KR20240017350 A KR 20240017350A KR 1020237041016 A KR1020237041016 A KR 1020237041016A KR 20237041016 A KR20237041016 A KR 20237041016A KR 20240017350 A KR20240017350 A KR 20240017350A
Authority
KR
South Korea
Prior art keywords
switch
coupled
capacitor
voltage
input
Prior art date
Application number
KR1020237041016A
Other languages
English (en)
Inventor
동민 박
알빈 시우-치 리
마수드 모슬레이 바예스탄
이우 탕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20240017350A publication Critical patent/KR20240017350A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

특정 양상들에서, 샘플러는, 샘플링 커패시터, 샘플링 커패시터에 커플링되는 사전 충전 스위치, 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들, 및 샘플링 커패시터에 커플링되는 기준-전압 회로를 포함한다. 기준-전압 회로는, 공급 전압에 기반하여 기준 전압을 생성하고, 샘플링 커패시터 상의 전압과 기준 전압 사이의 전압 차이를 생성하도록 구성된다.

Description

위상-고정 루프 샘플링
[0001] 본 출원은 2021년 6월 7일자로 미국 특허청에 제출되고 2022년 3월 15일자로 특허 번호 제11,277,140호로서 미국 특허청에 의해 발행된 정규 출원 일련번호 제17/340,914호를 우선권으로 주장하고 그 이익을 청구하며, 상기 출원의 전체 내용은 그 전체가 아래에 완전히 기재된 것처럼 그리고 모든 적용가능한 목적들을 위해 본원에 포함된다.
[0002] 본 개시내용의 양상들은 일반적으로 PLL(phase-locked loop)들에 관한 것으로, 더 상세하게는, PLL들을 샘플링하는 것에 관한 것이다.
[0003] PLL(phase-locked loop)는, 기준 신호의 주파수를 대응하는 양만큼 증배(multiply)함으로써 요망되는 주파수를 갖는 신호를 생성하기 위해 사용될 수 있다. 예컨대, PLL은, 요망되는 주파수를 갖는 국부 발진기 신호를 생성하기 위해 무선 디바이스에서 사용될 수 있다.
[0004] 다음은 하나 이상의 구현들의 기본적인 이해를 제공하기 위해 그러한 구현들의 간략화된 개요를 제시한다. 이러한 개요는, 고려되는 모든 구현들의 포괄적인 개관이 아니며, 모든 구현들의 핵심 또는 중요 요소들을 식별하도록 의도되지 않고 임의의 구현들 또는 모든 구현들의 범위를 기술하도록 의도되지도 않는다. 그것의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 이상의 구현들의 일부 개념들을 제시하는 것이다.
[0005] 제1 양상은 샘플러(sampler)에 관한 것이다. 샘플러는, 샘플링 커패시터, 샘플링 커패시터에 커플링되는 사전 충전(precharge) 스위치, 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들, 및 샘플링 커패시터에 커플링되는 기준-전압 회로(reference-voltage circuit)를 포함한다. 기준-전압 회로는, 공급 전압에 기반하여 기준 전압을 생성하고, 샘플링 커패시터 상의 전압과 기준 전압 사이의 전압 차이를 생성하도록 구성된다.
[0006] 제2 양상은 장치에 관한 것이다. 장치는, 샘플링 커패시터, 샘플링 커패시터에 커플링되는 사전 충전 스위치, 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들, 및 샘플링 커패시터에 커플링되는 기준-전압 회로를 포함한다. 기준-전압 회로는, 제1 커패시터, 제2 커패시터, 제1 커패시터와 제2 커패시터 사이에 커플링되는 제1 스위치, 제2 커패시터와 병렬로 커플링되는 제2 스위치, 및 샘플링 커패시터 및 제1 커패시터에 커플링되는 차이 회로(difference circuit)를 포함한다.
[0007] 제3 양상은 샘플링 방법에 관한 것이다. 방법은, 샘플링 커패시터를 공급 전압으로 충전하는 단계, 샘플링 전압을 생성하기 위해 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키는 단계, 공급 전압에 기반하여 기준 전압을 생성하는 단계, 및 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 단계를 포함한다.
[0008] 제4 양상은 샘플링을 위한 장치에 관한 것이다. 장치는, 샘플링 커패시터를 공급 전압으로 충전하기 위한 수단, 샘플링 전압을 생성하기 위해 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키기 위한 수단, 공급 전압에 기반하여 기준 전압을 생성하기 위한 수단, 및 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하기 위한 수단을 포함한다.
[0009] 도 1은 본 개시내용의 특정 양상들에 따른 PLL(phase-locked loop)의 예를 도시한다.
[0010] 도 2는 본 개시내용의 특정 양상들에 따른 루프 필터의 예시적인 구현을 도시한다.
[0011] 도 3은 본 개시내용의 특정 양상들에 따른 샘플러의 예시적인 구현을 도시한다.
[0012] 도 4는 본 개시내용의 특정 양상들에 따른, 위상 보간이 있는 샘플러의 예시적인 구현을 도시한다.
[0013] 도 5는 본 개시내용의 특정 양상들에 따른 기준-전압 회로의 예를 도시한다.
[0014] 도 6은 본 개시내용의 특정 양상들에 따른 기준-전압 회로의 다른 예를 도시한다.
[0015] 도 7은 본 개시내용의 특정 양상들에 따른 샘플러의 스위치들의 예시적인 구현을 도시한다.
[0016] 도 8은 본 개시내용의 특정 양상들에 따른, 도 7에 도시된 예시적인 샘플러에서의 예시적인 신호들을 도시하는 타이밍 다이어그램이다.
[0017] 도 9는 본 개시내용의 특정 양상들에 따른 위상 검출기의 예시적인 구현을 도시한다.
[0018] 도 10은 본 개시내용의 특정 양상들에 따른 예시적인 무선 디바이스를 도시한다.
[0019] 도 11은 본 개시내용의 특정 양상들에 따른 트랜시버를 포함하는 전자 디바이스를 포함하는 환경의 다이어그램이다.
[0020] 도 12는 본 개시내용의 특정 양상들에 따른 샘플링 방법을 예시하는 흐름도이다.
[0021] 첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되지 않는다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나, 이러한 개념들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 예시들에서, 그러한 개념들을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 컴포넌트들은 블록 다이어그램 형태로 도시되어 있다.
[0022] 도 1은 본 개시내용의 특정 양상들에 따른 PLL(phase-locked loop)(110)의 예를 도시한다. PLL(110)은, 예컨대, (예컨대, 주파수 상향변환 및/또는 주파수 하향변환을 위한) 국부 발진기 신호를 생성하기 위해 무선 디바이스에서 사용될 수 있다. 이러한 예에서, PLL(110)은 위상 검출기(120), 샘플러(130), 루프 필터(135), VCO(voltage controlled oscillator)(140) 및 주파수 분할기(frequency divider)(150)를 포함한다. 위상 검출기(120)는 위상 주파수 검출기(PFD), 위상 비교기, 또는 다른 용어로 또한 지칭될 수 있다.
[0023] 위상 검출기(120)는 제1 입력(122), 제2 입력(124), 및 출력(126)을 갖는다. 제1 입력(122)은 기준 신호("ref"로 라벨링됨)를 수신하도록 구성된다. 기준 신호(예컨대, 기준 클록 신호)는 수정 발진기(도시되지 않음) 또는 다른 소스로부터 비롯될 수 있다. 샘플러(130)는, 위상 검출기(120)의 출력(126)에 커플링되는 입력(132), 및 출력(134)을 갖는다. 루프 필터(135)는, 샘플러(130)의 출력(134)과 VCO(140)의 제어 입력(142) 사이에 커플링된다. 아래에 추가로 논의되는 바와 같이, VCO(140)는, VCO(140)의 제어 입력(142)에서의 전압에 의해 제어되는 주파수("fVCO"로 라벨링됨)를 갖는 출력 신호를 생성하도록 구성된다. 출력 신호는, PLL(110)의 출력(112)에 커플링된 VCO(140)의 출력(144)에서 출력된다. 그에 따라, 이러한 예에서, VCO(140)의 출력 신호는 PLL(110)의 출력 신호를 제공한다.
[0024] 주파수 분할기(150)는 입력(152) 및 출력(154)을 갖는다. 주파수 분할기(150)의 입력(152)은 VCO(140)의 출력(144)에 커플링되고, 주파수 분할기(150)의 출력(154)은 위상 검출기(120)의 제2 입력(124)에 커플링된다. 그에 따라, 이러한 예에서, VCO(140)의 출력 신호는 피드백 루프(155)를 통해 주파수 분할기(150)를 통해서 위상 검출기(120)의 제2 입력(124)에 피드백된다. 일 예에서, 주파수 분할기(150)는, 피드백 신호("fb"로 라벨링됨)를 생성하기 위해 VCO(140)의 출력 신호의 주파수를 제수(divider)(N)로 나누도록 구성된다. 그에 따라, 이러한 예에서, 피드백 신호는 대략적으로 fVCO/N과 동일한 주파수를 갖는다. 피드백 신호는 주파수 분할기(150)의 출력(154)에서 출력되고 위상 검출기(120)의 제2 입력(124)에 입력된다.
[0025] 동작 시, 위상 검출기(120)는, 제1 입력(122)에서 기준 신호를 수신하고, 제2 입력(124)에서 피드백 신호를 수신한다. 위상 검출기(120)는, 기준 신호와 피드백 신호 사이의 위상 에러를 검출하고, 검출된 위상 에러를 표시하는 위상-에러 신호를 생성하고, 출력(126)에서 위상-에러 신호를 출력하도록 구성된다. 일부 구현들에서, 위상-에러 신호는, 검출된 위상 에러의 함수인 폭을 갖는 펄스를 포함한다. 일 예에서, 검출된 위상 에러는 피드백 신호의 에지(예컨대, 상승 에지 또는 하강 에지)와 기준 신호의 에지(예컨대, 상승 에지 또는 하강 에지) 사이의 시간 에러(즉, 시간 차이)로서 표현될 수 있다. 이러한 예에서, 펄스의 폭은 피드백 신호의 에지와 기준 신호의 에지 사이의 시간 에러와 동일하거나 그에 비례한다.
[0026] 샘플러(130)는, 위상 검출기(120)로부터 위상-에러 신호를 샘플링하고, 샘플링된 위상-에러 신호를 루프 필터(135)에 출력하도록 구성된다. 샘플링된 위상-에러 신호는 전압 또는 전류일 수 있다. 루프 필터(135)는, 샘플링된 위상-에러 신호를 VCO(140)의 제어 입력(142)에 입력되는 전압으로 필터링하고, VCO(140)의 출력 주파수를 제어한다.
[0027] PLL(110)의 피드백 루프(155)는, 위상 검출기(120), 샘플러(130), 및 루프 필터(135)로 하여금, 피드백 신호와 기준 신호 사이의 위상 에러를 감소시키는 방향으로 VCO(140)의 제어 입력(142)의 전압을 조정하게 한다. PLL(110)이 잠겨 있을 때, VCO(140)의 출력 주파수는, 기준 신호의 주파수와 주파수 분할기(150)의 제수(N)를 곱한 것과 대략적으로 동일하다. 다시 말해서, 출력 주파수는 다음에 의해 주어진다:
(1)
여기서, fref는 기준 주파수(즉, 기준 신호의 주파수)이다. 그에 따라, 이러한 예에서, VCO(140)의 출력 주파수는 기준 주파수의 배수이고, 수학식 (1)에 기반하여 주파수 분할기(150)의 제수(N)를 그에 따라서 설정함으로써 요망되는 주파수로 설정될 수 있다.
[0028] 일 예에서, 주파수 분할기(150)의 제수(N)는 1보다 큰 정수이다. 이러한 예에서, VCO(140)의 출력 주파수는 기준 주파수의 정수 배수이다.
[0029] 일부 구현들에서, PLL(110)은, 주파수 분할기(150)를 사용하여 비-정수 제수(non-integer divider)를 달성하기 위해 델타-시그마 변조기(DSM)(160)를 더 포함한다. 본원에서 사용되는 바와 같이, "비-정수 제수"라는 용어는 분수 부분을 포함하는 제수를 지칭할 수 있다. 이러한 예에서, DSM(160)은 입력(162) 및 출력(164)을 갖는다. DSM(160)의 출력(164)은 주파수 분할기(150)의 제어 입력(156)에 커플링된다. 이러한 예에서, 주파수 분할기(150)는, 제어 입력(156)을 통해 DSM(160)으로부터 수신되는 제수 제어 신호에 기반하여 주파수 분할기(150)의 제수(N)를 다수의 정수 값들 중 임의의 하나로 설정하도록 구성된다.
[0030] 동작 시, DSM(160)은, 요망되는 비-정수 제수 값을 표시하는 주파수 제어 신호(예컨대, 주파수 제어 워드(frequency control word))를 수신하도록 구성된다. 이어서, DSM(160)은, 주파수 분할기(150)의 제수를, 제수의 평균 값이 기준 신호의 다수의 사이클들에 걸쳐 요망되는 비-정수 제수 값과 대략적으로 동일하도록 변조한다. DSM(160)은, 제수의 평균 값이 요망되는 비-정수 제수 값과 대략적으로 동일하도록, 제수 제어 신호를 사용하여 기준 신호의 다수의 사이클들에 걸쳐 제수의 정수 값을 변경함으로써 제수를 변조할 수 있다. 예컨대, DSM(160)은, 기준 신호의 4개 사이클들에 걸쳐, 주파수 분할기(150)의 제수를 4개 사이클들 중 3개에 대해 6으로 설정하고 4개 사이클들 중 하나에 대해 7로 설정함으로써 6.25의 평균 비-정수 제수 값을 달성할 수 있다. DSM(160)은 1차 DSM, 2차 다중-상태 잡음 성형(MASH; multi-state noise shaping) DSM, 3차 MASH DSM, 또는 다른 타입의 DSM으로 구현될 수 있다. 이러한 예에서, 주파수 분할기(150) 및 DSM(160)은 "분수-N 분할기(fractional-N divider)"를 구현한다.
[0031] 도 2는 특정 양상들에 따른 루프 필터(135)의 예시적인 구현을 도시한다. 이러한 예에서, 루프 필터(135)는 커패시터(210) 및 적분 경로(220)를 포함한다. 게다가, VCO(140)의 제어 입력(142)은 제1 제어 입력(142-1) 및 제2 제어 입력(142-2)을 포함한다.
[0032] 이러한 예에서, 커패시터(210)의 제1 단자(212)는 샘플러(130)의 출력(134)과 VCO(140)의 제1 제어 입력(142-1) 사이의 노드에 커플링되고, 커패시터(210)의 제2 단자(214)는 접지(또는 접지로 기능하도록 구성되는 일부 기준 전압)에 커플링된다. 커패시터(210) 상의 전압("vtune"으로 라벨링됨)은 VCO(140)의 출력 주파수를 튜닝하기 위해 VCO(140)의 제1 제어 입력(142-1)에 입력된다.
[0033] 적분 경로(220)는, 샘플러(130)의 출력(134)과 VCO(140)의 제2 제어 입력(142-2) 사이에 커플링된다. 적분 경로(220)는, 전압(vtune)을 적분하고 그리고 제2 제어 입력(142-2)을 통해 적분에 기반하여 VCO(140)의 출력 주파수를 추가로 튜닝하도록 구성된다. 도 2의 예에서, 적분 경로(220)는 ADC(analog-to-digital converter)(225) 및 누산기(230)를 포함한다. ADC(225)는 전압(vtune)을 디지털 신호로 변환하도록 구성되고, 누산기(230)는 디지털 신호를 적분하도록 구성된다. 그에 따라, 이러한 예에서, 적분 경로(220)는 디지털 도메인에서 적분을 수행한다.
[0034] 그러나, 루프 필터(135)는 도 2에 도시된 예시적인 구현으로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 다른 구현들에서, 루프 필터(135)는, 샘플러(130)의 출력(134)에 커플링되는 저역 통과 필터(예컨대, RC(resistor-capacitor) 필터)를 포함할 수 있다.
[0035] 일 예에서, VCO(140)는 LC(inductor-capacitor) 탱크(도시되지 않음)를 포함할 수 있으며, 여기서, VCO(140)의 출력 주파수는 LC 탱크의 커패시턴스를 튜닝함으로써 튜닝된다. 이러한 예에서, LC 탱크는, 제1 제어 입력(142-1)을 통해 전압(vtune)에 의해 튜닝된 커패시턴스를 갖는 하나 이상의 커패시터들(예컨대, 버랙터(varactor)들), 및 제2 제어 입력(142-2)을 통해 적분 경로(220)의 출력에 의해 튜닝된 커패시턴스를 갖는 하나 이상의 커패시터들(예컨대, 커패시터 뱅크들)을 포함할 수 있다. 그러나, VCO(140)는 이러한 예로 제한되지 않고, VCO(140)는 다른 타입들의 VCO 회로들로 구현될 수 있다는 것이 인식되어야 한다.
[0036] 도 3은 특정 양상들에 따른 샘플러(130)의 예시적인 구현을 도시한다. 이러한 예에서, 샘플러(130)는 방전 회로(308), 샘플링 커패시터(320), 사전 충전 스위치(325), 및 샘플링 스위치(330)를 포함한다.
[0037] 아래에서 추가로 논의되는 바와 같이, 방전 회로(308)는, 기준 신호와 피드백 신호 사이의 위상 에러를 표시하는 샘플링된 전압("Vs"로 라벨링됨)을 생성하기 위해 위상 검출기(120)로부터의 위상-에러 신호에 기반하여 샘플링 커패시터(320)를 방전시키도록 구성된다. 도 3에 도시된 예에서, 방전 회로(308)는 트랜지스터(310) 및 저항기(315)를 포함한다. 트랜지스터(310)의 게이트는 샘플러(130)의 입력(132)에 커플링되고, 저항기(315)는 트랜지스터(310)의 드레인과 샘플링 커패시터(320)의 제1 단자(322) 사이에 커플링된다. 이러한 예에서, 트랜지스터(310)의 소스는 접지에 커플링되고, 샘플링 커패시터(320)의 제2 단자(324)는 접지에 커플링된다. 그러나, 샘플러(130)는 도 3에 도시된 예로 제한되지 않는다는 것이 인식되어야 한다. 다른 구현들에서, 저항기(315)는 트랜지스터(310)의 소스와 샘플링 커패시터(320)의 제1 단자(322) 사이에 커플링될 수 있고, 트랜지스터(310)의 드레인은 접지에 커플링될 수 있다. 도 3에서 하나의 방전 회로(308)가 도시되지만, 샘플러(130)는 병렬로 커플링된 다수의 방전 회로들을 포함할 수 있으며, 여기서, 각각의 방전 회로는 개개의 저항기 및 개개의 트랜지스터를 포함할 수 있다는 것이 인식되어야 한다.
[0038] 사전 충전 스위치(325)는 전압 조절기(340)의 출력(344)과 샘플링 커패시터(320)의 제1 단자(322) 사이에 커플링되고, 샘플링 스위치(330)는 샘플링 커패시터(320)의 제1 단자(322)와 샘플러(130)의 출력(134) 사이에 커플링된다. 이러한 예에서, 전압 조절기(340)는, 전력 공급 레일(350)에 커플링되는 입력(342)을 갖는다. 전압 조절기(340)는, 전력 공급 레일(350) 상의 전압으로부터 전압 조절기(340)의 출력(344)에서 조절된 공급 전압(Vdd)을 생성하도록 구성된다. 그에 따라, 이러한 예에서, 공급 전압(Vdd)은 샘플러(130)에 제공된다. 전압 조절기(340)는, LDO(low-dropout) 조절기, 스위칭 조절기, 또는 다른 타입의 전압 조절기로 구현될 수 있다.
[0039] 이러한 예에서, 사전 충전 스위치(325) 및 샘플링 스위치(330)는 제어기(360)에 의해 제어된다. 이와 관련하여, 제어기(360)는 사전 충전 스위치(325)의 제어 입력(327)에 커플링되고, 샘플링 스위치(330)의 제어 입력(332)에 커플링된다. 이러한 예에서, 제어기(360)는, 제어 입력(327)을 통해 사전 충전 스위치(325)의 온/오프 상태를 제어하고 제어 입력(332)을 통해 샘플링 스위치(330)의 온/오프 상태를 제어하도록 구성된다. 사전 충전 스위치(325)는, 제어 입력(327)에 커플링되는 게이트, 송신 게이트, 또는 다른 타입의 스위치를 갖는 트랜지스터로 구현될 수 있다. 유사하게, 샘플링 스위치(330)는, 제어 입력(332)에 커플링되는 게이트, 송신 게이트, 또는 다른 타입의 스위치를 갖는 트랜지스터로 구현될 수 있다.
[0040] 위상-에러 신호를 샘플링하기 위해, 샘플링 커패시터(320)는 먼저 사전 충전 페이즈(precharge phase) 동안 공급 전압(Vdd)으로 사전 충전된다. 이를 달성하기 위해, 제어기(360)는 사전 충전 스위치(325)를 턴 온(turn on)시키며, 이는, 샘플링 커패시터(320)가 사전 충전 스위치(325)를 통해 공급 전압(Vdd)으로 사전 충전될 수 있게 한다. 제어기(360)는 또한, 사전 충전 페이즈 동안 샘플링 스위치(330)를 턴 오프(turn off)시킬 수 있다. 샘플링 커패시터(320)가 사전 충전된 후에, 제어기(360)는 사전 충전 스위치(325)를 턴 오프시킨다.
[0041] 사전 충전 페이즈 이후에, 트랜지스터(310)의 게이트는 위상 검출기(120)로부터의 위상-에러 신호에 의해 드라이빙된다. 일 예에서, 위상-에러 신호는, 기준 신호와 피드백 신호 사이의 검출된 위상 에러(예컨대, 피드백 신호의 에지와 기준 신호의 에지 사이의 시간 에러)의 함수인 폭을 갖는 펄스를 포함한다. 이러한 예에서, 위상-에러 신호는, 검출된 위상 에러의 함수인 펄스의 폭과 동일한 시간 지속기간 동안 트랜지스터(310)를 턴 온시킨다. 그에 따라, 트랜지스터(310)는 검출된 위상 에러의 함수인 시간 지속기간 동안 턴 온된다.
[0042] 위상-에러 신호에 의해 트랜지스터(310)가 턴 온될 때, 트랜지스터(310)는 저항기(315)를 접지에 커플링한다. 이는, 샘플링 커패시터(320) 상의 전하의 일부분이 저항기(315)를 통해 접지로 방전되는 것을 야기한다. 이러한 페이즈 동안, 사전 충전 스위치(325) 및 샘플링 스위치(330)는 턴 오프된 채로 유지된다. 시간의 함수로서의 샘플링된 전압은 다음에 의해 주어진다:
(2)
여기서, Vs(t)는 시간의 함수로서의 샘플링된 전압이고, t는 방전 시작으로부터의 시간이고, R은 저항기(315)의 저항이며, C는 샘플링 커패시터(320)의 커패시턴스이다.
[0043] 샘플링 커패시터(320)로부터 방전되는 전하량은, 검출된 위상 에러의 함수인 위상-에러 신호에 의해 트랜지스터(310)가 턴 온되는 시간 지속기간의 함수이다. 결과적으로, 샘플링 커패시터(320)로부터 방전되는 전하량은 검출된 위상 에러의 함수이다. 그에 따라, 방전 종료 시의 샘플링 커패시터(320) 상의 샘플링된 전압(Vs)은 검출된 위상 에러의 함수이고, 따라서, 위상-에러 정보를 제공한다. 일 예에서 방전 종료 시의 샘플링된 전압(Vs)은 다음에 의해 주어진다:
(3)
여기서, Δt는 위상-에러 신호의 펄스 폭이고, 수학식 (3)의 Vs는 방전 종료 시의 샘플링된 전압이다. 이러한 예에서, 펄스 폭(Δt)은 피드백 신호의 에지와 기준 신호의 에지 사이의 시간 에러와 대략적으로 동일할 수 있다. 위상-에러 신호가 샘플링된 후에(즉, 트랜지스터(310)가 펄스의 종료에서 턴 오프된 후에), 제어기(360)는 샘플링 스위치(330)를 턴 온시켜, 샘플링 커패시터(320)를 샘플러(130)의 출력(134)에 커플링한다.
[0044] 특정 양상들에서, 기준 신호의 각각의 사이클에서, 위상 검출기(120)는 기준 신호와 피드백 신호 사이의 위상 에러를 검출하고, 대응하는 위상-에러 신호를 샘플러(130)에 출력하며, 샘플러(130)는 위상-에러 신호를 샘플링하고, 대응하는 샘플링된 전압(Vs)을 출력한다. 그에 따라, 이러한 양상들에서, 위상 에러는 기준 신호의 사이클당 한 번 검출 및 샘플링된다.
[0045] 위에서 논의된 바와 같이, DSM(160)은, 주파수 분할기(150)의 제수를 변조함으로써 비-정수 제수 값을 실현하는 데 사용될 수 있다. 그러나, 주파수 분할기(150)의 제수를 변조하는 것은 피드백 신호에 양자화 에러(quantization error)를 도입한다. 양자화 에러는 기준 신호와 피드백 신호 사이의 시간 에러에서 요동들을 야기하며, 이는 성능을 저하시킨다. 양자화 에러는, 아래에서 추가로 논의되는 바와 같이, 샘플러(130)에서 위상 보간을 수행함으로써 실질적으로 상쇄(cancel out)될 수 있다.
[0046] 도 4는 본 개시내용의 특정 양상들에 따른, 위상 보간을 이용하는 샘플러(130) 및 위상 검출기(120)의 예시적인 구현을 도시한다. 이러한 예에서, 샘플러(130)는, 샘플링 커패시터(320)의 제1 단자(322)와 접지 사이에 병렬로 커플링되는 다수의 방전 회로들(308-1 내지 308-M)을 포함한다. 방전 회로들(308-1 내지 308-M) 각각은, 개개의 트랜지스터(310-1 내지 310-M), 및 개개의 트랜지스터(310-1 내지 310-M)의 드레인 또는 소스와 샘플링 커패시터(320)의 제1 단자(322) 사이에 커플링되는 개개의 저항기(315-1 내지 315-M)를 포함한다. 이러한 예에서, 샘플러(130)의 입력(132)은 다수의 입력들(132-1 내지 132-M)을 포함하고, 여기서, 입력들(132-1 내지 132-M) 각각은 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로, 더 상세하게는, 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로의 트랜지스터(310-1 내지 310-M)의 게이트에 커플링된다.
[0047] 이러한 예에서, 위상 검출기(120)는 지연 회로(410), 제1 펄스 회로(420), 제2 펄스 회로(430), 및 다수의 멀티플렉서들(450-1 내지 450-M)을 포함한다. 제1 펄스 회로(420)는 제1 입력(422), 제2 입력(424), 및 출력(426)을 갖는다. 제1 입력(422)은 위상 검출기(120)의 제1 입력(122)에 커플링되고, 제2 입력(424)은 위상 검출기(120)의 제2 입력(124)에 커플링된다. 따라서, 제1 입력(422)은 기준 신호를 수신하고, 제2 입력(424)은 피드백 신호를 수신한다. 도 4에서, 피드백 신호는 위상 검출기(120)에서 내부적으로 "fb1"로 지칭된다.
[0048] 제2 펄스 회로(430)는 제1 입력(432), 제2 입력(434), 및 출력(436)을 갖는다. 제1 입력(432)은 위상 검출기(120)의 제1 입력(122)에 커플링되고, 따라서, 기준 신호를 수신한다. 지연 회로(410)는 위상 검출기(120)의 제2 입력(124)과 제2 펄스 회로(430)의 제2 입력(434) 사이에 커플링된다. 지연 회로(410)는, 피드백 신호를 (예컨대, 대략적으로 VCO(140)의 하나의 사이클(즉, 주기)과 동일한 지연만큼) 지연시키고 결과적인 지연된 피드백 신호("fb2"로 라벨링됨)를 제2 펄스 회로(430)의 제2 입력(434)에 출력하도록 구성된다. 일 예에서, 지연 회로(410)는, VCO(140)의 출력 신호에 의해 클로킹(clock)되는 지연 플립-플롭으로 구현될 수 있다.
[0049] 멀티플렉서들(450-1 내지 450-M) 각각은 제1 입력(452-1 내지 452-M), 제2 입력(454-1 내지 454-M), 출력(456-1 내지 456-M), 및 선택 입력(458-1 내지 458-M)을 갖는다. 멀티플렉서들(450-1 내지 450-M) 각각의 제1 입력(452-1 내지 452-M)은 제1 펄스 회로(420)의 출력(426)에 커플링되고, 멀티플렉서들(450-1 내지 450-M) 각각의 제2 입력(454-1 내지 454-M)은 제2 펄스 회로(430)의 출력(436)에 커플링된다. 도 4의 예에서, 위상 검출기(120)의 출력(126)은 다수의 출력들(126-1 내지 126-M)을 포함하고, 여기서, 출력들(126-1 내지 126-M) 각각은 샘플러(130)의 입력들(132-1 내지 132-M)의 개개의 입력에 커플링된다. 이러한 예에서, 멀티플렉서들(450-1 내지 450-M) 각각의 출력(456-1 내지 456-M)은 출력들(126-1 내지 126-M)의 개개의 출력에 커플링된다. 도 4에 도시된 바와 같이, 멀티플렉서들(450-1 내지 450-M) 각각의 출력(456-1 내지 456-M)은 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로, 더 상세하게는, 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로의 트랜지스터(310-1 내지 310-M)의 게이트에 커플링된다.
[0050] 멀티플렉서들(450-1 내지 450-M) 각각의 선택 입력(458-1 내지 458-M)은 디지털 코드(d<M-1:0>)의 개개의 비트를 수신하도록 구성된다. 멀티플렉서들(450-1 내지 450-M) 각각은, 개개의 비트의 비트 값에 기반하여 개개의 제1 입력(452-1 내지 452-M) 또는 개개의 제2 입력(454-1 내지 454-M)을 선택하고 선택된 입력을 개개의 출력(456-1 내지 456-M)에 커플링하도록 구성된다. 예컨대, 높은 비트 값은 개개의 제1 입력(452-1 내지 452-M)의 선택을 트리거링할 수 있는 반면, 낮은 비트 값은 개개의 제2 입력(454-1 내지 454-M)의 선택을 트리거링할 수 있거나, 그 반대가 또한 가능하다. 아래에서 추가로 논의되는 바와 같이, 디지털 코드(d<M-1:0>)는 샘플러(130)에서 위상 보간을 제어한다.
[0051] 동작 시, 제1 펄스 회로(420)는, 기준 신호와 피드백 신호(fb1) 사이의 제1 시간 에러를 검출하고, 제1 시간 에러와 대략적으로 동일한 폭을 갖는 제1 펄스를 생성하고, 출력(426)에서 제1 펄스를 출력하도록 구성된다. 예컨대, 제1 펄스 회로(420)는, 피드백 신호(fb1)의 에지(예컨대, 상승 에지 또는 하강 에지) 상에 제1 펄스의 상승 에지를 생성하고 기준 신호의 에지(예컨대, 상승 에지 또는 하강 에지) 상에 제1 펄스의 하강 에지를 생성하도록 구성될 수 있다.
[0052] 제2 펄스 회로(430)는, 기준 신호와 피드백 신호(fb2) 사이의 제2 시간 에러를 검출하고, 제2 시간 에러와 대략적으로 동일한 폭을 갖는 제2 펄스를 생성하고, 출력(436)에서 제2 펄스를 출력하도록 구성된다. 예컨대, 제2 펄스 회로(430)는, 피드백 신호(fb2)의 에지(예컨대, 상승 에지 또는 하강 에지) 상에 제2 펄스의 상승 에지를 생성하고 기준 신호의 에지(예컨대, 상승 에지 또는 하강 에지) 상에 제2 펄스의 하강 에지를 생성하도록 구성될 수 있다. 지연 회로(410)의 존재로 인해, 제2 펄스의 상승 에지는 제1 펄스의 상승 에지에 관하여 지연(예컨대, 대략적으로 VCO(140)의 하나의 사이클)만큼 시프팅된다. 멀티플렉서들(450-1 내지 450-M)과 조합되어, 지연 회로(410)는, 아래에서 추가로 논의되는 바와 같이, 주파수 분할기(150)의 제수의 변조에 의해 야기되는 양자화 에러의 효과를 상쇄하기 위한 위상 보간을 허용한다.
[0053] 그에 따라, 이러한 예에서, 멀티플렉서들(450-1 내지 450-M) 각각의 제1 입력(452-1 내지 452-M)은 제1 펄스 회로(420)로부터 제1 펄스를 수신하고, 멀티플렉서들(450-1 내지 450-M) 각각의 제2 입력(454-1 내지 454-M)은 제2 펄스 회로(430)로부터 제2 펄스를 수신한다. 멀티플렉서들(450-1 내지 450-M) 각각은 디지털 코드(d<M-1:0>)의 개개의 비트의 비트 값에 기반하여 제1 펄스 또는 제2 펄스를 선택하고, 선택된 펄스를 개개의 트랜지스터(310-1 내지 310-M)의 게이트에 출력한다. 그에 따라, 이러한 예에서, 디지털 코드(d<M-1:0>)는, 멀티플렉서들(450-1 내지 450-M)의 펄스 선택들을 제어함으로써, 제1 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수 및 제2 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수를 제어한다.
[0054] 이러한 예에서, 샘플러(130)는 피드백 신호들(fb1 및 fb2) 사이에서 위상 보간을 수행하는데, 여기서, 디지털 코드(d<M-1:0>)는, 제1 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수 및 제2 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수를 제어함으로써 위상 보간을 제어한다. 위상 보간은 다음에 의해 주어진 샘플링된 전압(Vs)을 가져온다:
(4)
여기서, k는 제1 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수이고, M은 트랜지스터들(310-1 내지 310-M)의 총 수이고, Tvco는 VCO(140)의 하나의 사이클(즉, 주기)이며, Δt는 피드백 신호(fb2)와 기준 신호 사이의 시간 에러이다. 이러한 예에서, 피드백 신호들(fb1 및 fb2)의 상승 에지들이 Tvco만큼 이격되므로, 제1 펄스는 Tvco + Δt와 대략적으로 동일한 폭을 갖고 제2 펄스는 Δt와 대략적으로 동일한 폭을 갖는다는 것을 유의한다.
[0055] 수학식 (4)에서 나타낸 바와 같이, 위상 보간은, 디지털 코드(d<M-1:0>)를 사용하여 제1 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수(k)를 조정함으로써, 샘플링된 전압(Vs)을 조정한다. 특정 양상들에서, 샘플링된 전압(Vs)은, 주파수 분할기(150)의 제수의 변조에 의해 야기되는 양자화 에러의 효과를 상쇄하기 위해 위상 보간을 사용하여 조정될 수 있다.
[0056] 이와 관련하여, PLL(110)은, 특정 양상들에 따라 위상 보간을 사용하여 양자화 에러를 소거(cancel)하도록 구성되는 위상 보간(PI) 제어 회로(470)를 포함할 수 있다. 도 4의 예에서, PI 제어 회로(470)는 다수의 출력들(472-1 내지 472-M)을 가지며, 여기서, 출력들(472-1 내지 472-M) 각각은 멀티플렉서들(450-1 내지 450-M)의 개개의 멀티플렉서의 선택 입력(458-1 내지 458-M)에 커플링된다. 예시의 용이성을 위해, PI 제어 회로(470)와 멀티플렉서들(450-1 내지 450-M) 사이의 개별 연결들은 도 4에서 명시적으로 도시되지 않는다.
[0057] 동작 시, PI 제어 회로(470)는, DSM(160)에 의한 제수의 변조에 의해 야기되는 양자화 에러의 효과를 소거하기 위해, 제1 펄스에 의해 드라이빙될 필요가 있는 트랜지스터들(310-1 내지 310-M)의 수(k)를 결정한다. 예컨대, DSM(160)은 제수의 변조로 인한 양자화 에러를 표시하는 DSM 에러 신호를 생성하고, DSM 에러 신호를 PI 제어 회로(470)에 입력할 수 있다. 이러한 예에서, PI 제어 회로(470)는, DSM 에러 신호에 의해 표시된 양자화 에러를 소거하기 위해, 제1 펄스에 의해 드라이빙될 필요가 있는 트랜지스터들(310-1 내지 310-M)의 수(k)를 결정할 수 있다. 이어서, PI 제어 회로(470)는 결정된 수(k)에 대응하는 디지털 코드(d<M-1:0>)를 생성하고, 개개의 출력들(472-1 내지 472-M)을 통해 디지털 코드(d<M-1:0>)를 멀티플렉서들(450-1 내지 450-M)에 출력한다. 이에 대한 응답으로, 멀티플렉서들(450-1 내지 450-M)은 제1 펄스로 k개의 트랜지스터들(310-1 내지 310-M)을 드라이빙하고 제2 펄스로 나머지 트랜지스터들(310-1 내지 310-M)(즉, M-k개의 트랜지스터들(310-1 내지 310-M))을 드라이빙한다.
[0058] 이러한 예에서 위상-에러 신호를 샘플링하기 위해, 제어기(360)는 사전 충전 스위치(325)를 턴 온시켜, 사전 충전 스위치(325)를 통해 샘플링 커패시터(320)를 공급 전압(Vdd)으로 사전 충전한다. 샘플링 커패시터(320)가 사전 충전된 후에, 제어기(360)는 사전 충전 스위치(325)를 턴 오프시키고, 트랜지스터들(310-1 내지 310-M)의 게이트들은 턴 온되며, 여기서, 위에서 논의된 바와 같이, 디지털 코드(d<M-1:0>)에 기반하여, k개의 트랜지스터들(310-1 내지 310-M)은 제1 펄스에 의해 드라이빙되고, 나머지 트랜지스터들(310-1 내지 310-M)(즉, M-k개의 트랜지스터들(310-1 내지 310-M))은 제2 펄스에 의해 드라이빙된다. 이는, 샘플링 커패시터(320) 상의 전하의 일부분이 저항기들(315-1 내지 315-M)을 통해 접지로 방전되는 것을 야기하여, 위의 수학식 (4)에서 주어진 샘플링된 전압(Vs)을 가져온다. 위상-에러 신호가 샘플링된 후에, 제어기(360)는 샘플링 스위치(330)를 턴 온시켜, 샘플링 커패시터(320)를 샘플러(130)의 출력(134)에 커플링한다. 위의 절차는, 기준 신호의 각각의 사이클에서 위상 에러를 검출하고 검출된 위상 에러를 샘플링하기 위해 기준 신호의 각각의 사이클에서 수행될 수 있다.
[0059] 샘플러(130)에 대한 난제는, 샘플링 커패시터(320)를 사전 충전하기 위해 전압 조절기(340)(예컨대, LDO 조절기)에 의해 제공되는 공급 전압(Vdd)이 전압 조절기(340)의 유한한 대역폭으로 인해 요동한다(fluctuate)는 것이다. 공급 전압(Vdd)에서의 요동들(즉, 변동들)은 샘플링된 전압(Vs)이 주어진 위상 에러에 대해 기준 신호의 사이클 간(cycle-to-cycle)에 변하는 것을 야기하며, 이는, 샘플러(130)의 성능을 저하시키고 위상 잡음으로 이어진다. 그에 따라, 전압 조절기(340)로부터의 공급 전압(Vdd)에서의 사이클 간 변동에 대한 샘플러(130)의 샘플링된 전압(Vs)의 의존성을 감소시킬 필요성이 존재한다.
[0060] 본 개시내용의 양상들은, 공급 전압에 기반하여 기준 전압을 생성함으로써 공급 전압 변동의 영향을 감소시킨다. 제어 전압(vtune)을 생성하기 위해, 샘플링된 전압(Vs)으로부터 기준 전압(Vref)이 감산된다. 기준 전압(Vref)이 공급 전압에 기반하여 생성되므로, 기준 전압은 공급 전압 변동으로 인한 샘플링된 전압(Vs)에서의 변화들을 추적한다. 결과적으로, 아래에서 추가로 논의되는 바와 같이, 샘플링된 전압(Vs)으로부터 기준 전압(Vref)을 감산하는 것은 공급 전압 변동의 영향을 소거한다.
[0061] 도 5는 본 개시내용의 특정 양상들에 따른, 샘플러(130)가 기준-전압 회로(515)를 더 포함하는 예를 도시한다. 아래에서 추가로 논의되는 바와 같이, 기준-전압 회로(515)는, 공급 전압에 기반하여 기준 전압(Vref)을 생성하고, 샘플링 전압(Vs)과 기준 전압(Vref) 사이의 전압 차이를 생성하도록 구성된다.
[0062] 기준-전압 회로(515)는 제1 커패시터(530), 제2 사전 충전 스위치(550), 제2 커패시터(540), 제1 스위치(560), 제2 스위치(570), 및 차이 회로(520)를 포함한다. 제2 사전 충전 스위치(550)는 제1 커패시터(530)의 제1 단자(532)와 전압 조절기(340)의 출력(344) 사이에 커플링된다. 제1 커패시터(530)의 제2 단자(534)는 접지에 커플링된다. 제2 커패시터(540) 및 제2 스위치(570)는 병렬로 커플링된다. 제1 스위치(560)는 제1 커패시터(530)의 제1 단자(532)와 제2 커패시터(540)의 제1 단자(542) 사이에 커플링된다. 제2 커패시터(540)의 제2 단자(544)는 접지에 커플링된다.
[0063] 이러한 예에서, 제어기(360)는 제2 사전 충전 스위치(550), 제1 스위치(560), 및 제2 스위치(570)를 제어한다. 이와 관련하여, 제어기(360)는 제2 사전 충전 스위치(550)의 제어 입력(552), 제1 스위치(560)의 제어 입력(562), 및 제2 스위치(570)의 제어 입력(572)에 커플링된다. 이러한 예에서, 제어기(360)는, 제어 입력(552)을 통해 제2 사전 충전 스위치(550)의 온/오프 상태를 제어하고, 제어 입력(562)을 통해 제1 스위치(560)의 온/오프 상태를 제어하고, 제어 입력(572)을 통해 제2 스위치(570)의 온/오프 상태를 제어하도록 구성된다. 제2 사전 충전 스위치(550), 제1 스위치(560), 및 제2 스위치(570)는 각각 트랜지스터, 송신 게이트, 또는 다른 타입의 스위치로 구현될 수 있다. 아래의 논의에서, 사전 충전 스위치(325)는 제1 사전 충전 스위치(325)로 지칭된다.
[0064] 차이 회로(520)는 샘플링 커패시터(320)에 커플링되는 제1 입력(522), 제1 커패시터(530)에 커플링되는 제2 입력(524), 및 샘플러(130)의 출력(134)에 커플링되는 출력(526)을 갖는다. 아래에서 추가로 논의되는 바와 같이, 차이 회로(520)는, 샘플링 커패시터(320)의 샘플링된 전압(Vs)과 기준 전압(Vref) 사이에 전압 차이를 생성하고(예컨대, 샘플링된 전압(Vs)으로부터 기준 전압(Vref)을 감산함) 출력(526)에서 전압 차이를 출력하도록 구성된다.
[0065] 사전 충전 페이즈 동안, 제어기(360)는 제1 커패시터(530)를 제2 커패시터(540)로부터 격리시키기 위해 제1 스위치(560)를 턴 오프시키고, 제2 커패시터(540)를 접지로 방전시키기 위해 제2 스위치(570)를 턴 온시킨다. 제어기(360)는 또한, 샘플링 커패시터(320)를 공급 전압(Vdd)으로 사전 충전하기 위해 제1 사전 충전 스위치(325)를 턴 온시키고, 제1 커패시터(530)를 공급 전압(Vdd)으로 사전 충전하기 위해 제2 사전 충전 스위치(550)를 턴 온시킨다. 그에 따라, 사전 충전 페이즈 동안, 샘플링 커패시터(320) 및 제1 커패시터(530) 둘 모두는 공급 전압(Vdd)으로 사전 충전된다. 일부 구현들에서, 제1 사전 충전 스위치(325) 및 제2 사전 충전 스위치(550)는 동기식으로 턴 온 및 턴 오프될 수 있다.
[0066] 샘플링 페이즈(sampling phase) 동안, 제어기(360)는 제1 사전 충전 스위치(325)를 턴 오프시킨다. 방전 회로들(308-1 내지 308-M)은, (예컨대, 수학식 (4)에 기반하여) 샘플링된 전압(Vs)을 생성하기 위해, 위상 검출기(120)(도 5에 도시되지 않음)에 의해 검출된 위상 에러에 기반하여 샘플링 커패시터(320) 상의 전하의 일부분을 방전시킨다. 일부 구현들에서, 방전 회로들(308-1 내지 308-M)은 도 4를 참조하여 위에서 논의된 바와 같이 (예컨대, 양자화 에러를 소거하기 위해) 위상 보간을 수행한다. 그러나, 다른 구현들에서, 방전 회로들(308-1 내지 308-M)은 위상 보간 없이(예컨대, 모든 트랜지스터들(310-1 내지 310-M)이 동일한 펄스에 의해 드라이빙될 수 있음) 검출된 위상 에러에 기반하여 샘플링 커패시터(320)를 방전시킬 수 있다는 것이 인식되어야 한다. 샘플러(130)는 임의의 수의 방전 회로들을 포함할 수 있다는 것이 또한 인식되어야 한다.
[0067] 전하-공유 페이즈(charge-sharing phase) 동안, 제어기(360)는 제2 스위치(570) 및 제2 사전 충전 스위치(550)를 턴 오프시키고 제1 스위치(560)를 턴 온시킨다. 제1 스위치(560)를 턴 온시키는 것은, 제1 커패시터(530)와 제2 커패시터(540) 사이에서의 전하 공유를 허용한다. 전하 공유는 기준 전압(Vref) 생성하며, 이는 다음에 의해 주어진다:
(5)
여기서, C1은 제1 커패시터(530)의 커패시턴스이고, C2는 제2 커패시터(540)의 커패시턴스이다. 수학식 (5)에서 나타낸 바와 같이, 기준 전압(Vref)은 공급 전압(Vdd)에 기반하고, 따라서, 공급 전압(Vdd)에서의 변동들로 인한 샘플링된 전압(Vs)에서의 변화들을 추적한다. 이는, 제1 커패시터(530)가 샘플링 커패시터(320)와 동일한 공급 전압(Vdd)으로 사전 충전되고, 따라서, 샘플링된 전압(Vs)과 동일한 공급 전압(Vdd)에서의 변동을 겪기 때문이다. 일부 구현들에서, 전하-공유 페이즈는 샘플링 페이즈와 겹칠 수 있다. 다른 구현들에서, 아래에서 추가로 논의되는 바와 같이, 전하-공유 페이즈는 샘플링 페이즈 이후에 있을 수 있다.
[0068] 이어서, 차이 회로(520)는, 샘플링된 전압(Vs)으로부터 기준 전압(Vref)을 감산하고 출력(526)에서 전압 차이(즉, Vs - Vref)를 출력한다. 기준 전압(Vref)이 공급 전압 변동으로 인한 샘플링된 전압(Vs)에서의 변화들을 추적하므로, 감산은, 조건 Vs - Vref = 0 이 충족될 때 공급 전압 변동의 영향을 소거한다. 조건 Vs - Vref = 0은 PLL(110)이 잠겨 있을 때 PLL 루프 그 자체에 의해 유지될 수 있다.
[0069] PLL(110)이 적분 경로(220)를 포함하는 예의 경우, 이러한 조건은 PLL(110)이 잠겨 있을 때 적분 경로(220)에 의해 유지될 수 있다. 이는, 적분 경로(220)가 VCO(140)의 출력 주파수를 조정하여 낮은 주파수들에서 전압(vtune)을 대략적으로 영(zero)으로 감소시키며, 이는 조건 Vs - Vref = 0으로 이어지기 때문이다. 조건 Vs - Vref = 0은, 제1 커패시터(530)의 커패시턴스 및 제2 커패시터(540)의 커패시턴스(즉, C1 및 C2)의 비에 기반하여 기준 신호와 피드백 신호 사이의 위상 에러를 고정된 위상 에러로 잠근다. 이러한 위상 에러가 고정되기 때문에, 이러한 위상 에러는, VCO 출력 주파수를 기준 주파수와 요망되는 주파수 분할기 값을 곱한 것과 동일하게 유지하는 PLL의 능력에 거의 영향을 미치지 않거나 전혀 영향을 미치지 않는다.
[0070] 제1 커패시터(530)와 제2 커패시터(540) 사이에서의 전하 공유는, 수학식 (5)에 기반하여 제1 커패시터(530)의 커패시턴스 및/또는 제2 커패시터(540)의 커패시턴스를 그에 따라서 설정함으로써 기준 전압(Vref)이 공급 전압(Vdd)의 요망되는 비로 설정될 수 있게 한다. 일 예에서, 기준 전압(Vref)은, 조건 Vs - Vref = 0이 충족될 때 샘플러(130)의 이득을 최대화하는 전압으로 설정될 수 있다. 이러한 예에서, 샘플링 페이즈 동안의 샘플링 커패시터(320)의 방전 시간 및 샘플러(130)의 RC 시상수가 대략적으로 동일할 때 샘플러(130)의 이득이 최대일 수 있다. 수학식 (2)에서 시간(t)에 대해 RC 시상수를 대입하면 Vdd/e와 대략적으로 동일한 전압을 가져온다. 그에 따라, 이러한 예에서, 수학식 (5)에 기반하여 제1 커패시터(530)의 커패시턴스 및/또는 제2 커패시터(540)의 커패시턴스를 그에 따라서 설정함으로써 기준 전압(Vref)의 전압이 대략적으로 Vdd/e로 설정되어 이득이 최대화될 수 있다.
[0071] 도 6은 특정 양상들에 따른 차이 회로(520)의 예시적인 구현을 도시한다. 이러한 예에서, 차이 회로(520)는 샘플링 커패시터(320)의 제1 단자(322)와 제1 커패시터(530)의 제1 단자(532) 사이에 커플링되는 제3 스위치(610), 및 제1 커패시터(530)의 제2 단자(534)와 샘플러(130)의 출력(134) 사이에 커플링되는 제4 스위치(620)를 포함한다. 이러한 예에서, 샘플러(130)는 또한, 제1 커패시터(530)의 제2 단자(534)와 접지 사이에 커플링되는 제5 스위치(630)를 포함할 수 있다. 제5 스위치(630)는 또한, 도 6의 예에서 도시된 바와 같이, 제2 커패시터(540)의 제2 단자(544)와 접지 사이에 커플링될 수 있다.
[0072] 이러한 예에서, 제어기(360)는 제3 스위치(610), 제4 스위치(620), 및 제5 스위치(630)를 제어한다. 이와 관련하여, 제어기(360)는 제3 스위치(610)의 제어 입력(612), 제4 스위치(620)의 제어 입력(622), 및 제5 스위치(630)의 제어 입력(632)에 커플링된다. 이러한 예에서, 제어기(360)는, 제어 입력(612)을 통해 제3 스위치(610)의 온/오프 상태를 제어하고, 제어 입력(622)을 통해 제4 스위치(620)의 온/오프 상태를 제어하고, 제어 입력(632)을 통해 제5 스위치(630)의 온/오프 상태를 제어하도록 구성된다. 제3 스위치(610), 제4 스위치(620), 및 제5 스위치(630)는 각각 트랜지스터, 송신 게이트, 또는 다른 타입의 스위치로 구현될 수 있다.
[0073] 이러한 예에서, 제2 사전 충전 스위치(550)가 생략된다. 이는, 아래에서 추가로 논의되는 바와 같이, 제1 커패시터(530)가 차이 회로(520)의 제3 스위치(610)를 통해 사전 충전될 수 있기 때문이다. 그러나, 제2 사전 충전 스위치(550)는 제1 커패시터(530)를 사전 충전하기 위해 다른 구현들에서는 포함될 수 있다는 것이 인식되어야 한다.
[0074] 사전 충전 페이즈 동안, 제어기(360)는 사전 충전 스위치(325), 제3 스위치(610), 제5 스위치(630), 및 제2 스위치(570)를 턴 온시킨다. 제어기(360)는 제4 스위치(620) 및 제1 스위치(560)를 턴 오프시킨다. 사전 충전 페이즈 동안, 샘플링 커패시터(320)는 사전 충전 스위치(325)를 통해 공급 전압(Vdd)으로 사전 충전되고, 제1 커패시터(530)는 사전 충전 스위치(325) 및 제3 스위치(610)를 통해 공급 전압(Vdd)으로 사전 충전되며, 제2 커패시터(540)는 제2 스위치(570) 및 제5 스위치(630)를 통해 접지로 방전된다. 그에 따라, 사전 충전 페이즈 동안, 샘플링 커패시터(320) 및 제1 커패시터(530) 둘 모두는 공급 전압(Vdd)으로 사전 충전된다. 일부 구현들에서, 사전 충전 스위치(325) 및 제3 스위치(610)는 동기식으로 턴 온될 수 있다.
[0075] 샘플링 페이즈 동안, 제어기(360)는 사전 충전 스위치(325)를 턴 오프시키고 제3 스위치(610)를 턴 오프시킨다. 방전 회로들(308-1 내지 308-M)은, (예컨대, 수학식 (4)에 기반하여) 샘플링된 전압(Vs)을 생성하기 위해, 위상 검출기(120)(도 6에 도시되지 않음)에 의해 검출된 위상 에러에 기반하여 샘플링 커패시터(320) 상의 전하의 일부분을 방전시킨다.
[0076] 전하-공유 페이즈 동안, 제어기(360)는 제2 스위치(570)를 턴 오프시키고 제1 스위치(560)를 턴 온시킨다. 제1 스위치(560)를 턴 온시키는 것은 제1 커패시터(530)와 제2 커패시터(540) 사이에서의 전하 공유를 허용하며, 이는, (예컨대, 수학식 (4)에 기반하여) 기준 전압(Vref)을 생성한다. 전하-공유 페이즈 동안, 제어기(360)는 제3 스위치(610) 및 제4 스위치(620)를 턴 오프시키고 제5 스위치(630)를 턴 온시킨다. 일부 구현들에서, 전하-공유 페이즈는 샘플링 페이즈와 겹칠 수 있다. 다른 구현들에서, 전하-공유 페이즈는 샘플링 페이즈의 종료 이후에 시작될 수 있다. 예컨대, 샘플링 페이즈는 접지 레일 상에 잡음을 생성할 수 있다. 이러한 예에서 접지 레일 상의 잡음이 전하-공유 페이즈에 영향을 미치는 것을 방지하기 위해, 전하-공유 페이즈는 샘플링 페이즈의 종료 이후에 시작될 수 있다.
[0077] 차이 페이즈(difference phase) 동안, 제어기(360)는 제3 스위치(610) 및 제4 스위치(620)를 턴 온시키고 제5 스위치(630)를 턴 오프시킨다. 이는 제1 커패시터(530)를 샘플링 커패시터(320)와 직렬로 커플링하며, 이는, 샘플링 커패시터(320) 상의 샘플링된 전압(Vs)으로부터 제1 커패시터(530) 상의 기준 전압(Vref)을 감산하여 샘플러(130)의 출력(134)에 전압 차이(Vs - Vref)를 가져온다. 차이 페이즈 동안, 사전 충전 스위치(325) 및 제2 스위치(570)는 턴 오프된다. 일부 구현들에서, 전하 공유로 인해 제2 커패시터(540) 상에 또한 기준 전압이 있으므로, 제1 스위치(560)는 차이 페이즈 동안 턴 온될 수 있다. 다른 구현들에서, 제1 스위치(560)는 차이 페이즈 동안 턴 오프될 수 있다.
[0078] 위의 스위칭 시퀀스는, 위상 에러를 기준 신호의 사이클당 한 번 샘플링하도록 기준 신호의 사이클 당 한 번 수행될 수 있다. 위에서 논의된 바와 같이, 전압 차이(Vs - Vref)는, 기준 전압(Vref)이 공급 전압 변동을 추적하므로 사이클 간 공급 전압 변동의 영향을 소거함으로써 PLL(110)의 성능을 개선한다.
[0079] 도 7은 본 개시내용의 특정 양상들에 따른 스위치들의 예시적인 구현을 도시한다. 이러한 예에서, 사전 충전 스위치(325)는 p-타입 전계 효과 트랜지스터(PFET)(710)로 구현되고, 제2 스위치(570)는 n-타입 전계 효과 트랜지스터(NFET)(745)로 구현되고, 제4 스위치(620)는 NFET(740)로 구현되며, 제5 스위치(630)는 NFET(750)로 구현된다. 또한, 이러한 예에서, 제3 스위치(610)는 병렬로 커플링된 NFET(722) 및 PFET(727)를 포함하는 송신 게이트로 구현되고, 제1 스위치(560)는 병렬로 커플링된 NFET(732) 및 PFET(737)를 포함하는 송신 게이트로 구현된다.
[0080] 스위치들(325, 570, 620, 및 630) 각각의 제어 입력은 개개의 트랜지스터의 게이트에 위치된다. 도 7의 예에서, 스위치들(325, 570, 620, 및 630)의 제어 입력들은 각각 제어 신호들 preb, pre, ph4, 및 ph2에 의해 드라이빙되며, 여기서, preb 및 pre는 상보적 신호들이다. 제3 스위치(610)의 NFET(722)의 게이트 및 PFET(727)의 게이트는 각각 상보적 제어 신호들 ph3 및 ph3b에 의해 드라이빙된다. 제1 스위치(560)의 NFET(732)의 게이트 및 PFET(737)의 게이트는 각각 상보적 제어 신호들 ph1 및 ph1b에 의해 드라이빙된다. 제어 신호들은 제어기(360)(도 7에 도시되지 않음)에 의해 생성된다.
[0081] 도 8은 본 개시내용의 특정 양상들에 따른, 샘플러(130)에서의 신호들의 예들을 도시하는 타이밍 다이어그램이다. 시간 t1과 t2 사이(예컨대, 사전 충전 페이즈)에서, 사전 충전 스위치(325)가 턴 온되고, 제3 스위치(610)가 턴 온된다. 결과적으로, 샘플링 커패시터(320)가 사전 충전 스위치(325)를 통해 공급 전압(Vdd)으로 사전 충전되어, 샘플링 커패시터(320) 상의 전압(Vs)이 Vdd로 상승하게 된다. 게다가, 제1 커패시터(530)는 사전 충전 스위치(325) 및 제3 스위치(610)를 통해 공급 전압(Vdd)으로 사전 충전된다.
[0082] 이러한 예에서, 제어 신호 preb의 상승 에지(810)는 제어 신호 ph3의 하강 에지(815)를 트리거링한다. 이는, 샘플링 커패시터(320) 상의 전압 및 제1 커패시터(530) 상의 전압이 사전 충전 후에 대략적으로 동일함을 보장하는 것을 돕기 위해, 사전 충전 스위치(325)가 턴 오프된 후의 짧은 순간 동안 제3 스위치(610)가 온으로 유지되도록 행해진다.
[0083] 또한, 시간 t1과 t2 사이에서, 제2 스위치(570)는 턴 온된다. 이는, 제2 스위치(570)가 이러한 예에서 NFET(745)로 구현되고, 제어 신호 preb에 상보적인 제어 신호 pre(도 8에 도시되지 않음)에 의해 드라이빙되기 때문이다. 결과적으로, 제2 커패시터(540)는 접지로 방전된다.
[0084] 시간 t3과 t4 사이(예컨대, 샘플링 페이즈)에서, 방전 회로들(308-1 내지 308-M)은, 샘플링된 위상 에러를 표시하는 샘플링된 전압(Vs)을 생성하기 위해, 위상 검출기(120)에 의해 검출된 위상 에러에 기반하여 샘플링 커패시터(320) 상의 전하의 일부분을 방전시킨다. 이러한 예에서, 도 4를 참조하여 위에서 논의된 바와 같이, 위상 보간을 수행하기 위해, k개의 방전 회로들(308-1 내지 308-M)은 제1 펄스("pulse1"로 라벨링됨)에 의해 드라이빙되고, 나머지 방전 회로들(308-1 내지 308-M)(즉, M-k개의 방전 회로들(308-1 내지 308-M))은 제2 펄스("pulse2"로 라벨링됨)에 의해 드라이빙된다. 이러한 예에서, 제1 펄스의 상승 에지(820) 및 제2 펄스의 상승 에지(825)는 VCO(140)의 하나의 사이클(TVCO)만큼 이격된다.
[0085] 시간 t5에서, 제1 스위치(560)가 턴 온되며, 이는, (예컨대, 수학식 (5)에 기반하여) 기준 전압(Vref)을 생성하도록 제1 커패시터(530)와 제2 커패시터(540) 사이에서의 전하 공유를 허용한다. 일 예에서, 제1 스위치(560)의 턴 온은 기준 신호의 상승 에지에 의해 트리거링될 수 있다.
[0086] 시간 t6에서, 제5 스위치(630)가 턴 오프된다. 이는, 제1 커패시터(530)의 제2 단자(534) 및 제2 커패시터(540)의 제2 단자(544)를 접지로부터 디커플링하여, 제1 커패시터(530)와 제2 커패시터(540)를 부유(floating)하게 만든다. 또한, 전압 차이(Vs - Vref)를 생성하기 위해 제3 스위치(610)가 턴 온된다.
[0087] 시간 t7에서, 제4 스위치(620)가 턴 온되며, 이는, 전압 차이(Vs - Vref)를 샘플러(130)의 출력(134)에 커플링한다. 결과적으로, 전압 차이(Vs - Vref)는 샘플러(130)의 출력(134)으로 전달된다. 시간 t8에서, 제4 스위치(620)가 턴 오프되어 기준 신호의 다음 사이클에 대한 위상 에러가 샘플링된다.
[0088] 도 9는 특정 양상들에 따른, 위상 보간을 지원하는 위상 검출기(120)의 다른 예시적인 구현을 도시한다. 이러한 예에서, 위상 검출기(120)는 지연 회로(910), 다수의 멀티플렉서들(950-1 내지 950-M), 및 다수의 플립-플롭(FF)들(960-1 내지 960-M)을 포함한다.
[0089] 멀티플렉서들(950-1 내지 950-M) 각각은 제1 입력(952-1 내지 952-M), 제2 입력(954-1 내지 954-M), 출력(956-1 내지 956-M), 및 선택 입력(958-1 내지 958-M)을 갖는다. 멀티플렉서들(950-1 내지 950-M) 각각의 제1 입력(952-1 내지 952-M)은 위상 검출기(120)의 제2 입력(124)에 커플링되고, 따라서, 피드백 신호를 수신한다. 도 9에서, 피드백 신호는 위상 검출기(120)에서 내부적으로 "fb1"로 지칭된다.
[0090] 지연 회로(910)는 위상 검출기(120)의 제2 입력(124)과 멀티플렉서들(950-1 내지 950-M) 각각의 제2 입력(954-1 내지 954-M) 사이에 커플링된다. 지연 회로(910)는, 피드백 신호를 (예컨대, 대략적으로 VCO(140)의 하나의 사이클(즉, 주기)과 동일한 지연만큼) 지연시키고 결과적인 지연된 피드백 신호("fb2"로 라벨링됨)를 멀티플렉서들(950-1 내지 950-M) 각각의 제2 입력(954-1 내지 954-M)에 출력하도록 구성된다. 일 예에서, 지연 회로(910)는, VCO(140)의 출력 신호에 의해 클로킹되는 지연 플립-플롭으로 구현될 수 있다.
[0091] 멀티플렉서들(950-1 내지 950-M) 각각의 선택 입력(958-1 내지 958-M)은 디지털 코드(d<M-1:0>)의 개개의 비트를 수신하도록 구성된다. 위에서 논의된 바와 같이, 디지털 코드(d<M-1:0>)는 위상 보간을 제어한다. 멀티플렉서들(950-1 내지 950-M) 각각은, 개개의 비트의 비트 값에 기반하여 개개의 제1 입력(952-1 내지 952-M) 또는 개개의 제2 입력(954-1 내지 954-M)을 선택하고 선택된 입력을 개개의 출력(956-1 내지 956-M)에 커플링하도록 구성된다. 그에 따라, 멀티플렉서들(950-1 내지 950-M) 각각은, 개개의 비트에 기반하여 피드백 신호 fb1 또는 피드백 신호 fb2를 선택하고 선택된 피드백 신호를 개개의 출력(956-1 내지 956-M)에서 출력하도록 구성된다.
[0092] 플립-플롭들(960-1 내지 960-M) 각각은, 개개의 신호 입력(962-1 내지 962-M), 개개의 클록 입력(966-1 내지 966-M), 개개의 리셋 입력(968-1 내지 968-M), 및 개개의 출력(964-1 내지 964-M)을 갖는다. 플립-플롭들(960-1 내지 960-M) 각각의 신호 입력(962-1 내지 962-M)은 멀티플렉서들(950-1 내지 950-M)의 개개의 멀티플렉서의 출력(956-1 내지 956-M)에 커플링된다. 그에 따라, 멀티플렉서들(950-1 내지 950-M) 각각은, 디지털 코드(d<M-1:0>)의 개개의 비트에 기반하여, 개개의 플립-플롭들(960-1 내지 960-M)의 신호 입력(962-1 내지 962-M)에 피드백 신호(fb1)가 입력되는지 또는 피드백 신호(fb2)가 입력되는지를 제어한다.
[0093] 플립-플롭들(960-1 내지 960-M) 각각의 클록 입력(966-1 내지 966-M)은 클록 신호("clk"로 라벨링됨)를 수신한다. 특정 양상들에서, 클록 신호는 VCO(140)의 출력 신호일 수 있다. 플립-플롭들(960-1 내지 960-M) 각각의 리셋 입력(968-1 내지 968-M)은 위상 검출기(120)의 제1 입력(122)에 커플링되고, 따라서, 기준 신호를 수신한다. 특정 양상들에서, 각각의 플립-플롭(960-1 내지 960-M)은 기준 신호의 상승 에지 상에서 개개의 출력(964-1 내지 964-M)을 영으로 리셋하도록 구성된다. 플립-플롭들(960-1 내지 960-M) 각각의 출력(964-1 내지 964-M)은 위상 검출기(120)의 출력들(126-1 내지 126-M)의 개개의 출력에 커플링되며, 이는, 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로의 트랜지스터(310-1 내지 310-M)의 게이트에 커플링된다.
[0094] 동작 시, 멀티플렉서들(950-1 내지 950-M) 각각은 디지털 코드(d<M-1:0>)의 개개의 비트에 기반하여 피드백 신호 fb1 또는 피드백 신호 fb2를 선택하고, 선택된 피드백 신호를 개개의 플립-플롭(960-1 내지 960-M)의 신호 입력(962-1 내지 962-M)에 출력한다.
[0095] 플립-플롭들(960-1 내지 960-M) 각각은 멀티플렉서(950-1 내지 950-M)로부터의 선택된 피드백 신호를 클록 신호로 리타임밍(retime)하고, 리타이밍된 피드백 신호의 에지 상에서 개개의 펄스의 상승 에지를 출력한다. 리타이밍된 피드백 신호의 에지는 상승 에지 또는 하강 에지일 수 있다. 이어서, 플립-플롭들(960-1 내지 960-M) 각각은 기준 신호의 상승 에지 상에서 개개의 펄스의 하강 에지를 출력하며, 이는, 개개의 리셋 입력(968-1 내지 968-M)에서 수신된다. 이는, 플립-플롭들(960-1 내지 960-M) 각각이 기준 신호의 상승 에지 상에서 개개의 출력(964-1 내지 964-M)을 영으로 리셋하도록 구성되기 때문이다.
[0096] 플립-플롭들(960-1 내지 960-M) 각각으로부터의 펄스는 방전 회로들(308-1 내지 308-M)의 개개의 방전 회로의 트랜지스터(310-1 내지 310-M)의 게이트를 드라이빙한다. 이러한 예에서, 디지털 코드(d<M-1:0>)는, 피드백 신호 fb1로부터 생성된 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수 및 피드백 신호 fb2로부터 생성된 펄스에 의해 드라이빙되는 트랜지스터들(310-1 내지 310-M)의 수를 제어한다. 이는, 디지털 코드(d<M-1:0>)가, 피드백 신호 fb1을 수신하는 플립-플롭들(960-1 내지 960-M)의 수 및 피드백 신호 fb2를 수신하는 플립-플롭들(960-1 내지 960-M)의 수를 제어하기 때문이다. 이는, 디지털 코드(d<M-1:0>)에 의해 제어되는 피드백 신호들(fb1 및 fb2) 사이의 위상 보간을 제공한다.
[0097] 디지털 코드(d<M-1:0>)는 PI 제어 회로(470)에 의해 생성될 수 있으며, 이는, 도 4를 참조하여 특정 양상들에 따라 위에서 논의된다. 위에서 논의된 바와 같이, PI 제어 회로(470)는 DSM(160)에 의한 제수의 변조로 인한 양자화 에러의 효과를 소거하기 위해 디지털 코드(d<M-1:0>)를 생성할 수 있다.
[0098] 위의 예에서 지연 회로(910)는 대략적으로 VCO(140)의 하나의 사이클의 지연을 가질 수 있고, VCO(140)의 출력에 의해 클로킹되는 지연 플립-플롭으로 구현될 수 있다. 그러나, 지연 회로(910)는 이러한 예로 제한되지 않는다는 것이 인식되어야 한다. 다른 구현들에서, 지연 회로(910)는, 대략적으로 VCO(140)의 2개의 사이클들과 동일하거나 VCO(140)의 사이클의 다른 배수와 동일한 지연을 가질 수 있다.
[0099] 도 10은 특정 양상들에 따른, 예시적인 PLL(110)이 사용될 수 있는 무선 디바이스(1010)를 예시한다. 무선 디바이스(1010)는 (예컨대, 기지국과의) 무선 통신들을 위한 송신기(1030) 및 수신기(1035)를 포함할 수 있다. 무선 디바이스(1010)는 또한, 기저대역 프로세서(1070), 라디오 주파수(RF) 커플링 회로(1025), 안테나(1015), 기준 신호 생성기(1090), 제1 PLL(1080), 및 제2 PLL(1085)을 포함할 수 있다. 도 10에서 하나의 송신기(1030), 하나의 수신기(1035), 및 하나의 안테나(1015)가 도시되지만, 무선 디바이스(1010)는 임의의 수의 송신기들, 수신기들, 및 안테나들을 포함할 수 있다는 것이 인식되어야 한다.
[0100] 도 10의 예에서, 송신기(1030)는, 기저대역 프로세서(1070)에 커플링되는 입력(1032), 및 RF 커플링 회로(1025)를 통해 안테나(1015)에 커플링되는 출력(1034)을 갖는다. 송신기(1030)는 믹서(1040) 및 전력 증폭기(1045)를 포함할 수 있다. 믹서(1040)는 입력(1032)과 전력 증폭기(1045) 사이에 커플링되고, 전력 증폭기(1045)는 믹서(1040)와 출력(1034) 사이에 커플링된다. 일 예에서, 믹서(1040)는, 입력(1032)을 통해 기저대역 프로세서(1070)로부터 기저대역 신호를 수신하고, 기저대역 신호를 국부 발진기 신호와 믹싱하여 기저대역 신호를 RF 송신 신호로 주파수 상향변환하도록 구성된다. 전력 증폭기(1045)는, RF 송신 신호를 증폭하고 증폭된 RF 송신 신호를 안테나(1015)를 통한 송신을 위해 출력(1034)에서 출력하도록 구성된다. 송신기(1030)는 도 10에 도시되지 않은 하나 이상의 부가적인 컴포넌트들을 포함할 수 있다는 것이 인식되어야 한다. 예컨대, 일부 구현들에서, 송신기(1030)는 송신기(1030)의 입력(1032)과 출력(1034) 사이의 신호 경로에서 하나 이상의 필터들, 위상 시프터, 및/또는 하나 이상의 부가적인 증폭기들을 포함할 수 있다.
[0101] 도 10의 예에서, 수신기(1035)는, RF 커플링 회로(1025)를 통해 안테나(1015)에 커플링되는 입력(1036), 및 기저대역 프로세서(1070)에 커플링되는 출력(1038)을 갖는다. 수신기(1035)는 저잡음 증폭기(1050) 및 믹서(1055)를 포함할 수 있다. 저잡음 증폭기(1050)는 입력(1036)과 믹서(1055) 사이에 커플링되고, 믹서(1055)는 저잡음 증폭기(1050)와 출력(1038) 사이에 커플링된다. 일 예에서, 저잡음 증폭기(1050)는, RF 커플링 회로(1025)를 통해 안테나(1015)로부터 RF 신호를 수신하고, RF 신호를 증폭하고, 증폭된 RF 신호를 믹서(1055)에 출력하도록 구성된다. 믹서(1055)는, RF 신호를 국부 발진기 신호와 믹싱하여 RF 신호를 기저대역 신호로 주파수 하향변환하도록 구성된다. 수신기(1035)는 도 10에 도시되지 않은 하나 이상의 부가적인 컴포넌트들을 포함할 수 있다는 것이 인식되어야 한다. 예컨대, 일부 구현들에서, 수신기(1035)는 수신기(1035)의 입력(1036)과 출력(1038) 사이의 신호 경로에서 하나 이상의 필터들, 위상 시프터, 및/또는 하나 이상의 부가적인 증폭기들을 포함할 수 있다.
[0102] RF 커플링 회로(1025)는 송신기(1030)의 출력(1034)과 안테나(1015) 사이에 커플링된다. RF 커플링 회로(1025)는 또한, 안테나(1015)와 수신기(1035)의 입력(1036) 사이에 커플링된다. 일 예에서, RF 커플링 회로(1025)는, 송신기(1030)의 출력(1034)으로부터의 RF 신호들을 안테나(1015)에 커플링하고 안테나(1015)로부터 수신된 RF 신호들을 수신기(1035)의 입력(1036)에 커플링하도록 구성되는 듀플렉서로 구현될 수 있다. 다른 구현들에서, RF 커플링 회로(1025)는, 송신기(1030) 및 수신기(1035)를 한 번에 하나씩 안테나(1015)에 커플링하도록 구성되는 하나 이상의 스위치들을 포함할 수 있다.
[0103] 기준 신호 생성기(1090)는 제1 PLL(1080) 및 제2 PLL(1085)에 대한 기준 신호를 생성 및 출력하도록 구성된다. 기준 신호 생성기(1090)는 수정 발진기 또는 기준 신호를 생성하도록 구성되는 다른 타입의 회로를 포함할 수 있다.
[0104] 제1 PLL(1080)은 기준 신호 생성기(1090)와 송신기(1030)의 믹서(1040) 사이에 커플링된다. 제1 PLL(1080)은, 기준 신호 생성기(1090)로부터 기준 신호를 수신하고 기준 신호의 주파수를 증배하여 믹서(1040)에 대한 국부 발진기 신호를 생성하도록 구성된다. 제1 PLL(1080)은 도 1 내지 도 9에 도시된 양상들 중 임의의 하나 이상의 양상에 따른 예시적인 PLL(110)로 구현될 수 있으며, 여기서, 제1 입력(122)은 기준 신호를 수신하도록 기준 신호 생성기(1090)에 커플링되고, 출력(112)은 믹서(1040)에 커플링된다.
[0105] 제2 PLL(1085)은 기준 신호 생성기(1090)와 수신기(1035)의 믹서(1055) 사이에 커플링된다. 제2 PLL(1085)은, 기준 신호 생성기(1090)로부터 기준 신호를 수신하고 기준 신호의 주파수를 증배하여 믹서(1055)에 대한 국부 발진기 신호를 생성하도록 구성된다. 제2 PLL(1085)은 도 1 내지 도 9에 도시된 양상들 중 임의의 하나 이상의 양상에 따른 예시적인 PLL(110)로 구현될 수 있으며, 여기서, 제1 입력(122)은 기준 신호를 수신하도록 기준 신호 생성기(1090)에 커플링되고, 출력(112)은 믹서(1055)에 커플링된다.
[0106] 도 11은 전자 디바이스(1102) 및 기지국(1104)을 포함하는 환경(1100)의 다이어그램이다. 전자 디바이스(1102)는, 도 10에 도시된 예시적인 송신기(1030), 수신기(1035), 및 PLL들(1080 및 1085)을 포함할 수 있는 무선 트랜시버(1196)를 포함한다. 특정 양상들에서, 전자 디바이스(1102)는 도 10에 도시된 무선 디바이스(1010)에 대응할 수 있다.
[0107] 환경(1100)에서, 전자 디바이스(1102)는 무선 링크(1106)를 통해 기지국(1104)과 통신한다. 도시된 바와 같이, 전자 디바이스(1102)는 스마트 폰으로서 묘사된다. 그러나, 전자 디바이스(1102)는 임의의 적합한 컴퓨팅 또는 다른 전자 디바이스, 이를테면, 셀룰러 기지국, 브로드밴드 라우터, 액세스 포인트, 셀룰러 또는 모바일 폰, 게이밍 디바이스, 내비게이션 디바이스, 미디어 디바이스, 랩톱 컴퓨터, 데스크톱 컴퓨터, 태블릿 컴퓨터, 서버 컴퓨터, NAS(network-attached storage) 디바이스, 스마트 기기, 차량 기반 통신 시스템, 사물 인터넷(IoT) 디바이스, 센서 또는 보안 디바이스, 자산 추적기(asset tracker) 등으로서 구현될 수 있다.
[0108] 기지국(1104)은, 임의의 적합한 타입의 무선 링크로서 구현될 수 있는 무선 링크(1106)를 통해 전자 디바이스(1102)와 통신한다. 셀룰러 라디오 네트워크의 기지국 타워로서 묘사되지만, 기지국(1104)은 다른 디바이스, 이를테면, 위성, 지상 브로드캐스트 타워, 액세스 포인트, 피어 투 피어 디바이스, 메쉬 네트워크 노드, 광섬유 라인, 일반적으로 위에서 설명된 바와 같은 다른 전자 디바이스 등으로서 구현되거나 그를 표현할 수 있다. 그러므로, 전자 디바이스(1102)는 유선 연결, 무선 연결, 또는 이들의 조합을 통해 기지국(1104) 또는 다른 디바이스와 통신할 수 있다. 무선 링크(1106)는, 기지국(1104)으로부터 전자 디바이스(1102)로 통신되는 데이터 또는 제어 정보의 다운링크, 및 전자 디바이스(1102)로부터 기지국(1104)으로 통신되는 다른 데이터 또는 제어 정보의 업링크를 포함할 수 있다. 무선 링크(1106)는 임의의 적합한 통신 프로토콜 또는 표준, 이를테면, 3세대 파트너쉽 프로젝트 롱-텀 에볼루션(3GPP LTE, 3GPP NR 5G), IEEE 802.11, IEEE 802.11, 블루투스(Bluetooth™) 등을 사용하여 구현될 수 있다.
[0109] 전자 디바이스(1102)는 프로세서(1180) 및 메모리(1182)를 포함한다. 메모리(1182)는 컴퓨터 판독가능 저장 매체이거나 그의 일부분을 형성할 수 있다. 프로세서(1180)는, 메모리(1182)에 의해 저장된 프로세서 실행가능 명령들(예컨대, 코드)을 실행하도록 구성되는 임의의 타입의 프로세서, 이를테면, 애플리케이션 프로세서 또는 멀티-코어 프로세서를 포함할 수 있다. 메모리(1182)는 임의의 적합한 타입의 데이터 저장 매체, 이를테면, 휘발성 메모리(예컨대, 랜덤 액세스 메모리(RAM)), 비-휘발성 메모리(예컨대, 플래시 메모리), 광학 매체, 자기 매체(예컨대, 디스크 또는 테이프) 등을 포함할 수 있다. 본 개시내용의 맥락에서, 메모리(1182)는 명령(1184), 데이터(1186), 및 전자 디바이스(1102)의 다른 정보를 저장하도록 구현된다.
[0110] 전자 디바이스(1102)는 또한 입력/출력(I/O) 포트들(1190)을 포함할 수 있다. I/O 포트들(1190)은 다른 디바이스들, 네트워크들, 또는 사용자들과의 또는 디바이스의 컴포넌트들 사이에서의 데이터 교환들 또는 상호작용을 가능하게 한다.
[0111] 전자 디바이스(1102)는 신호 프로세서(SP)(1192)(예컨대, 이를테면 디지털 신호 프로세서(DSP))를 더 포함할 수 있다. 신호 프로세서(1192)는 프로세서(1180)와 유사하게 기능할 수 있고, 메모리(1182)와 함께 명령들을 실행하고 그리고/또는 정보를 프로세싱하는 것이 가능할 수 있다.
[0112] 통신 목적들을 위해, 전자 디바이스(1102)는 또한 모뎀(1194), 무선 트랜시버(1196), 및 하나 이상의 안테나들(예컨대, 안테나(1015))을 포함한다. 무선 트랜시버(1196)는 RF 무선 신호들을 사용하여 개개의 네트워크들 및 그와 연결된 다른 전자 디바이스들에 대한 연결성을 제공한다. 무선 트랜시버(1196)는 임의의 적합한 타입의 무선 네트워크, 이를테면, 무선 로컬 영역 네트워크(LAN)(WLAN), P2P(peer to peer) 네트워크, 메쉬 네트워크, 셀룰러 네트워크, 무선 광역 네트워크(WWAN), 내비게이션 네트워크(예컨대, 북미의 전역 위치결정 시스템(GPS) 또는 다른 전역 내비게이션 위성 시스템(GNSS)), 및/또는 무선 개인 영역 네트워크(WPAN)를 통한 통신을 용이하게 할 수 있다.
[0113] 도 12는 특정 양상들에 따른 샘플링 방법(1200)을 예시한다. 방법(1200)은 샘플러(130)에 의해 수행될 수 있다.
[0114] 블록(1210)에서, 샘플링 커패시터가 공급 전압으로 충전된다. 예컨대, 샘플링 커패시터(예컨대, 샘플링 커패시터(320))는, 공급 전압과 샘플링 커패시터 사이에 커플링되는 사전 충전 스위치(예컨대, 사전 충전 스위치(325))를 턴 온시킴으로써 공급 전압(예컨대, Vdd)으로 충전될 수 있다. 사전 충전 스위치는 제어기(360)에 의해 턴 온될 수 있다. 공급 전압은 전압 조절기(340)에 의해 제공될 수 있다.
[0115] 블록(1220)에서, 샘플링 전압을 생성하기 위해 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분이 방전된다. 예컨대, 샘플링 커패시터는 위상 에러에 기반하여 하나 이상의 방전 회로들(예컨대, 방전 회로들(308-1 내지 308-M))에 의해 방전될 수 있다. 위상 에러는 위상 고정 루프(PLL)의 피드백 신호 및 기준 신호 사이의 위상 에러일 수 있다. 피드백 신호는 PLL의 VCO(예컨대, VCO(140))의 출력 신호를 주파수 분할함으로써 생성될 수 있다.
[0116] 블록(1230)에서, 공급 전압에 기반하여 기준 전압이 생성된다. 예컨대, 기준 전압은 기준-전압 회로(515)에 의해 생성될 수 있다.
[0117] 블록(1240)에서, 샘플링 전압과 기준 전압 사이의 차이 전압이 생성된다. 예컨대, 차이 회로(520)에 의해 차이 전압이 생성될 수 있다.
[0118] 특정 양상들에서, 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키는 것은, 위상 에러를 표시하는 위상-에러 신호를 수신하는 것, 및 위상-에러 신호로 하나 이상의 방전 회로들을 드라이빙하는 것을 포함할 수 있으며, 여기서, 하나 이상의 방전 회로들은 샘플링 커패시터에 커플링된다. 일 예에서, 하나 이상의 방전 회로들의 각각의 방전 회로는, 개개의 트랜지스터(예컨대, 트랜지스터들(310-1 내지 310-M)의 개개의 트랜지스터), 및 샘플링 커패시터와 개개의 트랜지스터 사이에 커플링되는 개개의 저항기(예컨대, 저항기들(315-1 내지 315-M)의 개개의 저항기)를 포함한다. 이러한 예에서, 위상-에러 신호는 하나 이상의 펄스들(예컨대, 도 8의 pulse1 및/또는 pulse2)을 포함할 수 있으며, 여기서, 하나 이상의 방전 회로들의 각각의 방전 회로의 트랜지스터의 게이트는 하나 이상의 펄스들 중 하나에 의해 드라이빙된다. 일 예에서, 위상 에러 신호는 제1 펄스 및 제2 펄스(예컨대, 도 8에서 각각 pulse1 및 pulse2)를 포함할 수 있으며, 여기서, 제1 펄스의 상승 에지 및 제2 펄스의 상승 에지는 VCO(140)의 하나 이상의 사이클들만큼 이격된다. 이러한 예에서, 위에서 논의된 바와 같이, 양자화 에러를 소거하기 위해, DSM 에러 신호에 기반하여 k개의 트랜지스터들(310-1 내지 310-M)의 게이트는 제1 펄스에 의해 드라이빙되고 M-k개의 트랜지스터들(310-1 내지 310-M)의 게이트는 제2 펄스에 의해 드라이빙된다.
[0119] 특정 양상들에서, 기준 전압을 생성하는 것은, 제1 커패시터(예컨대, 제1 커패시터(530))를 공급 전압으로 충전하는 것, 제2 커패시터(예컨대, 제2 커패시터(540))를 방전시키는 것, 및 기준 전압을 생성하기 위해 제1 커패시터와 제2 커패시터 사이에서 전하를 공유하는 것을 포함할 수 있다. 예컨대, 전하 공유는, 제1 커패시터(530)와 제2 커패시터(540) 사이에 커플링되는 스위치(예컨대, 제1 스위치(560))를 턴 온시키는 것을 포함할 수 있다. 일 예에서, 제1 커패시터의 충전은 샘플링 커패시터의 충전과 시간상 겹치며, 이에 따라, 시간에 따른 공급 전압에서의 변동들이 기준 전압에서 적어도 부분적으로 추적된다.
[0120] 특정 양상들에서, 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 것은, 샘플링 커패시터(예컨대, 샘플링 커패시터(320))와 제1 커패시터(예컨대, 제1 커패시터(530))의 제1 단자(예컨대, 제1 단자(532)) 사이에 커플링되는 제1 스위치(예컨대, 제3 스위치(610))를 턴 온시키는 것, 및 샘플러(예컨대, 샘플러(130))의 출력(예컨대, 출력(134))과 제1 커패시터의 제2 단자(예컨대, 제2 단자(534) 사이에 커플링되는 제2 스위치(예컨대, 제4 스위치(620)를 턴 온시키는 것을 포함할 수 있다. 이러한 양상들에서, 제1 커패시터를 공급 전압으로 충전하는 것은, 공급 전압과 샘플링 커패시터 사이에 커플링되는 사전 충전 스위치(예컨대, 사전 충전 스위치(325))를 턴 온시키는 것, 및 제1 스위치(예컨대, 제3 스위치(610))를 턴 온시키는 것을 포함할 수 있다.
[0121] 특정 양상들에서, 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 것은, 샘플링 전압으로부터 기준 전압을 감산하는 것을 포함할 수 있다.
[0122] 본 개시내용은 본 개시내용의 양상들을 설명하기 위해 위에서 사용된 예시적인 용어로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 위상 검출기는, 위상 비교기, 위상 주파수 검출기(PFD), 또는 다른 용어로 또한 지칭될 수 있다. 주파수 분할기는 N-분할(divide-by-N) 회로 또는 다른 용어로 또한 지칭될 수 있다. 주파수 분할기의 제수는 나눔수(divisor) 또는 다른 용어로 또한 지칭될 수 있다.
[0123] 제어기(360) 및 PI 제어 회로(470)는 각각, 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 하드웨어 컴포넌트들(예컨대, 로직 게이트들), 또는 본원에서 설명된 기능들을 수행하도록 설계되는 이들의 임의의 조합으로 구현될 수 있다. 프로세서는, 기능들을 수행하기 위한 코드를 포함하는 소프트웨어를 실행함으로써, 본원에서 설명된 기능들을 수행할 수 있다. 소프트웨어는, 컴퓨터 판독가능 저장 매체, 이를테면 RAM, ROM, EEPROM, 광학 디스크, 및/또는 자기 디스크 상에 저장될 수 있다.
[0124] 다음의 숫자가 매겨진 조항들에서 구현 예들이 설명된다:
[0125] 1. 샘플러는,
[0126] 샘플링 커패시터;
[0127] 샘플링 커패시터에 커플링되는 사전 충전 스위치;
[0128] 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들; 및
[0129] 샘플링 커패시터에 커플링되는 기준-전압 회로를 포함하고, 기준-전압 회로는,
[0130] 공급 전압에 기반하여 기준 전압을 생성하고;
[0131] 샘플링 커패시터 상의 전압과 기준 전압 사이의 전압 차이를 생성하도록 구성된다.
[0132] 2. 조항 1의 샘플러에서, 사전 충전 스위치는 전압 조절기와 샘플링 커패시터 사이에 커플링되고, 전압 조절기는 공급 전압을 제공하도록 구성된다.
[0133] 3. 조항 1 또는 조항 2의 샘플러에서, 하나 이상의 방전 회로들의 각각의 방전 회로는,
[0134] 개개의 트랜지스터; 및
[0135] 샘플링 커패시터와 개개의 트랜지스터 사이에 커플링되는 개개의 저항기를 포함한다.
[0136] 4. 조항 3의 샘플러에서, 하나 이상의 방전 회로들의 각각의 방전 회로에 대해, 개개의 트랜지스터의 게이트는 위상 검출기에 커플링된다.
[0137] 5. 조항 1 내지 조항 4 중 임의의 하나의 조항의 샘플러에서, 기준-전압 회로는,
[0138] 적어도 하나의 커패시터; 및
[0139] 샘플링 커패시터 및 적어도 하나의 커패시터에 커플링되는 차이 회로를 포함하고, 차이 회로는 전압 차이를 생성하도록 구성된다.
[0140] 6. 조항 5의 샘플러는, 제1 스위치 및 제2 스위치를 더 포함하고, 적어도 하나의 커패시터는,
[0141] 차이 회로에 커플링되는 제1 커패시터; 및
[0142] 제2 커패시터를 포함하고, 제1 스위치는 제1 커패시터와 제2 커패시터 사이에 커플링되고, 제2 스위치는 제2 커패시터와 병렬로 커플링된다.
[0143] 7. 조항 5 또는 조항 6의 샘플러에서,
[0144] 하나 이상의 방전 회로들은 위상 검출기에 커플링되고,
[0145] 차이 회로는 필터에 커플링된다.
[0146] 8. 장치는,
[0147] 샘플링 커패시터;
[0148] 샘플링 커패시터에 커플링되는 사전 충전 스위치;
[0149] 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들; 및
[0150] 샘플링 커패시터에 커플링되는 기준-전압 회로를 포함하고, 기준-전압 회로는,
[0151] 제1 커패시터;
[0152] 제2 커패시터;
[0153] 제1 커패시터와 제2 커패시터 사이에 커플링되는 제1 스위치;
[0154] 제2 커패시터와 병렬로 커플링되는 제2 스위치; 및
[0155] 샘플링 커패시터 및 제1 커패시터에 커플링되는 차이 회로를 포함한다.
[0156] 9. 조항 8의 장치는, 전압 조절기를 더 포함하고, 사전 충전 스위치는 전압 조절기와 샘플링 커패시터 사이에 커플링된다.
[0157] 10. 조항 8 또는 조항 9의 장치는, 제어기를 더 포함하고, 사전 충전 페이즈에서, 제어기는, 사전 충전 스위치를 턴 온시키고, 제1 스위치를 턴 오프시키고, 제2 스위치를 턴 온시키도록 구성된다.
[0158] 11. 조항 10의 장치에서, 전하-공유 페이즈에서, 제어기는, 사전 충전 스위치를 턴 오프시키고, 제1 스위치를 턴 온시키고, 제2 스위치를 턴 오프시키도록 구성된다.
[0159] 12. 조항 8 또는 조항 9의 장치에서, 차이 회로는,
[0160] 샘플링 커패시터와 제1 커패시터의 제1 단자 사이에 커플링되는 제3 스위치; 및
[0161] 제1 커패시터의 제2 단자와 샘플러의 출력 사이에 커플링되는 제4 스위치를 포함한다.
[0162] 13. 조항 12의 장치는, 제어기를 더 포함하고, 사전 충전 페이즈에서, 제어기는, 사전 충전 스위치를 턴 온시키고, 제1 스위치를 턴 오프시키고, 제2 스위치를 턴 온시키고, 제3 스위치를 턴 온시키고, 제4 스위치를 턴 오프시키도록 구성된다.
[0163] 14. 조항 13의 장치에서, 전하-공유 페이즈에서, 제어기는, 사전 충전 스위치를 턴 오프시키고, 제1 스위치를 턴 온시키고, 제2 스위치를 턴 오프시키고, 제3 스위치를 턴 오프시키고, 제4 스위치를 턴 오프시도록 구성된다.
[0164] 15. 조항 13 또는 조항 14의 장치에서, 샘플링 페이즈에서, 제어기는, 사전 충전 스위치를 턴 오프시키고, 제3 스위치를 턴 오프시키고, 제4 스위치를 턴 오프시키도록 구성된다.
[0165] 16. 조항 13 내지 조항 15 중 임의의 하나의 조항의 장치에서, 차이 페이즈에서, 제어기는, 사전 충전 스위치를 턴 오프시키고, 제2 스위치를 턴 오프시키고, 제3 스위치를 턴 온시키고, 제4 스위치를 턴 온시키도록 구성된다.
[0166] 17. 조항 12 내지 조항 16 중 임의의 하나의 조항의 장치에서, 기준-전압 회로는, 제1 커패시터의 제2 단자와 접지 사이에 커플링되는 제5 스위치를 더 포함한다.
[0167] 18. 조항 8의 장치는, 제1 커패시터에 커플링되는 제2 사전 충전 스위치를 더 포함한다.
[0168] 19. 조항 18의 장치는, 전압 조절기를 더 포함하고, 제1 사전 충전 스위치는 전압 조절기와 샘플링 커패시터 사이에 커플링되고, 제2 사전 충전 스위치는 전압 조절기와 제1 커패시터 사이에 커플링된다.
[0169] 20. 조항 18 또는 조항 19의 장치는, 제어기를 더 포함하고, 사전 충전 페이즈에서, 제어기는, 제1 사전 충전 스위치를 턴 온시키고, 제2 사전 충전 스위치를 턴 온시키고, 제1 스위치를 턴 오프시키고, 제2 스위치를 턴 온시키도록 구성된다.
[0170] 21. 조항 20의 장치에서, 전하-공유 페이즈에서, 제어기는, 제1 사전 충전 스위치를 턴 오프시키고, 제2 사전 충전 스위치를 턴 오프시키고, 제1 스위치를 턴 온시키고, 제2 스위치를 턴 오프시키도록 구성된다.
[0171] 22. 조항 8 내지 조항 21 중 임의의 하나의 조항의 장치는, 하나 이상의 방전 회로들에 커플링되는 출력을 갖는 위상 검출기를 더 포함한다.
[0172] 23. 조항 22의 장치는,
[0173] VCO(voltage controlled oscillator);
[0174] 차이 회로와 VCO의 입력 사이에 커플링되는 루프 필터; 및
[0175] VCO의 출력과 위상 검출기의 입력 사이에 커플링되는 주파수 분할기를 더 포함한다.
[0176] 24. 조항 23의 장치에서, 루프 필터는, 차이 회로와 VCO의 입력 사이에 커플링되는 적분 경로를 포함한다.
[0177] 25. 조항 22 내지 조항 24 중 임의의 하나의 조항의 장치에서, 위상 검출기는, 기준 신호를 수신하도록 구성되는 제1 입력 및 피드백 신호를 수신하도록 구성되는 제2 입력을 갖고, 위상 검출기는,
[0178] 위상 검출기의 제2 입력에 커플링되는 입력, 및 출력을 갖는 지연 회로;
[0179] 위상 검출기의 제1 입력에 커플링되는 제1 입력, 위상 검출기의 제2 입력에 커플링되는 제2 입력, 및 출력을 갖는 제1 펄스 회로;
[0180] 위상 검출기의 제1 입력에 커플링되는 제1 입력, 지연 회로의 출력에 커플링되는 제2 입력, 및 출력을 갖는 제2 펄스 회로; 및
[0181] 복수의 멀티플렉서들을 포함하고, 각각의 멀티플렉서는, 제1 펄스 회로의 출력에 커플링되는 제1 입력, 제2 펄스 회로의 출력에 커플링되는 제2 입력, 및 하나 이상의 방전 회로들의 개개의 방전 회로에 커플링되는 출력을 갖는다.
[0182] 26. 조항 25의 장치에서, 각각의 멀티플렉서는 디지털 코드의 개개의 비트를 수신하도록 구성되는 선택 입력을 포함하고, 그리고 각각의 멀티플렉서는, 개개의 비트의 비트 값에 기반하여 멀티플렉서의 개개의 제1 입력 또는 개개의 제2 입력을 선택하고, 선택된 입력을 개개의 출력에 커플링하도록 구성된다.
[0183] 27. 조항 25 또는 조항 26의 장치는,
[0184] VCO(voltage controlled oscillator);
[0185] 차이 회로와 VCO의 입력 사이에 커플링되는 루프 필터; 및
[0186] VCO의 출력과 위상 검출기의 제2 입력 사이에 커플링되는 주파수 분할기를 더 포함한다.
[0187] 28. 조항 22 내지 조항 24 중 임의의 하나의 조항의 장치에서, 위상 검출기는, 기준 신호를 수신하도록 구성되는 제1 입력 및 피드백 신호를 수신하도록 구성되는 제2 입력을 갖고, 위상 검출기는,
[0188] 위상 검출기의 제2 입력에 커플링되는 입력, 및 출력을 갖는 지연 회로;
[0189] 복수의 멀티플렉서들 ― 각각의 멀티플렉서는, 위상 검출기의 제2 입력에 커플링되는 제1 입력, 지연 회로의 출력에 커플링되는 제2 입력, 및 출력을 가짐 ―; 및
[0190] 복수의 플립-플롭들을 포함하고, 각각의 플립-플롭은, 복수의 멀티플렉서들의 개개의 멀티플렉서의 출력에 커플링되는 신호 입력, 위상 검출기의 제1 입력에 커플링되는 리셋 입력, 클록 신호를 수신하도록 구성되는 클록 입력, 및 하나 이상의 방전 회로들의 개개의 방전 회로에 커플링되는 출력을 갖는다.
[0191] 29. 조항 28의 장치에서, 클록 신호는 VCO(voltage controlled oscillator)의 출력 신호를 포함한다.
[0192] 30. 조항 28 또는 조항 29의 장치에서, 각각의 멀티플렉서는 디지털 코드의 개개의 비트를 수신하도록 구성되는 선택 입력을 포함하고, 그리고 각각의 멀티플렉서는, 개개의 비트의 비트 값에 기반하여 멀티플렉서의 개개의 제1 입력 또는 개개의 제2 입력을 선택하고, 선택된 입력을 개개의 출력에 커플링하도록 구성된다.
[0193] 31. 조항 28 내지 조항 30 중 임의의 하나의 조항의 장치는,
[0194] VCO(voltage controlled oscillator);
[0195] 차이 회로와 VCO의 입력 사이에 커플링되는 루프 필터; 및
[0196] VCO의 출력과 위상 검출기의 제2 입력 사이에 커플링되는 주파수 분할기를 더 포함한다.
[0197] 32. 조항 8 내지 조항 31 중 임의의 하나의 조항의 장치에서, 하나 이상의 방전 회로들의 각각의 방전 회로는,
[0198] 개개의 트랜지스터; 및
[0199] 샘플링 커패시터와 개개의 트랜지스터 사이에 커플링되는 개개의 저항기를 포함한다.
[0200] 33. 조항 32의 장치는, 위상 검출기를 더 포함하고, 하나 이상의 방전 회로들의 각각의 방전 회로에 대해, 개개의 트랜지스터의 게이트는 위상 검출기의 출력에 커플링된다.
[0201] 34. 조항 8 내지 조항 21, 조항 32, 및 조항 33 중 임의의 하나의 조항의 장치는,
[0202] 제1 입력, 제2 입력, 및 출력을 갖는 위상 검출기 ― 제1 입력은 기준 신호를 수신하도록 구성되고, 출력은 하나 이상의 방전 회로들에 커플링됨 ―;
[0203] VCO(voltage controlled oscillator);
[0204] 차이 회로와 VCO의 입력 사이에 커플링되는 루프 필터; 및
[0205] VCO의 출력과 위상 검출기의 제2 입력 사이에 커플링되는 주파수 분할기를 더 포함하고, 주파수 분할기는, 피드백 신호를 생성하기 위해 VCO의 출력 신호를 주파수 분할하도록 구성된다.
[0206] 35. 조항 34의 장치에서, 위상 검출기는, 기준 신호와 피드백 신호 사이의 위상 에러를 표시하는 위상-에러 신호를 생성하도록 구성된다.
[0207] 36. 조항 35의 장치에서, 위상-에러 신호는 하나 이상의 펄스들을 포함하고, 하나 이상의 방전 회로들의 각각의 방전 회로는 하나 이상의 펄스들 중 하나에 의해 드라이빙된다.
[0208] 37. 조항 36의 장치에서, 하나 이상의 펄스들은 제1 펄스 및 제2 펄스를 포함하고, 위상 검출기는, 하나 이상의 방전 회로들의 각각의 방전 회로에 제1 펄스 또는 제2 펄스를 선택적으로 출력하도록 구성된다.
[0209] 38. 조항 37의 장치에서,
[0210] 위상 검출기는, 피드백 신호에 기반하여 지연된 피드백 신호를 생성하도록 구성되는 지연 회로를 포함하고;
[0211] 위상 검출기는, 기준 신호와 피드백 신호 사이의 위상 에러에 기반하여 제1 펄스를 생성하고, 기준 신호와 지연된 피드백 신호 사이의 위상 에러에 기반하여 제2 펄스를 생성하도록 추가로 구성된다.
[0212] 39. 샘플링 방법은,
[0213] 샘플링 커패시터를 공급 전압으로 충전하는 단계;
[0214] 샘플링 전압을 생성하기 위해 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키는 단계;
[0215] 공급 전압에 기반하여 기준 전압을 생성하는 단계; 및
[0216] 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 단계를 포함한다.
[0217] 40. 조항 39의 방법에서, 기준 전압을 생성하는 단계는, 적어도 하나의 커패시터를 공급 전압으로 충전하는 단계를 포함한다.
[0218] 41. 조항 39 또는 조항 40의 방법에서, 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키는 단계는,
[0219] 위상 에러를 표시하는 위상-에러 신호를 수신하는 단계; 및
[0220] 위상-에러 신호로 하나 이상의 방전 회로들을 드라이빙하는 단계를 포함하고, 하나 이상의 방전 회로들은 샘플링 커패시터에 커플링된다.
[0221] 42. 조항 41의 방법에서, 하나 이상의 방전 회로들의 각각의 방전 회로는,
[0222] 개개의 트랜지스터; 및
[0223] 샘플링 커패시터와 개개의 트랜지스터 사이에 커플링되는 개개의 저항기를 포함한다.
[0224] 43. 조항 42의 방법에서, 위상-에러 신호는 하나 이상의 펄스들을 포함하고, 하나 이상의 방전 회로들의 각각의 방전 회로의 트랜지스터는 하나 이상의 펄스들 중 하나에 의해 드라이빙된다.
[0225] 44. 조항 39 내지 조항 43 중 임의의 하나의 조항의 방법에서, 기준 전압을 생성하는 단계는,
[0226] 제1 커패시터를 공급 전압으로 충전하는 단계;
[0227] 제2 커패시터를 방전시키는 단계; 및
[0228] 기준 전압을 생성하기 위해 제1 커패시터와 제2 커패시터 사이에서 전하를 공유하는 단계를 포함한다.
[0229] 45. 조항 44의 방법에서, 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 단계는,
[0230] 샘플링 커패시터와 제1 커패시터의 제1 단자 사이에 커플링되는 제1 스위치를 턴 온시키는 단계; 및
[0231] 샘플러의 출력과 제1 커패시터의 제2 단자 사이에 커플링되는 제2 스위치를 턴 온시키는 단계를 포함한다.
[0232] 46. 조항 45의 방법에서, 제1 커패시터를 공급 전압으로 충전하는 단계는,
[0233] 공급 전압과 샘플링 커패시터 사이에 커플링되는 사전 충전 스위치를 턴 온시키는 단계; 및
[0234] 제1 스위치를 턴 온시키는 단계를 포함한다.
[0235] 47. 조항 39 내지 조항 46 중 임의의 하나의 조항의 방법에서, 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하는 단계는, 샘플링 전압으로부터 기준 전압을 감산하는 단계를 포함한다.
[0236] 48. 샘플링하기 위한 장치는,
[0237] 샘플링 커패시터를 공급 전압으로 충전하기 위한 수단;
[0238] 샘플링 전압을 생성하기 위해 위상 에러에 기반하여 샘플링 커패시터 상의 전하의 일부분을 방전시키기 위한 수단;
[0239] 공급 전압에 기반하여 기준 전압을 생성하기 위한 수단; 및
[0240] 샘플링 전압과 기준 전압 사이의 차이 전압을 생성하기 위한 수단을 포함한다.
[0241] 49. 조항 48의 장치에서, 기준 전압을 생성하기 위한 수단은, 적어도 하나의 커패시터를 공급 전압으로 충전하기 위한 수단을 포함한다.
[0242] 본 개시내용 내에서, "예시적"이라는 단어는 "예, 예증 또는 예시로서 기능하는" 것을 의미하도록 사용된다. 본원에서 "예시적"인 것으로서 설명되는 어떠한 구현 또는 양상도 본 개시내용의 다른 양상들에 비해 바람직하거나 또는 유리한 것으로 해석될 필요는 없다. 마찬가지로, "양상들"이라는 용어는, 본 개시내용의 모든 양상들이 논의된 특징, 장점, 또는 동작 모드를 포함하는 것을 요구하지 않는다. "커플링"이라는 용어는 2개의 구조들 사이의 직접 또는 간접적인 전기적 커플링을 지칭하기 위해 본원에서 사용된다. "접지"라는 용어는 DC 접지 또는 교류(AC) 접지를 지칭할 수 있고, 그에 따라, "접지"라는 용어는 둘 모두의 가능성들을 커버한다는 것이 또한 인식되어야 한다.
[0243] 본 개시내용의 이전 설명은 임의의 당업자가 본 개시내용을 사용하거나 실시할 수 있게 하도록 제공된다. 본 개시내용에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이며, 본원에서 정의된 일반적인 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 그에 따라, 본 개시내용은, 본원에서 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본원에서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (38)

  1. 샘플러(sampler)로서,
    샘플링 커패시터;
    상기 샘플링 커패시터에 커플링되는 사전 충전(precharge) 스위치;
    상기 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들; 및
    상기 샘플링 커패시터에 커플링되는 기준-전압 회로(reference-voltage circuit)
    를 포함하고,
    상기 기준-전압 회로는,
    공급 전압에 기반하여 기준 전압을 생성하고;
    상기 샘플링 커패시터 상의 전압과 상기 기준 전압 사이의 전압 차이를 생성하도록
    구성되는, 샘플러.
  2. 제1항에 있어서,
    상기 사전 충전 스위치는 전압 조절기와 상기 샘플링 커패시터 사이에 커플링되고, 상기 전압 조절기는 상기 공급 전압을 제공하도록 구성되는, 샘플러.
  3. 제1항에 있어서,
    상기 하나 이상의 방전 회로들의 각각의 방전 회로는,
    개개의 트랜지스터; 및
    상기 샘플링 커패시터와 상기 개개의 트랜지스터 사이에 커플링되는 개개의 저항기
    를 포함하는, 샘플러.
  4. 제3항에 있어서,
    상기 하나 이상의 방전 회로들의 각각의 방전 회로에 대해, 상기 개개의 트랜지스터의 게이트는 위상 검출기에 커플링되는, 샘플러.
  5. 제1항에 있어서,
    상기 기준-전압 회로는,
    적어도 하나의 커패시터; 및
    상기 샘플링 커패시터 및 상기 적어도 하나의 커패시터에 커플링되는 차이 회로(difference circuit)
    를 포함하고, 상기 차이 회로는 상기 전압 차이를 생성하도록 구성되는, 샘플러.
  6. 제5항에 있어서,
    제1 스위치 및 제2 스위치를 더 포함하고,
    상기 적어도 하나의 커패시터는,
    상기 차이 회로에 커플링되는 제1 커패시터; 및
    제2 커패시터
    를 포함하고, 상기 제1 스위치는 상기 제1 커패시터와 상기 제2 커패시터 사이에 커플링되고, 상기 제2 스위치는 상기 제2 커패시터와 병렬로 커플링되는, 샘플러.
  7. 제5항에 있어서,
    상기 하나 이상의 방전 회로들은 위상 검출기에 커플링되고,
    상기 차이 회로는 필터에 커플링되는, 샘플러.
  8. 장치로서,
    샘플링 커패시터;
    상기 샘플링 커패시터에 커플링되는 사전 충전 스위치;
    상기 샘플링 커패시터에 커플링되는 하나 이상의 방전 회로들; 및
    상기 샘플링 커패시터에 커플링되는 기준-전압 회로
    를 포함하고,
    상기 기준-전압 회로는,
    제1 커패시터;
    제2 커패시터;
    상기 제1 커패시터와 상기 제2 커패시터 사이에 커플링되는 제1 스위치;
    상기 제2 커패시터와 병렬로 커플링되는 제2 스위치; 및
    상기 샘플링 커패시터 및 상기 제1 커패시터에 커플링되는 차이 회로
    를 포함하는, 장치.
  9. 제8항에 있어서,
    전압 조절기를 더 포함하고,
    상기 사전 충전 스위치는 상기 전압 조절기와 상기 샘플링 커패시터 사이에 커플링되는, 장치.
  10. 제8항에 있어서,
    제어기를 더 포함하고,
    사전 충전 페이즈(precharge phase)에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 온(turn on)시키고, 상기 제1 스위치를 턴 오프(turn off)시키고, 상기 제2 스위치를 턴 온시키도록 구성되는, 장치.
  11. 제10항에 있어서,
    전하-공유 페이즈(charge-sharing phase)에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 오프시키고, 상기 제1 스위치를 턴 온시키고, 상기 제2 스위치를 턴 오프시키도록 구성되는, 장치.
  12. 제8항에 있어서,
    상기 차이 회로는,
    상기 샘플링 커패시터와 상기 제1 커패시터의 제1 단자 사이에 커플링되는 제3 스위치; 및
    상기 제1 커패시터의 제2 단자와 샘플러의 출력 사이에 커플링되는 제4 스위치
    를 포함하는, 장치.
  13. 제12항에 있어서,
    제어기를 더 포함하고,
    사전 충전 페이즈에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 온시키고, 상기 제1 스위치를 턴 오프시키고, 상기 제2 스위치를 턴 온시키고, 상기 제3 스위치를 턴 온시키고, 상기 제4 스위치를 턴 오프시키도록 구성되는, 장치.
  14. 제13항에 있어서,
    전하-공유 페이즈에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 오프시키고, 상기 제1 스위치를 턴 온시키고, 상기 제2 스위치를 턴 오프시키고, 상기 제3 스위치를 턴 오프시키고, 상기 제4 스위치를 턴 오프시키도록 구성되는, 장치.
  15. 제13항에 있어서,
    샘플링 페이즈(sampling phase)에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 오프시키고, 상기 제3 스위치를 턴 오프시키고, 상기 제4 스위치를 턴 오프시키도록 구성되는, 장치.
  16. 제13항에 있어서,
    차이 페이즈(difference phase)에서, 상기 제어기는, 상기 사전 충전 스위치를 턴 오프시키고, 상기 제2 스위치를 턴 오프시키고, 상기 제3 스위치를 턴 온시키고, 상기 제4 스위치를 턴 온시키도록 구성되는, 장치.
  17. 제12항에 있어서,
    상기 기준-전압 회로는, 상기 제1 커패시터의 제2 단자와 접지 사이에 커플링되는 제5 스위치를 더 포함하는, 장치.
  18. 제8항에 있어서,
    상기 제1 커패시터에 커플링되는 제2 사전 충전 스위치를 더 포함하는, 장치.
  19. 제18항에 있어서,
    전압 조절기를 더 포함하고,
    제1 사전 충전 스위치는 상기 전압 조절기와 상기 샘플링 커패시터 사이에 커플링되고, 상기 제2 사전 충전 스위치는 상기 전압 조절기와 상기 제1 커패시터 사이에 커플링되는, 장치.
  20. 제18항에 있어서,
    제어기를 더 포함하고,
    사전 충전 페이즈에서, 상기 제어기는, 제1 사전 충전 스위치를 턴 온시키고, 상기 제2 사전 충전 스위치를 턴 온시키고, 상기 제1 스위치를 턴 오프시키고, 상기 제2 스위치를 턴 온시키도록 구성되는, 장치.
  21. 제20항에 있어서,
    전하-공유 페이즈에서, 상기 제어기는, 상기 제1 사전 충전 스위치를 턴 오프시키고, 상기 제2 사전 충전 스위치를 턴 오프시키고, 상기 제1 스위치를 턴 온시키고, 상기 제2 스위치를 턴 오프시키도록 구성되는, 장치.
  22. 제8항에 있어서,
    상기 하나 이상의 방전 회로들에 커플링되는 출력을 갖는 위상 검출기를 더 포함하는, 장치.
  23. 제22항에 있어서,
    VCO(voltage controlled oscillator);
    상기 차이 회로와 상기 VCO의 입력 사이에 커플링되는 루프 필터; 및
    상기 VCO의 출력과 상기 위상 검출기의 입력 사이에 커플링되는 주파수 분할기
    를 더 포함하는, 장치.
  24. 제22항에 있어서,
    상기 위상 검출기는, 기준 신호를 수신하도록 구성되는 제1 입력 및 피드백 신호를 수신하도록 구성되는 제2 입력을 갖고,
    상기 위상 검출기는,
    상기 위상 검출기의 제2 입력에 커플링되는 입력, 및 출력을 갖는 지연 회로;
    상기 위상 검출기의 제1 입력에 커플링되는 제1 입력, 상기 위상 검출기의 제2 입력에 커플링되는 제2 입력, 및 출력을 갖는 제1 펄스 회로;
    상기 위상 검출기의 제1 입력에 커플링되는 제1 입력, 상기 지연 회로의 출력에 커플링되는 제2 입력, 및 출력을 갖는 제2 펄스 회로; 및
    복수의 멀티플렉서들
    을 포함하고, 각각의 멀티플렉서는, 상기 제1 펄스 회로의 출력에 커플링되는 제1 입력, 상기 제2 펄스 회로의 출력에 커플링되는 제2 입력, 및 상기 하나 이상의 방전 회로들의 개개의 방전 회로에 커플링되는 출력을 갖는, 장치.
  25. 제24항에 있어서,
    각각의 멀티플렉서는 디지털 코드의 개개의 비트를 수신하도록 구성되는 선택 입력을 포함하고, 그리고 각각의 멀티플렉서는, 상기 개개의 비트의 비트 값에 기반하여 상기 멀티플렉서의 개개의 제1 입력 또는 개개의 제2 입력을 선택하고, 상기 선택된 입력을 개개의 출력에 커플링하도록 구성되는, 장치.
  26. 제22항에 있어서,
    상기 위상 검출기는, 기준 신호를 수신하도록 구성되는 제1 입력 및 피드백 신호를 수신하도록 구성되는 제2 입력을 갖고,
    상기 위상 검출기는,
    상기 위상 검출기의 제2 입력에 커플링되는 입력, 및 출력을 갖는 지연 회로;
    복수의 멀티플렉서들 ― 각각의 멀티플렉서는, 상기 위상 검출기의 제2 입력에 커플링되는 제1 입력, 상기 지연 회로의 출력에 커플링되는 제2 입력, 및 출력을 가짐 ―; 및
    복수의 플립-플롭들
    을 포함하고, 각각의 플립-플롭은, 상기 복수의 멀티플렉서들의 개개의 멀티플렉서의 출력에 커플링되는 신호 입력, 상기 위상 검출기의 제1 입력에 커플링되는 리셋 입력, 클록 신호를 수신하도록 구성되는 클록 입력, 및 상기 하나 이상의 방전 회로들의 개개의 방전 회로에 커플링되는 출력을 갖는, 장치.
  27. 제26항에 있어서,
    상기 각각의 멀티플렉서는 디지털 코드의 개개의 비트를 수신하도록 구성되는 선택 입력을 포함하고, 그리고 상기 각각의 멀티플렉서는, 상기 개개의 비트의 비트 값에 기반하여 상기 멀티플렉서의 개개의 제1 입력 또는 개개의 제2 입력을 선택하고, 상기 선택된 입력을 개개의 출력에 커플링하도록 구성되는, 장치.
  28. 제8항에 있어서,
    상기 하나 이상의 방전 회로들의 각각의 방전 회로는,
    개개의 트랜지스터; 및
    상기 샘플링 커패시터와 상기 개개의 트랜지스터 사이에 커플링되는 개개의 저항기
    를 포함하는, 장치.
  29. 제28항에 있어서,
    위상 검출기를 더 포함하고,
    상기 하나 이상의 방전 회로들의 각각의 방전 회로에 대해, 상기 개개의 트랜지스터의 게이트는 상기 위상 검출기의 출력에 커플링되는, 장치.
  30. 제8항에 있어서,
    제1 입력, 제2 입력, 및 출력을 갖는 위상 검출기 ― 상기 제1 입력은 기준 신호를 수신하도록 구성되고, 상기 출력은 상기 하나 이상의 방전 회로들에 커플링됨 ―;
    VCO(voltage controlled oscillator);
    상기 차이 회로와 상기 VCO의 입력 사이에 커플링되는 루프 필터; 및
    상기 VCO의 출력과 상기 위상 검출기의 제2 입력 사이에 커플링되는 주파수 분할기
    를 더 포함하고, 상기 주파수 분할기는, 피드백 신호를 생성하기 위해 상기 VCO의 출력 신호를 주파수 분할하도록 구성되는, 장치.
  31. 샘플링 방법으로서,
    샘플링 커패시터를 공급 전압으로 충전하는 단계;
    샘플링 전압을 생성하기 위해 위상 에러에 기반하여 상기 샘플링 커패시터 상의 전하의 일부분을 방전시키는 단계;
    상기 공급 전압에 기반하여 기준 전압을 생성하는 단계; 및
    상기 샘플링 전압과 상기 기준 전압 사이의 차이 전압을 생성하는 단계
    를 포함하는, 샘플링 방법.
  32. 제31항에 있어서,
    상기 기준 전압을 생성하는 단계는, 적어도 하나의 커패시터를 상기 공급 전압으로 충전하는 단계를 포함하는, 샘플링 방법.
  33. 제31항에 있어서,
    상기 기준 전압을 생성하는 단계는,
    제1 커패시터를 상기 공급 전압으로 충전하는 단계;
    제2 커패시터를 방전시키는 단계; 및
    상기 기준 전압을 생성하기 위해 상기 제1 커패시터와 상기 제2 커패시터 사이에서 전하를 공유하는 단계
    를 포함하는, 샘플링 방법.
  34. 제33항에 있어서,
    상기 샘플링 전압과 상기 기준 전압 사이의 차이 전압을 생성하는 단계는,
    상기 샘플링 커패시터와 상기 제1 커패시터의 제1 단자 사이에 커플링되는 제1 스위치를 턴 온시키는 단계; 및
    샘플러의 출력과 상기 제1 커패시터의 제2 단자 사이에 커플링되는 제2 스위치를 턴 온시키는 단계
    를 포함하는, 샘플링 방법.
  35. 제34항에 있어서,
    상기 제1 커패시터를 상기 공급 전압으로 충전하는 단계는,
    상기 공급 전압과 상기 샘플링 커패시터 사이에 커플링되는 사전 충전 스위치를 턴 온시키는 단계; 및
    상기 제1 스위치를 턴 온시키는 단계
    를 포함하는, 샘플링 방법.
  36. 제31항에 있어서,
    상기 샘플링 전압과 상기 기준 전압 사이의 차이 전압을 생성하는 단계는, 상기 샘플링 전압으로부터 상기 기준 전압을 감산하는 단계를 포함하는, 샘플링 방법.
  37. 샘플링하기 위한 장치로서,
    샘플링 커패시터를 공급 전압으로 충전하기 위한 수단;
    샘플링 전압을 생성하기 위해 위상 에러에 기반하여 상기 샘플링 커패시터 상의 전하의 일부분을 방전시키기 위한 수단;
    상기 공급 전압에 기반하여 기준 전압을 생성하기 위한 수단; 및
    상기 샘플링 전압과 상기 기준 전압 사이의 차이 전압을 생성하기 위한 수단
    을 포함하는, 샘플링하기 위한 장치.
  38. 제37항에 있어서,
    상기 기준 전압을 생성하기 위한 수단은, 적어도 하나의 커패시터를 상기 공급 전압으로 충전하기 위한 수단을 포함하는, 샘플링하기 위한 장치.
KR1020237041016A 2021-06-07 2022-05-12 위상-고정 루프 샘플링 KR20240017350A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/340,914 2021-06-07
US17/340,914 US11277140B1 (en) 2021-06-07 2021-06-07 Sampling phase-locked loop
PCT/US2022/028934 WO2022260823A1 (en) 2021-06-07 2022-05-12 Sampling phase-locked loop

Publications (1)

Publication Number Publication Date
KR20240017350A true KR20240017350A (ko) 2024-02-07

Family

ID=80683499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237041016A KR20240017350A (ko) 2021-06-07 2022-05-12 위상-고정 루프 샘플링

Country Status (8)

Country Link
US (1) US11277140B1 (ko)
EP (1) EP4352877A1 (ko)
JP (1) JP2024520565A (ko)
KR (1) KR20240017350A (ko)
CN (1) CN117397168A (ko)
BR (1) BR112023024798A2 (ko)
TW (1) TW202315339A (ko)
WO (1) WO2022260823A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Tech Inc GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY
US11722140B2 (en) * 2021-12-31 2023-08-08 Microsoft Technology Licensing, Llc Phase-locked-loop circuit employing a hybrid loop filter with sample and hold capacitors for reduced signal jitter, and related methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777272A (en) * 1972-09-18 1973-12-04 Nasa Digital second-order phase-locked loop
JP4631120B2 (ja) 2000-02-02 2011-02-16 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ、位相同期ループ周波数シンセサイザ
US7002418B2 (en) * 2004-05-07 2006-02-21 Lattice Semiconductor Corporation Control signal generation for a low jitter switched-capacitor frequency synthesizer
US8321489B2 (en) * 2006-09-15 2012-11-27 National Semiconductor Corporation Software reconfigurable digital phase lock loop architecture
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
US8164369B2 (en) 2008-11-12 2012-04-24 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US9490818B2 (en) 2013-11-27 2016-11-08 Silicon Laboratories Inc. Cancellation of delta-sigma quantization noise within a fractional-N PLL with a nonlinear time-to-digital converter
CN105814797B (zh) * 2014-08-01 2019-03-22 联发科技股份有限公司 开关电容回路滤波器
US9490744B2 (en) * 2014-12-04 2016-11-08 The Regents Of The University Of Michigan Oscillator regulation circuitry and method
US9485085B2 (en) * 2015-03-10 2016-11-01 Qualcomm Incorporated Phase locked loop (PLL) architecture
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
US9991897B1 (en) * 2017-01-25 2018-06-05 Qualcomm Incorporated Sampling phase-locked loop (PLL)
WO2019146177A1 (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 時間デジタル変換回路および位相同期回路
US20190326915A1 (en) 2018-04-19 2019-10-24 Qualcomm Incorporated Sampling Phase-Locked Loop (PLL)
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
JP6896186B2 (ja) * 2018-11-20 2021-06-30 三菱電機株式会社 ロック検出回路及び位相同期回路
US11063599B2 (en) 2019-04-23 2021-07-13 Samsung Electronics Co., Ltd Apparatus and method for automatic search of sub-sampling phase locked loop (SS-PLL) locking acquisition

Also Published As

Publication number Publication date
US11277140B1 (en) 2022-03-15
CN117397168A (zh) 2024-01-12
EP4352877A1 (en) 2024-04-17
JP2024520565A (ja) 2024-05-24
WO2022260823A1 (en) 2022-12-15
TW202315339A (zh) 2023-04-01
BR112023024798A2 (pt) 2024-02-15

Similar Documents

Publication Publication Date Title
US10897259B1 (en) Phase locked circuit, method of operating the same, and transceiver
US8704566B2 (en) Hybrid phase-locked loop architectures
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US11387833B1 (en) Differential digital-to-time converter for even-order INL cancellation and supply noise/disturbance rejection
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US10122378B2 (en) Digital-to-time converter and operating method thereof
Liang et al. A digital calibration technique for charge pumps in phase-locked systems
US9240772B2 (en) Frequency synthesiser
JP5989636B2 (ja) バイアスノードへの低減されたカップリングを有するｐｌｌチャージポンプ
EP3136604B1 (en) Frequency synthesizers with adjustable delays
US20160099720A1 (en) Wideband Digitally Controlled Injection-Locked Oscillator
KR20240017350A (ko) 위상-고정 루프 샘플링
EP2847865B1 (en) Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll)
US10921847B2 (en) Clock generator for adjusting jitter characteristics and operation power, semiconductor device including the clock generator, and operating method of the clock generator
US9401724B1 (en) Frequency synthesizers with amplitude control
US11411569B2 (en) Calibration of sampling-based multiplying delay-locked loop (MDLL)
US20230074921A1 (en) Hybrid Analog/Digital Phase Locked Loop with Fast Frequency Changes
US20230318607A1 (en) Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth
Kamal et al. A phase-locked loop reference spur modelling using simulink
Hu A Digital Type Phase Noise Filter
Li et al. Zeroing of power supply noise sensitivity for ring oscillators operating from 1 to 4 GHz