CN117396950A - 显示面板及显示装置 - Google Patents

Abstract

一种显示面板及显示装置，显示面板包括位于非显示区(BB)的虚拟栅线(G2)和虚拟导电部(31)，虚拟导电部(31)在基板的正投影位于虚拟栅线(G2)在基板的正投影内，虚拟导电部(31)与虚拟栅线(G2)形成等效电容，通过设置虚拟栅线(G2)的RC负载与显示区(AA)的栅线(Gl)的RC负载相匹配，并将虚拟栅线(G2)作为显示面板中仅提供复位信号的第二GOA单元(200)的扫描负载，使得第二GOA单元(200)与第一GOA单元(100)具有相匹配的总负载，从而改善显示亮度不均的同题。

Description

显示面板及显示装置 技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示面板及显示装置。

背景技术

显示面板在栅极驱动电路提供的栅极驱动信号的驱动下依次打开每一行的扫描线并关闭其他行的扫描线，从而仅驱动该行像素单元对应的TFT实现逐行扫描。相关技术中，存在因为栅极驱动信号的负载不同而导致显示亮度不均的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置。

根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路和栅极驱动电路，所述像素驱动电路用于驱动发光器件发光，所述像素驱动电路包括驱动晶体管，所述驱动晶体管的栅极连接栅线；所述栅极驱动电路用于向所述像素驱动电路提供栅极驱动信号；所述显示面板还包括：基板，所述基板包括显示区和位于所述显示区一侧的非显示区；第二导电层位于所述基板的一侧，所述第二导电层包括：多条栅线，位于所述显示区，多条所述栅线在所述基板的正投影沿行方向延伸且在列方向间隔分布；多条虚拟栅线，位于所述非显示区，多条所述虚拟栅线在所述基板的正投影沿行方向延伸且在列方向间隔分布；所述显示面板还包括：虚拟导电部，位于所述非显示区，所述虚拟导电部与所述虚拟栅线位于不同导电层，且所述虚拟导电部在所述基板的正投影位于所述虚拟栅线在所述基板的正投影内，所述虚拟导电部用于与所述 虚拟栅线形成等效电容；其中，所述虚拟栅线的RC负载与所述栅线的RC负载相匹配；所述栅极驱动电路包括多个第一GOA单元和多个第二GOA单元，所述第一GOA单元与所述栅线对应设置，所述第一GOA单元用于向第n行栅线提供栅极驱动信号以及向第(n-i)行栅线提供复位信号；所述第二GOA单元与所述虚拟栅线对应设置，一个所述第二GOA单元连接一行所述虚拟栅线且向第(N-i)行栅线提供复位信号，n为大于等于1且小于等于N的正整数，i为小于n的正整数，N为显示区的栅线的总行数。

在本公开的示例性实施例中，所述虚拟栅线的阻值与所述栅线的阻值相匹配；所述栅线与对应位置的导电结构形成第一等效电容，所述虚拟导电部与所述虚拟栅线形成第二等效电容，所述第二等效电容与所述第一等效电容相匹配。

在本公开的示例性实施例中，所述虚拟栅线包括在列方向相对设置的第一侧边和第二侧边，所述虚拟导电部包括在列方向上相对设置的第三侧边和第四侧边，所述第一侧边在所述基板的正投影与所述第二侧边在所述基板的正投影的间距为L1，所述第三侧边在所述基板的正投影与所述第四侧边在所述基板的正投影的间距为L2，L1/L2大于等于1/10且小于等于1。

在本公开的示例性实施例中，所述虚拟栅线具有第一组成部和第二组成部，所述第一组成部在列方向的宽度小于所述第二组成部在列方向的宽度；所述虚拟导电部包括第一子导电部和第二子导电部，所述第一子导电部在所述基板的正投影位于所述第一组成部在所述基板的正投影内，所述第二子导电部在所述基板的正投影位于所述第二组成部在所述基板的正投影内。

在本公开的示例性实施例中，所述驱动晶体管的第一极连接数据线，所述显示面板还包括：第三导电层，位于所述第二导电层背离所述基板的一侧，所述第三导电层包括：多条数据线，在所述基板的正投影沿列方向延伸且在行方向间隔分布，一条所述数据线连接同一列的第一导电部和虚拟导电部；其中，所述虚拟栅线还包括第三组成部，所述第三组成部连接于所述第一组成部和所述第二组成部之间，所述第三组成部在 列方向的宽度小于所述第一组成部在列方向的宽度；所述第三组成部在所述基板的正投影与所述数据线在所述基板的正投影相交，且所述第一组成部在所述基板的正投影、所述第二组成部在所述基板的正投影分别位于所述数据线在所述基板的正投影的两侧。

在本公开的示例性实施例中，所述第一子导电部在所述基板的正投影在行方向上具有第一延伸长度，所述第二子导电部在所述基板的正投影在行方向上具有第二延伸长度，所述第一延伸长度小于所述第二延伸长度。

在本公开的示例性实施例中，所述驱动晶体管的第一极连接数据线，第二极连接像素电极；所述显示面板还包括：第三导电层，位于所述第二导电层背离所述基板的一侧，所述第三导电层包括：多个第一导电部，位于所述显示区，多个所述第一导电部在行列方向阵列分布，所述第一导电部用于形成所述驱动晶体管的第一极；多个第二导电部，位于所述显示区，所述第二导电部与所述第一导电部一一对应且与所述第一导电部电绝缘，所述第二导电部用于形成所述驱动晶体管的第二极；多条数据线，在所述基板的正投影沿列方向延伸且在行方向间隔分布，一条所述数据线连接同一列的第一导电部；第四导电层，位于所述第三导电层背离所述基板的一侧，所述第四导电层包括：多个像素电极，位于所述显示区，多个所述像素电极在行列方向间隔分布，所述像素电极在所述基板的正投影位于相邻所述数据线在所述基板的正投影之间且位于相邻所述栅线在所述基板的正投影之间，所述像素电极通过过孔连接所述第二导电部。

在本公开的示例性实施例中，所述虚拟导电部位于所述第三导电层且与所述数据线连接，同一行的虚拟导电部位于与其连接的所述数据线的同一侧，且任意两行相邻的虚拟导电部中，连接于同一数据线的两个虚拟导电部位于所述数据线的两侧；所述虚拟导电部在所述基板的正投影在行方向上的延伸长度为L3，相邻所述数据线在所述基板的正投影在行方向上的间隔距离为L4，L3/L4大于等于1/8且小于等于1/2。

在本公开的示例性实施例中，所述虚拟导电部位于所述第三导电层且与所述数据线连接，同一行的虚拟导电部位于与其连接的所述数据线 的同一侧，且同一列的虚拟导电部连接于所述数据线的同一侧。

在本公开的示例性实施例中，所述显示面板还包括：第一导电层，位于所述第二导电层和所述基板之间，所述第一导电层包括：多个公共电极，在行列方向阵列分布，所述公共电极在所述基板的正投影与所述像素电极在所述基板的正投影部分交叠；半导体层，位于所述第二导电层背离所述基板的一侧，所述半导体层包括：多个半导体结构，所述半导体结构在所述基板的正投影位于所述栅线在所述基板的正投影内，所述半导体结构用于形成所述驱动晶体管的沟道区，所述栅线的部分结构用于形成所述驱动晶体管的栅极；所述第二导电层还包括：公共电极线，沿行方向延伸，所述公共电极线连接同一行的各公共电极。

在本公开的示例性实施例中，所述像素电极在所述基板的正投影与所述公共电极在所述基板的正投影的交叠面积为S1，所述虚拟导电部在所述基板的正投影与所述虚拟栅线在所述基板的正投影的交叠面积为S2，S1/S2大于等于1/10且小于等于1/2。

在本公开的示例性实施例中，所述虚拟导电部位于所述第一导电层或位于所述第三导电层或位于所述第四导电层。

在本公开的示例性实施例中，所述第一等效电容包括所述栅线与所述像素电极间的第一子等效电容、所述栅线与所述公共电极线间的第二子等效电容、所述栅线与所述数据线间的第三子等效电容、所述栅线与所述第一导电部间的第四子等效电容以及所述栅极与所述第二导电部间的第五子等效电容。

在本公开的示例性实施例中，相邻所述栅线在所述基板的正投影在列方向的间距为L5，相邻所述虚拟栅线在所述基板的正投影在列方向的间距为L6，L5/L6小于等于1/6。

在本公开的示例性实施例中，所述虚拟栅线在所述基板的正投影图形与所述栅线在所述基板的正投影图形相同。

本公开还提供一种显示装置，包括本公开任意实施例所述的显示面板。

本公开提供的显示面板，通过在非显示区设置虚拟栅线和虚拟导电部，由虚拟导电部与虚拟栅线形成等效电容，并且位于非显示区的虚拟 栅线与位于显示区的栅线的RC负载相匹配，由此，第一GOA单元所具有的负载与第二GOA单元具有的负载相匹配，从而解决因为GOA单元的负载不同而引起的显示亮度不均的问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式的像素驱动电路的电路结构示意图；

图2为根据本公开一种实施方式的显示面板的结构示意图；

图3为图2中第二导电层的结构示意图；

图4为图2中第三导电层的结构示意图；

图5为图2中第一导电层的结构示意图；

图6为图2中半导体层的结构示意图；

图7为图2中第四导电层的结构示意图；

图8为图2中BB区的局部放大图；

图9为根据本公开另一种实施方式的图2中BB区的局部放大图；

图10为根据本公开另一种实施方式的虚拟栅线和虚拟导电部的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相匹配的附图标记表示相匹配或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示 意性图解，并非一定是按比例绘制。

图1为根据本公开一种实施方式的像素驱动电路的电路结构示意图。该像素驱动电路可以包括驱动晶体管T，驱动晶体管T的栅极连接栅极驱动信号端Gate，第一极连接数据信号端Vdata，第二极连接像素电极Vcom。

图2为根据本公开一种实施方式的显示面板的结构示意图，图3为图2中第二导电层的结构示意图，如图2、图3所示，本示例性实施例提供的显示面板可以包括像素驱动电路和栅极驱动电路，像素驱动电路用于驱动发光器件发光，像素驱动电路包括驱动晶体管T，驱动晶体管T的栅极连接栅线G1；栅极驱动电路用于向像素驱动电路提供栅极驱动信号；显示面板还可以包括：基板、第二导电层2，基板可以包括显示区AA和位于显示区AA一侧的非显示区BB；第二导电层2位于基板的一侧，第二导电层2可以包括：多条栅线G1和多条虚拟栅线G2，多条栅线G1位于显示区AA，多条栅线G1在基板的正投影沿行方向X延伸且在列方向Y间隔分布；多条虚拟栅线G2位于非显示区BB，多条虚拟栅线G2在基板的正投影沿行方向X延伸且在列方向Y间隔分布；显示面板还可以包括虚拟导电部31，虚拟导电部31位于非显示区BB，虚拟导电部31与虚拟栅线G2位于不同导电层，且虚拟导电部31在基板的正投影位于虚拟栅线G2在基板的正投影内，虚拟导电部31用于与虚拟栅线G2形成等效电容；其中，虚拟栅线G2的RC负载与栅线G1的RC负载相匹配；栅极驱动电路包括多个第一GOA单元100和多个第二GOA单元200，第一GOA单元100与栅线G1对应设置，第一GOA单元100用于向第n行栅线G1提供栅极驱动信号以及向第(n-i)行栅线G1提供复位信号；第二GOA单元200与虚拟栅线G2对应设置，一个第二GOA单元200连接一行虚拟栅线G2且向第(N-i)行栅线G1提供复位信号，n为大于等于1且小于等于N的正整数，i为小于n的正整数，N为显示区AA的栅线G1的总行数。

本公开提供的显示面板，通过在非显示区BB设置虚拟栅线G2和虚拟导电部31，由虚拟导电部31与虚拟栅线G2形成等效电容，并且位于非显示区BB的虚拟栅线G2与位于显示区AA的栅线G1的RC负载相 匹配，由此，第一GOA单元100所具有的负载与第二GOA单元200具有的负载相匹配，从而解决因为GOA单元的负载不同而引起的显示亮度不均的问题。

如图2所示，本示例性实施例中，非显示区BB可以为沿列方向Y位于显示区AA的一侧。虚拟栅线G2在行方向X的延伸长度可以与栅线G1在行方向X的延伸长度相同。

本示例性实施例中，栅线G1与对应位置的导电结构形成第一等效电容，虚拟导电部31与虚拟栅线G2形成第二等效电容。虚拟栅线G2的RC负载即为虚拟栅线G2的阻值与第二等效电容的乘积，栅线G1的RC负载即为栅线G1的阻值与第一等效电容的乘积。虚拟栅线G2的RC负载与栅线G1的RC负载相匹配可以理解为，虚拟栅线G2的阻值与栅线G1的阻值相同且第二等效电容与第一等效电容相同，或者可以为虚拟栅线G2的阻值、第二等效电容与栅线G1的阻值、第一等效电容对应匹配且虚拟栅线G2的阻值与第二等效电容的乘积与栅线G1的阻值与第一等效电容的乘积相同。

本示例性实施例中，虚拟栅线G2的阻值与栅线G1的阻值相匹配可以理解为，虚拟栅线G2的电阻与栅线G1的电阻的比值在设定的容差范围内。示例性的，容差范围可以为0.7～1.3，则当虚拟栅线G2的电阻与栅线G1的电阻的比值大于等于0.7且小于等于1.3时，则认为虚拟栅线G2的阻值与栅线G1的阻值相匹配。类似地，第二等效电容与第一等效电容相匹配可以理解为，第二等效电容与第一等效电容的比值在设定的容差范围内。示例性的，容差范围可以为0.7～1.3，则当第二等效电容与第一等效电容的比值大于等于0.7且小于等于1.3时，则认为第二等效电容与第一等效电容相匹配。应该理解的是，电容的容差范围可以与电阻的容差范围不同。

本示例性实施例中，栅线G1与对应位置的导电结构形成第一等效电容，该第一等效电容可以包括栅线G1与同一导电层的其他导电结构X形成的等效电容以及栅线G1与其他导电层的导电结构形成的等效电容，具体而言，栅线G1与同一导电层的其他结构间的等效电容是指栅线G1与第二导电层2中与该栅线G1相邻的其他导电结构之间的等效电容， 栅线G1与其他导电层的导电结构的等效电容是指其他导电层的导电结构在基板的正投影与该栅线G1在基板的正投影相交或相邻的导电结构与该栅线G1间的等效电容。应该理解的是，本示例性实施例中所述的A结构与B结构相邻，可以理解为A结构的全部或部分在基板的正投影与B结构在基板的正投影位于同一像素单元内。

可以理解的是，在栅极驱动电路中，后一级的GOA单元在向本行像素驱动电路提供栅极驱动信号的同时，还向前一级GOA单元驱动的像素行提供复位信号，由此，最后一级或最后几级的GOA单元则仅用于提供复位信号，仅提供复位信号的最后一级或最后几级GOA单元即为本示例性实施例所述的第二GOA单元200。可以看出，第二GOA单元200仅有复位负载而没有扫描负载，造成第二GOA单元200的驱动能力比其他GOA单元(即第一GOA单元100)的驱动能力强，造成最后一行或几行像素单元的显示亮度与其他行像素单元的显示亮度不同。

本示例性实施例中，通过在非显示区BB额外设置虚拟栅线G2和虚拟导电部31，该虚拟栅线G2的阻值与正常像素行的栅极的阻值相匹配，并且虚拟栅线G2与虚拟导电部31形成的第二等效电容与正常像素行的栅线G1所形成的第一等效电容相匹配，通过将第二GOA单元200连接虚拟栅线G2，从而可使得第二GOA单元200在具有正常像素行的复位负载的同时，还具有等同于正常像素行的扫描负载，从而使得第二GOA单元200与第一GOA单元100的驱动能力相同，由此而解决由第二GOA单元200复位的像素行的显示亮度与其他行像素单元的显示亮度不同的问题。

应该理解的是，本示例性实施例中，第二GOA单元200的数量及由第二GOA单元200复位的像素行的数量与由一个第一GOA单元100驱动的像素行和复位的像素行之间间隔的像素行数量相同。举例而言，i为1，即一个第一GOA单元100向本行像素驱动电路提供栅极驱动信号并向上一行像素驱动电路提供复位信号，则第二GOA单元200的数量为1个，即一个GOA单元向显示区AA的最后一行像素驱动电路提供复位信号；i为8，即一个第一GOA单元100向本行像素驱动电路提供栅极驱动信号并向位于本像素行之前的第8行像素驱动电路提供复位信号， 则第二GOA单元200的数量为8个，即8个第二GOA单元200分别向显示区AA的最后8行像素驱动电路提供复位信号。

本示例性实施例提供的显示面板可以是LCD显示面板，该显示面板可以应用于大尺寸8k等高PPI高负载产品，本公开仅以LCD显示面板的结构示意图进行示例性说明。应该理解的时，该显示面板也可以为OLED显示面板，通过在OLED显示面板的非显示区设置负载匹配结构作为仅提供复位信号的GOA单元的扫描负载，并且仅进行电阻和电容的负载匹配，而使得仅提供复位信号的GOA单元具有与其他GOA单元相匹配的负载，同样可以提高OLED显示面板的显示均一性，并降低负载的占用空间。

如图3所示，本示例性实施例中，第二导电层2包括位于显示区AA的栅线G1和位于非显示区BB的虚拟栅线G2，显示区AA的栅线G1用于提供图1中的栅极驱动信号端Gate，栅线G1与第一GOA单元100连接，通过第一GOA单元100向栅线G1提供栅极驱动信号，控制位于半导体层3的半导体结构32导通或关闭而对驱动晶体管T进行通断控制。虚拟栅线G2与第二GOA单元200连接，作为第二GOA单元200的扫描负载，以使得第二GOA单元200具有与第一GOA单元100相匹配的总负载。

如图3所示，本示例性实施例中，第二导电层2还可以包括位于显示区AA的多条公共电极线COM，多条公共电极线COM在基板的正投影沿行方向X延伸且在列方向Y间隔分布，并且公共电极线COM与栅线G1不连接，该公共电极线COM连接第一导电层1的各个孤立的公共电极11，向各个公共电极11提供电压信号。

应该理解的是，本示例性实施例中，某一结构A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分为线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其他方向伸展的长度。

如图2所示，本示例性实施例中，显示面板还可以包括第一导电层1、半导体层3、第三导电层4和第四导电层5，第一导电层1、第二导电层2、半导体层3、第三导电层4、第四导电层5在基板的一侧依次层 叠设置，上述功能层之间可以设置有绝缘层，例如，在第三导电层4和第四导电层5之间可具有绝缘层。本示例性实施例中，虚拟导电部31可以位于第一导电层1或者位于第三导电层4或者位于第四导电层5，本公开仅以虚拟导电部31位于第三导电层4进行示例性说明。图4为图2中第三导电层的结构示意图，图5为图2中第一导电层的结构示意图，图6为图2中半导体层的结构示意图，图7为图2中第四导电层的结构示意图。

如图5所示，本示例性实施例中，第一导电层1可以包括位于显示区AA的多个公共电极11，多个公共电极11在行列方向阵列分布。第二导电层2中的公共电极线COM在基板的正投影可以位于公共电极11在基板的正投影上，第二导电层2与第一导电层1之间可以不设置绝缘层，从而公共电极线COM与第一导电层1的各个公共电极11相连接。并且，公共电极11与第二导电层2的栅线G1不连接，公共电极11在基板的正投影位于相邻栅线G1在基板的正投影之间。

如图6所示，本示例性实施例中，半导体层3包括在行列方向阵列分布的多个半导体结构32，半导体结构32位于显示区AA，用于形成驱动晶体管T的沟道区。半导体结构32在基板的正投影位于栅线G1在基板的正投影内，栅线G1的部分结构形成驱动晶体管T的栅极，向驱动晶体管T的栅极提供栅极驱动信号以及复位信号。可以理解的是，半导体层3与第二导电层2之间可设置有绝缘层。

如图4所示，本示例性实施例中，第三导电层4可以包括多个第一导电部41、多个第二导电部42和多条数据线Data，其中，第一导电部41和第二导电部42均位于显示区AA，多个第一导电部41在行列方向阵列分布，第一导电部41用于形成驱动晶体管T的第一极；多个第二导电部42与多个第一导电部41一一对应设置且与第一导电部41电绝缘，第二导电部42用于形成驱动晶体管T的第二极；数据线Data用于形成图1中的数据信号端Vdata，多条数据线Data在基板的正投影沿列方向Y延伸且在行方向X间隔分布，一条数据线Data连接同一列的第一导电部41，以向同一列的第一导电部41即驱动晶体管T的第一极提供数据信号。第二导电部42可通过过孔连接位于第四导电层5的像素电极，以 使得驱动晶体管T的第二极连接像素电极。数据线Data在基板的正投影可以位于相邻的公共电极11在基板的正投影之间。第三导电层4还可以具有桥接部，桥接部可通过过孔连接第一导电层1的公共电极11，以通过桥接部将列方向Y上相邻的公共电极11连接，使得公共电极11形成网格结构。此外，第三导电层4还可以其他结构，如支撑结构等。此外，本示例性实施例中，虚拟导电部31可以位于第三导电层4并与数据线Data连接，有关虚拟导电部31相对数据线Data的分布关系可参见后续实施例的介绍，此处不再展开。

如图7所示，本示例性实施例中，第四导电层5可以包括位于显示区AA的多个像素电极51，多个像素电极51在行列方向间隔分布，如上所述，像素电极51可通过过孔连接位于第三导电层4的第二导电部42，以向驱动晶体管T的第二极提供电压信号。如图7、图4所示，本示例性实施例中，像素电极51可与公共电极11一一对应设置，并且像素电极51在基板的正投影与公共电极11在基板的正投影相交叠，像素电极51在基本的正投影位于相邻的两条数据线Data在基板的正投影之间以及位于相邻的两条栅线G1在基板的正投影之间。应该理解的是，在其他示例性实施例中，像素电极51还可以具有其他结构，本公开不以此为限。

结合上述分析，可以知道的是，本示例性实施例中所述的第一等效电容可以包括栅线G1与公共电极线COM之间的等效电容Cgc、栅线G1与第一导电部41的等效电容(即栅线G1与驱动晶体管T的第一极的等效电容Cgd)、栅线G1与第二导电部42的等效电容(即栅线G1与驱动晶体管T的第二极的等效电容Cgs)、栅线G1与数据线Data间的等效电容Cgdx、栅线G1与像素电极51间的等效电容Cpg。应该理解的是，当显示面板的膜层结构发生改变后，

此外，由上述分析可以看出，本示例性实施例中的非显示区BB仅用于对栅线进行负载匹配，并且非显示区BB仅在第二导电层2设置虚拟栅线G2和第三导电层4设置虚拟导电部31，非显示区BB不再设置TFT、ITO等结构，仅通过将虚拟栅线G2的电阻和电容与显示区AA的栅线的电阻和电容匹配，可以简化非显示区BB的结构，并且因为结构 简化从而可以尽可能缩小用于负载匹配的非显示区BB所占用的空间。

如上述实施例所述，虚拟导电部31可以位于第一导电层1或第三导电层4或第四导电层5，本公开仅以虚拟导电部31位于第三导电层4为例结合附图对虚拟栅线G2和虚拟导电部31的结构作进一步介绍。

图8为图2中BB区的局部放大图，如图8所示，本示例性实施例中，虚拟导电部31可以交替连接于数据线Data的两侧，具体而言，同一行的虚拟导电部31位于与其连接的数据线Data的同一侧，且任意两行相邻的虚拟导电部31中，连接于同一数据线Data的两个虚拟导电部31位于数据线Data的两侧，相当于对于每一条数据线Data而言，与其连接的虚拟导电部31交替分布于该数据线Data的两侧。

图9为根据本公开另一种实施方式的图2中BB区的局部放大图，如图9所示，虚拟导电部31可以位于数据线Data的同一侧，具体而言，同一行的虚拟导电部31位于与其连接的数据线Data的同一侧，且同一列的虚拟导电部31连接于数据线Data的同一侧。连接同一数据线Data的虚拟导电部31不会产生寄生电容，而因为相邻的两条数据线Data的信号不同，若是二者距离较近则容易产生寄生电容，通过将虚拟导电部31设置在数据线Data的同一侧，使得相邻列的虚拟导电部31间隔较远，因此可以避免不同列的虚拟导电部31之间形成寄生电容。

如图8所示，本示例性实施例中，虚拟栅线G2可以包括第一组成部331和第二组成部332，第一组成部331在基板的正投影在列方向Y的宽度小于第二组成部332在基板的正投影在列方向Y的宽度。虚拟导电部31可以包括第一子导电部和第二子导电部，第一子导电部在基板的正投影位于第一组成部331在基板的正投影内，第二子导电部在基板的正投影位于第二组成部332在基板的正投影内，相当于虚拟栅线G2是在加宽位置处与虚拟导电部31进行交叠，形成第二等效电容。第一子导电部在基板的正投影在行方向X上具有第一延伸长度，第二子导电部在基板的正投影在行方向X上具有第二延伸长度，第一延伸长度小于第二延伸长度。通过将虚拟导电部31的主要部分在虚拟栅线G2的加宽位置处与虚拟栅线G2交叠形成第二等效电容，可以尽量减小虚拟导电部31在行方向X的延伸长度。

如图8所示，本示例性实施例中，虚拟栅线G2还可以包括第三组成部333，并且第三组成部333在基板的正投影在列方向Y的宽度小于第一组成部331在基板的正投影在列方向Y的宽度，即第三组成部333为虚拟栅线G2在列方向Y的最窄位置。第四导电层5中的数据线Data在基板的正投影可以与该第三组成部333在基板的正投影相交叠，通过将数据线Data在虚拟栅线G2的最窄位置处相交叠，可以减小虚拟栅线G2与数据线Data形成的寄生电容。

本示例性实施例中，当虚拟导电部31如图8所示分布于数据线Data的两侧时，可设置虚拟导电部31的行方向X的长度以减小寄生电容。示例性的，虚拟导电部31在基板的正投影在行方向X上的延伸长度为L3，相邻数据线Data在基板的正投影在行方向X上的间隔距离为L4，L3/L4可设置为大于等于1/8且小于等于1/2，例如可以为1/8，1/4，3/8，1/2等。因为在行方向X上相邻的两个虚拟导电部31的数据信号不同，通过将虚拟导电部31在行方向X的延伸长度与相邻的数据线Data间隔之比设置在上述比值范围内，可以避免两条数据线Data之间的相邻行的虚拟导电部31因为距离过近而产生寄生电容，或者至少可以减小二者所产生的寄生电容。当虚拟导电部31如图9所示分布于数据线Data的同一侧时，因为虚拟导电部31不会与其他列的虚拟导电部31形成寄生电容，因此可以增加虚拟导电部31在行方向X的延伸长度，从而在一定程度上减小虚拟导电部31在列方向Y的宽度，并能够相应减小虚拟栅线G2在列方向Y的宽度，从而有利于减小相邻的虚拟栅线G2之间的距离，相当于在列方向Y上对虚拟栅线G2和虚拟导电部31的占用空间进行压缩，有利于提高显示区的屏占比。

如图8所示，本示例性实施例中，虚拟栅线G2可以包括在列方向Y上相对设置的第一侧边k1和第二侧边k2，虚拟导电部31包括在列方向Y上相对设置的第三侧边k3和第四侧边k4，第一侧边k1在基板的正投影与第二侧边k2在基板的正投影的间距为L1，第三侧边k3在基板的正投影与第四侧边k4在基板的正投影的间距为L2，L1/L2大于等于1/10且小于等于1，例如可以为1/10，1/5，3/10，2/5，1/2，3/5，7/10，4/5，9/10，1等。其中，当L1/L2为1时，相当于是虚拟导电部31在列方向 Y上的宽度与对应位置的虚拟栅线G2在列方向Y上的宽度相同，显然，在保证交叠电容与显示区AA的第一等效电容匹配的情况下，通过加宽虚拟导电部31在列方向Y的宽度，有利于减小虚拟导电部31在行方向X的延伸长度，当虚拟导电部31如图8所示分布于数据线Data的两侧时，虚拟导电部31在行方向X的延伸长度较小的结构有利于减小虚拟导电部31与相邻的虚拟导电部31产生寄生电容。而当L1/L2减小时，相当于虚拟导电部31在基板的正投影位于虚拟栅线G2在基板的正投影内，此时有利于减小虚拟栅线G2和虚拟导电部31在列方向Y的宽度，从而有利于减小虚拟栅线G2和虚拟导电部31占用列方向Y的显示空间，虚拟导电部31可如图9所示分布于数据线Data的同一侧，在不增加寄生电容的情况下，提高对显示区AA的利用率。

如图3所示，本示例性实施例中，显示区AA中的相邻栅线G1在基板的正投影在列方向Y的间距为L5，非显示区BB的相邻虚拟栅线G2在基板的正投影在列方向Y的间距为L6，L5/L6小于等于1/6，例如L5/L6可以为1/15，1/10，2/15，1/6等。通过将非显示区BB的虚拟栅线G2的间隔距离与显示区AA的栅线G1的间隔距离之比设置在上述比例范围内，可以充分压缩该非显示区BB在列方向Y的占用空间，有利于提高对显示区AA的利用率。

如图2所示，本示例性实施例中，像素电极51在基板的正投影与公共电极11在基板的正投影的交叠面积为S1，虚拟导电部31在基板的正投影与虚拟栅线G2在基板的正投影的交叠面积为S2，S1/S2大于等于1/10且小于等于1/2，例如可以为1/10，1/5，3/10，2/5，1/2等。通过将虚拟导电部31与虚拟栅线G2的交叠面积设置在上述比值范围内，以使得虚拟栅线G2与虚拟导电部31形成的第二等效电容与显示区AA的栅线G1与对应位置的金属结构形成的第一等效电容相匹配。

应该理解的是，在其他示例性实施例中，虚拟栅线G2除了可以具有图8所示的结构外，还可以具有其他的结构。例如可以为规则图形，示例性的，如图10所示，虚拟栅线G2在基板的正投影可以为矩形。并且，可以理解的是，虚拟导电部31也可以具有其他结构，例如，虚拟导电部31在基板的正投影可以如图9所示为矩形，并且满足虚拟导电部 31在基板的正投影位于虚拟栅线G2在基板的正投影内的要求。

此外，本公开还提供一种显示装置，该显示装置包括本公开上述任意实施例所述的显示面板，因此，该显示装置也包括上述任意实施例所述的有益效果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1. 一种显示面板，其中，所述显示面板包括像素驱动电路和栅极驱动电路，所述像素驱动电路用于驱动发光器件发光，所述像素驱动电路包括驱动晶体管，所述驱动晶体管的栅极连接栅线；所述栅极驱动电路用于向所述像素驱动电路提供栅极驱动信号；所述显示面板还包括：

   基板，所述基板包括显示区和位于所述显示区一侧的非显示区；

   第二导电层位于所述基板的一侧，所述第二导电层包括：

   多条栅线，位于所述显示区，多条所述栅线在所述基板的正投影沿行方向延伸且在列方向间隔分布；

   多条虚拟栅线，位于所述非显示区，多条所述虚拟栅线在所述基板的正投影沿行方向延伸且在列方向间隔分布；

   所述显示面板还包括：

   虚拟导电部，位于所述非显示区，所述虚拟导电部与所述虚拟栅线位于不同导电层，且所述虚拟导电部在所述基板的正投影位于所述虚拟栅线在所述基板的正投影内，所述虚拟导电部用于与所述虚拟栅线形成等效电容；

   其中，所述虚拟栅线的RC负载与所述栅线的RC负载相匹配；

   所述栅极驱动电路包括多个第一GOA单元和多个第二GOA单元，所述第一GOA单元与所述栅线对应设置，所述第一GOA单元用于向第n行栅线提供栅极驱动信号以及向第(n-i)行栅线提供复位信号；

   所述第二GOA单元与所述虚拟栅线对应设置，一个所述第二GOA单元连接一行所述虚拟栅线且向第(N-i)行栅线提供复位信号，n为大于等于1且小于等于N的正整数，i为小于n的正整数，N为显示区的栅线的总行数。
2. 根据权利要求1所述的显示面板，其中，所述虚拟栅线的阻值与所述栅线的阻值相匹配；

   所述栅线与对应位置的导电结构形成第一等效电容，所述虚拟导电部与所述虚拟栅线形成第二等效电容，所述第二等效电容与所述第一等效电容相匹配。
3. 根据权利要求1所述的显示面板，其中，所述虚拟栅线包括在列 方向相对设置的第一侧边和第二侧边，所述虚拟导电部包括在列方向上相对设置的第三侧边和第四侧边，所述第一侧边在所述基板的正投影与所述第二侧边在所述基板的正投影的间距为L1，所述第三侧边在所述基板的正投影与所述第四侧边在所述基板的正投影的间距为L2，L1/L2大于等于1/10且小于等于1。
4. 根据权利要求3所述的显示面板，其中，所述虚拟栅线具有第一组成部和第二组成部，所述第一组成部在列方向的宽度小于所述第二组成部在列方向的宽度；

   所述虚拟导电部包括第一子导电部和第二子导电部，所述第一子导电部在所述基板的正投影位于所述第一组成部在所述基板的正投影内，所述第二子导电部在所述基板的正投影位于所述第二组成部在所述基板的正投影内。
5. 根据权利要求4所述的显示面板，其中，所述驱动晶体管的第一极连接数据线，所述显示面板还包括：

   第三导电层，位于所述第二导电层背离所述基板的一侧，所述第三导电层包括：

   多条数据线，在所述基板的正投影沿列方向延伸且在行方向间隔分布，一条所述数据线连接同一列的第一导电部和虚拟导电部；

   其中，所述虚拟栅线还包括第三组成部，所述第三组成部连接于所述第一组成部和所述第二组成部之间，所述第三组成部在列方向的宽度小于所述第一组成部在列方向的宽度；

   所述第三组成部在所述基板的正投影与所述数据线在所述基板的正投影相交，且所述第一组成部在所述基板的正投影、所述第二组成部在所述基板的正投影分别位于所述数据线在所述基板的正投影的两侧。
6. 根据权利要求4所述的显示面板，其中，所述第一子导电部在所述基板的正投影在行方向上具有第一延伸长度，所述第二子导电部在所述基板的正投影在行方向上具有第二延伸长度，所述第一延伸长度小于所述第二延伸长度。
7. 根据权利要求2所述的显示面板，其中，所述驱动晶体管的第一极连接数据线，第二极连接像素电极；所述显示面板还包括：

   第三导电层，位于所述第二导电层背离所述基板的一侧，所述第三导电层包括：

   多个第一导电部，位于所述显示区，多个所述第一导电部在行列方向阵列分布，所述第一导电部用于形成所述驱动晶体管的第一极；

   多个第二导电部，位于所述显示区，所述第二导电部与所述第一导电部一一对应且与所述第一导电部电绝缘，所述第二导电部用于形成所述驱动晶体管的第二极；

   多条数据线，在所述基板的正投影沿列方向延伸且在行方向间隔分布，一条所述数据线连接同一列的第一导电部；

   第四导电层，位于所述第三导电层背离所述基板的一侧，所述第四导电层包括：

   多个像素电极，位于所述显示区，多个所述像素电极在行列方向间隔分布，所述像素电极在所述基板的正投影位于相邻所述数据线在所述基板的正投影之间且位于相邻所述栅线在所述基板的正投影之间，所述像素电极通过过孔连接所述第二导电部。
8. 根据权利要求7所述的显示面板，其中，所述虚拟导电部位于所述第三导电层且与所述数据线连接，同一行的虚拟导电部位于与其连接的所述数据线的同一侧，且任意两行相邻的虚拟导电部中，连接于同一数据线的两个虚拟导电部位于所述数据线的两侧；

   所述虚拟导电部在所述基板的正投影在行方向上的延伸长度为L3，相邻所述数据线在所述基板的正投影在行方向上的间隔距离为L4，L3/L4大于等于1/8且小于等于1/2。
9. 根据权利要求7所述的显示面板，其中，所述虚拟导电部位于所述第三导电层且与所述数据线连接，同一行的虚拟导电部位于与其连接的所述数据线的同一侧，且同一列的虚拟导电部连接于所述数据线的同一侧。
10. 根据权利要求7所述的显示面板，其中，所述显示面板还包括：

    第一导电层，位于所述第二导电层和所述基板之间，所述第一导电层包括：

    多个公共电极，在行列方向阵列分布，所述公共电极在所述基板的 正投影与所述像素电极在所述基板的正投影部分交叠；

    半导体层，位于所述第二导电层背离所述基板的一侧，所述半导体层包括：

    多个半导体结构，所述半导体结构在所述基板的正投影位于所述栅线在所述基板的正投影内，所述半导体结构用于形成所述驱动晶体管的沟道区，所述栅线的部分结构用于形成所述驱动晶体管的栅极；

    所述第二导电层还包括：

    公共电极线，沿行方向延伸，所述公共电极线连接同一行的各公共电极。
11. 根据权利要求10所述的显示面板，其中，所述像素电极在所述基板的正投影与所述公共电极在所述基板的正投影的交叠面积为S1，所述虚拟导电部在所述基板的正投影与所述虚拟栅线在所述基板的正投影的交叠面积为S2，S1/S2大于等于1/10且小于等于1/2。
12. 根据权利要求10所述的显示面板，其中，所述虚拟导电部位于所述第一导电层或位于所述第三导电层或位于所述第四导电层。
13. 根据权利要求10所述的显示面板，其中，所述第一等效电容包括所述栅线与所述像素电极间的第一子等效电容、所述栅线与所述公共电极线间的第二子等效电容、所述栅线与所述数据线间的第三子等效电容、所述栅线与所述第一导电部间的第四子等效电容以及所述栅极与所述第二导电部间的第五子等效电容。
14. 根据权利要求1所述的显示面板，其中，相邻所述栅线在所述基板的正投影在列方向的间距为L5，相邻所述虚拟栅线在所述基板的正投影在列方向的间距为L6，L5/L6小于等于1/6。
15. 根据权利要求1所述的显示面板，其中，所述虚拟栅线在所述基板的正投影图形与所述栅线在所述基板的正投影图形相同。
16. 一种显示装置，其中，包括权利要求1-15任一项所述的显示面板。