CN117393543B - 半导体器件以及其测试方法 - Google Patents
半导体器件以及其测试方法 Download PDFInfo
- Publication number
- CN117393543B CN117393543B CN202311689967.0A CN202311689967A CN117393543B CN 117393543 B CN117393543 B CN 117393543B CN 202311689967 A CN202311689967 A CN 202311689967A CN 117393543 B CN117393543 B CN 117393543B
- Authority
- CN
- China
- Prior art keywords
- test
- target
- current
- metal silicide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000010998 test method Methods 0.000 title claims description 7
- 238000012360 testing method Methods 0.000 claims abstract description 435
- 239000002184 metal Substances 0.000 claims abstract description 149
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 147
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims description 40
- 230000005856 abnormality Effects 0.000 claims description 30
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 20
- 230000002159 abnormal effect Effects 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 5
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000556 factor analysis Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请提供了一种半导体器件以及其测试方法，其中，该半导体器件包括：器件结构，包括MOS器件，MOS器件包括器件有源区和器件金属硅化物，器件金属硅化物位于器件有源区；测试结构，包括测试器件，测试器件包括多个测试栅极、至少一个测试有源区和至少一个测试金属硅化物，多个测试栅极间隔排列，测试有源区位于两个测试栅极之间，测试金属硅化物一一对应地位于有源区，其中，器件金属硅化物和测试金属硅化物为通过同一步骤形成的。本申请解决了现有技术中无法有效监控线上半导体器件是否漏电的问题。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件以及其测试方法。
背景技术
Salicide（自对准金属硅化物）工艺已经广泛应用在半导体器件的制作工艺中，可有效降低多晶硅栅和有源区方块电阻以及接触电阻，同时在设计上可以得到更小串联电阻，降低RC delay（电阻电容的延迟），提高电路的速度；工艺上通过在多晶硅栅和有源区上淀积一层金属层，经过热退火等工艺，在多晶硅栅和有源区同时形成金属硅化物。
目前在65nm以下工艺，主要采用Ni-Salicide，首先在低温下形成Ni2Si，随着温度升高再形成NiSi。但NiSi具有热不稳定性，在高温下容易形成稳定的化合物NiSi2，在这个过程中Ni是主要扩散物，导致NiSi2深入衬底形成短路，会形成漏电问题。
在实际应用中会出现NiSi深入衬底导致junction leakage（结漏电），从而导致半导体器件的测试失效。图1示出了SRAM失效的结构示意图，图2示出了SRAM正常以及失效情况下的I-V走势图，图3示出了OTP结构的失效示意图，图4示出了OTP结构在正常和失效情况下的I-V走势图。
目前inline（线上）需要检测BVC（Bright Voltage Contrast，明电压对比），或者在EFA（Exploratory Factor Analysis，探索性因子分析）/PFA（Principal FactorAnalysis，主因子分析）后才能发现NiSi spiking的问题，存在较多误判或漏判现象，inline无法高效监控NiSi深入衬底导致的漏电问题。
发明内容
本申请的主要目的在于提供一种半导体器件以及其测试方法，以解决现有技术中无法有效监控线上半导体器件是否漏电的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：器件结构，包括MOS器件，所述MOS器件包括器件有源区和器件金属硅化物，所述器件金属硅化物位于所述器件有源区；测试结构，包括测试器件，所述测试器件包括多个测试栅极、至少一个测试有源区和至少一个测试金属硅化物，多个所述测试栅极间隔排列，所述测试有源区位于两个所述测试栅极之间，测试金属硅化物一一对应地位于所述测试有源区，其中，所述器件金属硅化物和所述测试金属硅化物为通过同一步骤形成的。
可选地，所述测试有源区和所述测试金属硅化物分别有多个，多个所述测试金属硅化物包括第一金属硅化物、第二金属硅化物和第三金属硅化物，多个所述测试栅极包括依次排列的第一测试栅极、第二测试栅极、第三测试栅极和第四测试栅极，其中，所述第一金属硅化物位于所述第一测试栅极与所述第二测试栅极之间的所述测试有源区，且所述第一金属硅化物的边缘不与所述测试有源区的边缘接触；所述第二金属硅化物位于所述第二测试栅极与所述第三测试栅极之间的所述测试有源区，且所述第二金属硅化物的左边缘与所述测试有源区的边缘接触；所述第三金属硅化物位于所述第三测试栅极与所述第四测试栅极之间的所述测试有源区中，且所述第三金属硅化物的右边缘与所述测试有源区的边缘接触，其中，所述左边缘与所述右边缘为所述测试金属硅化物沿第一方向的两个边缘，所述第一方向垂直于所述半导体器件的厚度方向。
可选地，多个所述测试栅极包括第五测试栅极，所述测试金属硅化物位于与所述第五测试栅极相邻的所述测试有源区中。
可选地，所述测试器件还包括多个第一引出线和至少一个第二引出线，所述第一引出线与所述测试栅极一一对应连接，所述第二引出线与所述测试有源区连接。
可选地，所述MOS器件还包括器件栅极，所述器件栅极与所述器件有源区在第一方向上的距离为第一距离，所述测试栅极与所述测试有源区在所述第一方向上的距离为第二距离，所述第一距离与所述第二距离的差值小于预设值，所述第一方向垂直于所述半导体器件的厚度方向。
根据本申请的另一个方面，提供了一种所述的半导体器件的测试方法，包括：施加步骤，在第一目标结构上施加电压，并获取第二目标结构的电流，得到测试电流，其中，所述第一目标结构包括第一目标栅极和第一目标有源区中至少之一，在所述第一目标结构包括所述第一目标栅极的情况下，所述第二目标结构包括第二目标栅极和第二目标有源区中至少之一，在所述第一目标结构包括所述第一目标有源区的情况下，所述第二目标结构包括第三目标栅极，所述第一目标栅极、所述第二目标栅极和所述第三目标栅极均为测试栅极，所述第一目标栅极与所述第二目标栅极相邻，所述第一目标栅极与所述第二目标有源区相邻，所述第一目标有源区与所述第三目标栅极相邻，所述第一目标有源区和所述第二目标有源区均为测试有源区；第一确定步骤，根据所述测试电流，确定MOS器件是否存在漏电流异常，在所述测试电流大于预设阈值的情况下，确定所述MOS器件存在漏电流异常。
可选地，所述第一确定步骤包括：在所述测试电流大于所述预设阈值、所述第一目标结构包括所述第一目标栅极且所述第二目标结构包括所述第二目标栅极的情况下，确定所述MOS器件存在沿第一方向的漏电流异常；在所述测试电流大于所述预设阈值且满足以下至少之一的情况下，确定所述MOS器件存在沿第二方向的漏电流异常：所述第一目标结构包括所述第一目标有源区且所述第二目标结构包括所述第三目标栅极、所述第一目标结构包括所述第一目标栅极且所述第二目标结构包括所述第二目标有源区，其中，所述第一方向与所述第二方向垂直，所述第二方向为所述半导体器件的厚度方向。
可选地，所述半导体器件为所述的半导体器件，所述测试电流包括第一测试子电流、第二测试子电流和第三测试子电流，所述施加步骤包括：在第一测试栅极和第二测试栅极中之一施加所述电压，并获取所述第一测试栅极和所述第二测试栅极中另一个对应的所述电流，得到所述第一测试子电流；在所述第二测试栅极和第三测试栅极中之一施加所述电压，并获取所述第二测试栅极和所述第三测试栅极中另一个对应的所述电流，得到所述第二测试子电流；在所述第三测试栅极和第四测试栅极中之一施加所述电压，并获取所述第三测试栅极和所述第四测试栅极中另一个对应的所述电流，得到所述第三测试子电流。
可选地，所述第一确定步骤包括：在所述第一测试子电流、所述第二测试子电流和所述第三测试子电流分别大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且漏电流方向包括左边缘指向右边缘的方向和所述右边缘指向左边缘的方向；在所述第一测试子电流和所述第三测试子电流不大于所述预设阈值且所述第二测试子电流大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且所述漏电流方向为所述左边缘指向所述右边缘的方向；在所述第一测试子电流和所述第二测试子电流不大于所述预设阈值且所述第三测试子电流大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且所述漏电流方向为所述右边缘指向所述左边缘的方向。
可选地，所述半导体器件为所述的半导体器件，所述施加步骤包括：在第五测试栅极和设置有所述测试金属硅化物的所述测试有源区中之一施加所述电压，并获取所述第五测试栅极和设置有所述测试金属硅化物的所述测试有源区中另一个对应的所述电流，得到所述测试电流，所述第一确定步骤包括：在所述测试电流大于预设阈值的情况下，确定所述MOS器件存在漏电流异常，且漏电流方向为所述半导体器件的厚度方向。
可选地，所述方法还包括：第二确定步骤，确定与所述第一目标结构相邻的所述第一目标结构为新的所述第一目标结构；循环步骤，循环执行所述第二确定步骤、所述施加步骤和所述第一确定步骤，直到获取所有的所述第二目标结构的电流。
应用本申请的技术方案，本申请达到的意想不到的技术效果是：在半导体器件上设置器件结构和测试结构，且使得器件结构的器件金属硅化物和测试结构的测试金属硅化物是在同一步骤形成的，这样测试结构的金属硅化物工艺情况可以表征器件结构的金属硅化物工艺情况，通过线上测试测试结构的漏电流，来确定器件结构的漏电流，从而确定器件结构是否由于金属硅化物工艺异常造成漏电流异常，可以实现对每个半导体器件的监控，解决了无法有效监控线上半导体器件是否由于金属硅化物工艺造成漏电的问题，实现了对每个半导体器件性能的高效准确监控，避免异常品流向下个工序。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了SRAM结构的失效示意图；
图2示出了SRAM在正常和失效的情况下对应的I-V走势图；
图3示出了OTP结构的失效示意图；
图4示出了OTP结构在正常和失效的情况下对应的I-V走势图；
图5示出了根据本申请的实施例的半导体器件的测试结构的结构示意图；
图6示出了根据本申请的实施例的金属硅化物横向扩散的结构示意图；
图7示出了图5所示的测试结构的俯视示意图；
图8示出了根据本申请的实施例的半导体器件的测试结构的结构示意图；
图9示出了图8所示的测试结构的俯视示意图；
图10和图11分别示出了根据本申请的实施例的金属硅化物纵向扩散的结构示意图；
图12示出了根据本申请的实施例的半导体器件的测试方法的工作流程图。
其中，上述附图包括以下附图标记：
11、测试器件；12、测试栅极；13、测试有源区；14、测试金属硅化物；15、测试衬底；121、第一测试栅极；122、第二测试栅极；123、第三测试栅极；124、第四测试栅极；125、第五测试栅极；141、第一金属硅化物；142、第二金属硅化物；143、第三金属硅化物。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所介绍的，现有技术中无法有效监控线上半导体器件是否漏电，为解决如上问题，本申请的实施例提供了一种半导体器件以及其测试方法。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
根据本申请的一种典型的实施例，提供了一种半导体器件，如图5所示，半导体器件包括：器件结构（图中未示出），包括MOS器件，MOS器件包括器件有源区和器件金属硅化物，器件金属硅化物位于器件有源区；测试结构，包括测试器件11，测试器件包括多个测试栅极12、至少一个测试有源区13和至少一个测试金属硅化物14，多个测试栅极12间隔排列，测试有源区13位于两个测试栅极12之间，测试金属硅化物14一一对应地位于测试有源区13，其中，器件金属硅化物和测试金属硅化物为通过同一步骤形成的。
通过本申请的实施例，在半导体器件上设置器件结构和测试结构，且使得器件结构的器件金属硅化物和测试结构的测试金属硅化物是在同一步骤形成的，这样测试结构的金属硅化物工艺情况可以表征器件结构的金属硅化物工艺情况，通过线上测试测试结构的漏电流，来确定器件结构的漏电流，从而确定器件结构是否由于金属硅化物工艺异常造成漏电流异常，可以实现对每个半导体器件的监控，解决了无法有效监控线上半导体器件是否由于金属硅化物工艺造成漏电的问题，实现了对每个半导体器件性能的高效准确监控，避免异常品流向下个工序。
具体地，器件结构为实现半导体器件的功能的部分，测试结构仅用于功能测试，不用于实现半导体器件的功能。MOS器件可以为NMOS，也可以为PMOS器件。
器件金属硅化物和测试金属硅化物为通过同一步骤形成的，指的是器件金属硅化物和测试金属硅化物是在同样的金属硅化物工艺下一起制作出来的。这样可以排出分开制作器件金属硅化物和测试金属硅化物引入一些影响因素，使得测试结构的电性能无法表征器件结构的电性能，从而对测试结果造成影响的问题。
在实际的应用过程中，器件结构还包括器件衬底，如图5所示，测试结构还包括测试衬底15，且器件结构位于测试结构的一侧。器件有源区位于器件衬底中，测试有源区13位于测试衬底15中。
本申请的一种可选方案中，如图6所示，测试有源区13和测试金属硅化物14分别有多个，多个测试金属硅化物14包括第一金属硅化物141、第二金属硅化物142和第三金属硅化物143，多个测试栅极12包括依次排列的第一测试栅极121、第二测试栅极122、第三测试栅极123和第四测试栅极124，其中，第一金属硅化物141位于第一测试栅极121与第二测试栅极122之间的测试有源区13，且第一金属硅化物141的边缘不与测试有源区13的边缘接触；第二金属硅化物142位于第二测试栅极122与第三测试栅极123之间的测试有源区13，且第二金属硅化物142的左边缘与测试有源区13的边缘接触；第三金属硅化物143位于第三测试栅极123与第四测试栅极124之间的测试有源区13中，且第三金属硅化物143的右边缘与测试有源区13的边缘接触，其中，左边缘与右边缘为测试金属硅化物沿第一方向的两个边缘，第一方向垂直于半导体器件的厚度方向。
该实施例中，通过设置四个测试栅极以及位于四个测试栅极之间的三个测试有源区，第一测试栅极、第二测试栅极和位于两者之间的测试有源区构成第一个测试单元，第二测试栅极、第三测试栅极和位于两者之间的测试有源区构成第二个测试单元，第三测试栅极、第四测试栅极和位于两者之间的测试有源区构成第三个测试单元，且设置第一个测试单元中的第一金属硅化物的边缘不与测试有源区的边缘接触，第二个测试单元中的第二金属硅化物的左边缘与测试有源区的边缘接触，第三个测试单元中的第三金属硅化物的右边缘与测试有源区的边缘接触，通过这样的三个测试单元，可以分别测试金属硅化物是双向漏电、单向向右漏电、单向向左漏电还是正常的，可以进一步地确定半导体器件中金属硅化物的横向扩散详情，从而方便工作人员根据该详情分析异常原因并解决。
其中，图5和图6所示的测试结构的俯视图如图7所示。
除了横向扩散导致的漏电问题，金属硅化物工艺还可能存在金属硅化物的纵向扩散造成的漏电问题，为了实现对这种漏电流情况的有效监控，根据本申请的一种示例性实施例，如图8和图9所示，多个测试栅极12包括第五测试栅极125，测试金属硅化物14位于与第五测试栅极125相邻的测试有源区13中。通过设置第五测试栅极和位于第五测试栅极一侧的测试有源区，来监控金属硅化物是否由于纵向扩散造成漏电问题，进一步地实现了对每个半导体器件性能的有效监控，从而进一步地保证可以得到性能较好的半导体器件。
在实际的应用过程中，金属硅化物的纵向扩散有如下两种原因：第一种：如图10所示，有源区注入正常，但是金属硅化物纵向扩散深度（也就是第二方向）超出有源区的边缘；第二种：如图11所示，有源区注入过浅，金属硅化物纵向扩散超出有源区的边缘。通过本申请的第五测试栅极和位于第五测试栅极一侧的测试有源区，可以有效地监控由于这两种原因造成的漏电问题。
进一步地，测试器件还包括多个第一引出线和至少一个第二引出线，第一引出线与测试栅极一一对应连接，第二引出线与测试有源区连接。通过设置第一引出线和第二引出线，可以较为方便地通过引出线连接电源，来给测试位置加压，以及通过引出线来检测测试位置的漏电流。
示例性地又一种实施例中，MOS器件还包括器件栅极，器件栅极与器件有源区在第一方向上的距离为第一距离，测试栅极与测试有源区在第一方向上的距离为第二距离，第一距离与第二距离的差值小于预设值，第一方向垂直于半导体器件的厚度方向。本实施例中，通过设置与MOS器件中有源区与栅极之间的距离尺寸信息基本相同的测试结构，进一步地保证了测试结构可以准确地体现MOS器件的器件性能，从而进一步地保证测试的准确性。
为了进一步地保证对每个MOS器件的漏电测试都较为准确，更为具体的一种实施例中，预设值为0。
具体地，测试有源区与器件有源区的尺寸相同，测试栅极与器件栅极的尺寸相同，测试有源区与器件有源区为通过同一步骤形成的，也就是说，同时对器件结构和测试结构的待掺杂有源区进行离子注入，避免不同工艺制作测试有源区和器件有源区，会引入其他因素影响测试准确性的问题。测试栅极和器件栅极也是通过同一步骤形成的。这样可以进一步地保证测试结构和器件结构的一致性，进一步地保证测试结构可以准确体现器件结构的实际性能。
在实际的应用过程中，金属硅化物可以为任意金属和硅构成的化合物，包括但不限于Ti，Co、Ni以及Pt等金属与硅构成的金属硅化物。本申请对该材料不做具体限制。
本申请的半导体器件制作时无需增加额外的光罩，测试结构对应的图案复用器件结构的光罩即可，保证了制作成本较低。
根据本申请的另一个方面，还提供了一种半导体器件的测试方法，图12是根据本申请实施例的半导体器件的测试方法的流程图。如图12所示，该方法包括以下步骤：
步骤S201，施加步骤，在第一目标结构上施加电压，并获取第二目标结构的电流，得到测试电流，其中，第一目标结构包括第一目标栅极和第一目标有源区中至少之一，在第一目标结构包括第一目标栅极的情况下，第二目标结构包括第二目标栅极和第二目标有源区中至少之一，在第一目标结构包括第一目标有源区的情况下，第二目标结构包括第三目标栅极，第一目标栅极、第二目标栅极和第三目标栅极均为测试栅极，第一目标栅极与第二目标栅极相邻，第一目标栅极与第二目标有源区相邻，第一目标有源区与第三目标栅极相邻，第一目标有源区和第二目标有源区均为测试有源区；
具体地，在第一目标结构包括第一目标栅极的情况下，第二目标结构包括第二目标栅极和第二目标有源区中至少之一，包括三种情况：第一种，在第一目标结构包括第一目标栅极的情况下，第二目标结构仅包括第二目标栅极，这种情况下可以确定金属硅化物是否出现横向扩散至衬底中的现象；第二种，在第一目标结构包括第一目标栅极的情况下，第二目标结构仅包括第二目标有源区，这种情况下可以确定金属硅化物是否出现纵向扩散至衬底中的现象；第三种，在第一目标结构包括第一目标栅极的情况下，第二目标结构包括第二目标栅极和第二目标有源区，第二目标有源区可以位于第一目标栅极和第二目标栅极之间，也可以位于第一目标栅极的远离第二目标栅极的一侧，这种情况下既可以确定金属硅化物是否出现横向扩散至衬底中的现象，也可以确定金属硅化物是否出现纵向扩散至衬底中的现象。
具体地，纵向扩散是沿着半导体器件的厚度方向扩散，横向扩散是沿着与纵向扩散的扩散方向垂直的方向扩散。
步骤S202，第一确定步骤，根据测试电流，确定MOS器件是否存在漏电流异常，在测试电流大于预设阈值的情况下，确定MOS器件存在漏电流异常。
具体地，预设阈值一般为微安级的，当测试电流达到微安级时，说明MOS器件存在漏电流，当测试电流未达到微安级时，如测试电流为皮安级的，则说明MOS器件不存在漏电流。
通过本实施例，首先，通过施加步骤在第一目标结构上施加电压，并获取与第一目标结构相邻的第二目标结构的电流，得到测试电流，其中，第一目标结构包括第一目标栅极和/或第一目标有源区，在第一目标结构包括第一目标栅极的情况下，第二目标结构包括第二目标栅极和和/或第二目标有源区，在第一目标结构包括第一目标有源区的情况下，第二目标结构包括第三目标栅极，第一、第二和第三测试栅极均为测试栅极，第一、第二目标有源区均为测试有源区；然后，通过第一确定步骤根据测试电流，确定MOS器件是否存在漏电流异常，在测试电流大于预设阈值的情况下，确定MOS器件存在漏电流异常。本申请通过对包括器件结构和测试结构的半导体器件进行测试，具体对半导体器件的测试结构进行漏电流测试，根据测试结果，确定MOS器件是否存在异常，可以实现对每个半导体器件的线上监控，有效地解决无法有效监控线上半导体器件是否由于金属硅化物工艺造成漏电的问题，避免异常品流向下个工序。
可选的一种方案中，第一确定步骤包括：在测试电流大于预设阈值、第一目标结构包括第一目标栅极且第二目标结构包括第二目标栅极的情况下，确定MOS器件存在沿第一方向的漏电流异常；在测试电流大于预设阈值且满足以下至少之一的情况下，确定MOS器件存在沿第二方向的漏电流异常：第一目标结构包括第一目标有源区且第二目标结构包括第三目标栅极、第一目标结构包括第一目标栅极且第二目标结构包括第二目标有源区，其中，第一方向与第二方向垂直，第二方向为半导体器件的厚度方向。通过本实施例，可以进一步地实现较为准确地确定MOS器件中的金属硅化物是否出现横向扩散和纵向扩散导致的漏电问题，且在确定MOS器件出现漏电问题的情况下，可以比较直观地确定漏电原因，即是金属硅化物的横向扩散造成的还是纵向扩散造成的，进一步地方便了相关人员根据确定结果及时调整相关工艺参数，减少不良品的产生，保证半导体器件的制作良率较高。
具体地，第一方向即为横向，第二方向即为纵向。
根据本申请的一种示例性的实施例，如图6所示，测试有源区13和测试金属硅化物14分别有多个，多个测试金属硅化物14包括第一金属硅化物141、第二金属硅化物142和第三金属硅化物143，多个测试栅极12包括依次排列的第一测试栅极121、第二测试栅极122、第三测试栅极123和第四测试栅极124，其中，第一金属硅化物141位于第一测试栅极121与第二测试栅极122之间的测试有源区13，且第一金属硅化物141的边缘不与测试有源区13的边缘接触；第二金属硅化物142位于第二测试栅极122与第三测试栅极123之间的测试有源区13，且第二金属硅化物142的左边缘与测试有源区13的边缘接触；第三金属硅化物143位于第三测试栅极123与第四测试栅极124之间的测试有源区13中，且第三金属硅化物143的右边缘与测试有源区13的边缘接触，其中，左边缘与右边缘为测试金属硅化物沿第一方向的两个边缘，第一方向垂直于半导体器件的厚度方向，测试电流包括第一测试子电流、第二测试子电流和第三测试子电流，施加步骤包括：在第一测试栅极和第二测试栅极中之一施加电压，并获取第一测试栅极和第二测试栅极中另一个对应的电流，得到第一测试子电流；在第二测试栅极和第三测试栅极中之一施加电压，并获取第二测试栅极和第三测试栅极中另一个对应的电流，得到第二测试子电流；在第三测试栅极和第四测试栅极中之一施加电压，并获取第三测试栅极和第四测试栅极中另一个对应的电流，得到第三测试子电流。实施例中，通过对依次相邻的两个测试栅极分别进行测试，得到三个测试子电流，方便后续根据这三个测试子电流来确定金属硅化物具体发生了哪种横向扩散，进一步地方便相关人员进行制程排查。
具体地，在第一测试栅极和第二测试栅极中之一施加电压，并获取第一测试栅极和第二测试栅极中另一个对应的电流，可以是在第一测试栅极处施加电压，在第二测试栅极处测试电流，也可以是在第二测试栅极处施加电压，在第一测试栅极处测试电流。第二测试栅极和第三测试栅极、第三测试栅极和第四测试栅极同理，此处不再赘述。
为了进一步地解决现有技术中无法有效监控线上半导体器件是否漏电的问题，进一步地，在得到第一测试子电流、第二测试子电流以及第三测试子电流之后，第一确定步骤包括：在第一测试子电流、第二测试子电流和第三测试子电流分别大于预设阈值的情况下，确定MOS器件存在漏电流异常，且漏电流方向包括左边缘指向右边缘的方向和右边缘指向左边缘的方向；在第一测试子电流和第三测试子电流不大于预设阈值且第二测试子电流大于预设阈值的情况下，确定MOS器件存在漏电流异常，且漏电流方向为左边缘指向右边缘的方向；在第一测试子电流和第二测试子电流不大于预设阈值且第三测试子电流大于预设阈值的情况下，确定MOS器件存在漏电流异常，且漏电流方向为右边缘指向左边缘的方向。通过本实施例，不仅可以确定MOS器件是否存在横向漏电流问题，还可以确定横向漏电流问题是由于金属硅化物双横向扩散造成的、还是由于金属硅化物左横向扩散造成的、还是由于金属硅化物由横向扩散造成的。
根据本申请的另一种示例性的实施例，如图8所示，多个测试栅极12包括第五测试栅极125，测试金属硅化物14位于与第五测试栅极125相邻的测试有源区13中，施加步骤包括：在第五测试栅极和设置有测试金属硅化物的测试有源区中之一施加电压，并获取第五测试栅极和设置有测试金属硅化物的测试有源区中另一个对应的电流，得到测试电流，第一确定步骤包括：在测试电流大于预设阈值的情况下，确定MOS器件存在漏电流异常，且漏电流方向为半导体器件的厚度方向。实施例中，通过对相邻的测试栅极和测试有源区进行测试，得到测试电流，再根据得到的测试电流来确定金属硅化物是否发生了纵向扩散，进一步地方便相关人员进行制程排查。
可选地，方法还包括：第二确定步骤，确定与第一目标结构相邻的第一目标结构为新的第一目标结构；循环步骤，循环执行第二确定步骤、施加步骤和第一确定步骤，直到获取所有的第二目标结构的电流。通过循环执行第二确定步骤、施加步骤和第一确定步骤，来依次对每个目标结构进行测试，进一步地保证了测试完整性，可以得到较为完整的测试结果，进一步地保证了相关人员根据测试结果进行分析排查的便捷性。
通过以上实施例，本申请可以监控金属硅化物沿不同方向深入衬底的问题。另外，对第一目标结构施加电压，并对第二目标结构测试电流的实现方式可以为：将第一目标结构上的引出线连接电源，并测试流过第二目标结构上的引出线的电流值，得到测试电流。
本申请中，衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon OnInsulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为SGOI(Silicon And Germanium On Insulator，绝缘体上锗硅)等。
根据本申请的另一方面，还提供了一种存储器，包括任一种的半导体器件。
本申请的存储器包括任一种半导体器件，半导体器件包括器件结构和测试结构，且使得器件结构的器件金属硅化物和测试结构的测试金属硅化物是在同一步骤形成的，这样测试结构的金属硅化物工艺情况可以表征器件结构的金属硅化物工艺情况，通过线上测试测试结构的漏电流，来确定器件结构的漏电流，从而确定器件结构是否由于金属硅化物工艺异常造成漏电流异常，可以实现对每个半导体器件的监控，解决了无法有效监控线上半导体器件是否由于金属硅化物工艺造成漏电的问题，实现了对每个半导体器件性能的有效监控，避免异常品流向下个工序。
具体地，存储器可以为OTP器件，可以为SRAM器件，当然，除了这些器件外，存储器还可以现有技术中任意合适的存储器件，本申请对此不作具体限制。
从以上的描述中，可以看出，本申请上述的实施例达到了如下意想不到的技术效果：在半导体器件上设置器件结构和测试结构，且使得器件结构的器件金属硅化物和测试结构的测试金属硅化物是在同一步骤形成的，这样测试结构的金属硅化物工艺情况可以表征器件结构的金属硅化物工艺情况，通过线上测试测试结构的漏电流，来确定器件结构的漏电流，从而确定器件结构是否由于金属硅化物工艺异常造成漏电流异常，可以实现对每个半导体器件的监控，解决了无法有效监控线上半导体器件是否由于金属硅化物工艺造成漏电的问题，实现了对每个半导体器件性能的高效准确监控，避免异常品流向下个工序。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种半导体器件，其特征在于，包括：
器件结构，包括MOS器件，所述MOS器件包括器件有源区和器件金属硅化物，所述器件金属硅化物位于所述器件有源区；
测试结构，包括测试器件，所述测试器件包括多个测试栅极、至少一个测试有源区和至少一个测试金属硅化物，多个所述测试栅极间隔排列，所述测试有源区位于两个所述测试栅极之间，测试金属硅化物一一对应地位于所述测试有源区，其中，所述器件金属硅化物和所述测试金属硅化物为通过同一步骤形成的，
所述测试有源区和所述测试金属硅化物分别有多个，多个所述测试金属硅化物包括第一金属硅化物、第二金属硅化物和第三金属硅化物，多个所述测试栅极包括依次排列的第一测试栅极、第二测试栅极、第三测试栅极和第四测试栅极，其中，
所述第一金属硅化物位于所述第一测试栅极与所述第二测试栅极之间的所述测试有源区，且所述第一金属硅化物的边缘不与所述测试有源区的边缘接触；
所述第二金属硅化物位于所述第二测试栅极与所述第三测试栅极之间的所述测试有源区，且所述第二金属硅化物的左边缘与所述测试有源区的边缘接触；
所述第三金属硅化物位于所述第三测试栅极与所述第四测试栅极之间的所述测试有源区中，且所述第三金属硅化物的右边缘与所述测试有源区的边缘接触，其中，所述左边缘与所述右边缘为所述测试金属硅化物沿第一方向的两个边缘，所述第一方向垂直于所述半导体器件的厚度方向。
2.根据权利要求1所述的半导体器件，其特征在于，多个所述测试栅极包括第五测试栅极，所述测试金属硅化物位于与所述第五测试栅极相邻的所述测试有源区中。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述测试器件还包括多个第一引出线和至少一个第二引出线，所述第一引出线与所述测试栅极一一对应连接，所述第二引出线与所述测试有源区连接。
4.根据权利要求1或2所述的半导体器件，其特征在于，所述MOS器件还包括器件栅极，所述器件栅极与所述器件有源区在第一方向上的距离为第一距离，所述测试栅极与所述测试有源区在所述第一方向上的距离为第二距离，所述第一距离与所述第二距离的差值小于预设值，所述第一方向垂直于所述半导体器件的厚度方向。
5.一种基于权利要求1至4中任一项所述的半导体器件的测试方法，其特征在于，包括如下步骤：
施加步骤，在第一目标结构上施加电压，并获取第二目标结构的电流，得到测试电流，其中，所述第一目标结构包括第一目标栅极和第一目标有源区中至少之一，在所述第一目标结构包括所述第一目标栅极的情况下，所述第二目标结构包括第二目标栅极和第二目标有源区中至少之一，在所述第一目标结构包括所述第一目标有源区的情况下，所述第二目标结构包括第三目标栅极，所述第一目标栅极、所述第二目标栅极和所述第三目标栅极均为测试栅极，所述第一目标栅极与所述第二目标栅极相邻，所述第一目标栅极与所述第二目标有源区相邻，所述第一目标有源区与所述第三目标栅极相邻，所述第一目标有源区和所述第二目标有源区均为测试有源区；
第一确定步骤，根据所述测试电流，确定MOS器件是否存在漏电流异常，在所述测试电流大于预设阈值的情况下，确定所述MOS器件存在漏电流异常，
所述测试电流包括第一测试子电流、第二测试子电流和第三测试子电流，
所述施加步骤包括：
在第一测试栅极和第二测试栅极中之一施加所述电压，并获取所述第一测试栅极和所述第二测试栅极中另一个对应的所述电流，得到所述第一测试子电流；
在所述第二测试栅极和第三测试栅极中之一施加所述电压，并获取所述第二测试栅极和所述第三测试栅极中另一个对应的所述电流，得到所述第二测试子电流；
在所述第三测试栅极和第四测试栅极中之一施加所述电压，并获取所述第三测试栅极和所述第四测试栅极中另一个对应的所述电流，得到所述第三测试子电流。
6.根据权利要求5所述的方法，其特征在于，所述第一确定步骤包括：
在所述测试电流大于所述预设阈值、所述第一目标结构包括所述第一目标栅极且所述第二目标结构包括所述第二目标栅极的情况下，确定所述MOS器件存在沿第一方向的漏电流异常；
在所述测试电流大于所述预设阈值且满足以下至少之一的情况下，确定所述MOS器件存在沿第二方向的漏电流异常：所述第一目标结构包括所述第一目标有源区且所述第二目标结构包括所述第三目标栅极、所述第一目标结构包括所述第一目标栅极且所述第二目标结构包括所述第二目标有源区，其中，所述第一方向与所述第二方向垂直，所述第二方向为所述半导体器件的厚度方向。
7.根据权利要求5所述的方法，其特征在于，所述第一确定步骤包括：
在所述第一测试子电流、所述第二测试子电流和所述第三测试子电流分别大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且漏电流方向包括左边缘指向右边缘的方向和所述右边缘指向左边缘的方向；
在所述第一测试子电流和所述第三测试子电流不大于所述预设阈值且所述第二测试子电流大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且所述漏电流方向为所述左边缘指向所述右边缘的方向；
在所述第一测试子电流和所述第二测试子电流不大于所述预设阈值且所述第三测试子电流大于所述预设阈值的情况下，确定所述MOS器件存在所述漏电流异常，且所述漏电流方向为所述右边缘指向所述左边缘的方向。
8.根据权利要求5所述的方法，其特征在于，所述半导体器件为权利要求2所述的半导体器件，所述施加步骤包括：
在第五测试栅极和设置有所述测试金属硅化物的所述测试有源区中之一施加所述电压，并获取所述第五测试栅极和设置有所述测试金属硅化物的所述测试有源区中另一个对应的所述电流，得到所述测试电流，
所述第一确定步骤包括：在所述测试电流大于预设阈值的情况下，确定所述MOS器件存在漏电流异常，且漏电流方向为所述半导体器件的厚度方向。
9.根据权利要求5至8中任一项所述的测试方法，其特征在于，所述方法还包括：
第二确定步骤，确定与所述第一目标结构相邻的所述第一目标结构为新的所述第一目标结构；
循环步骤，循环执行所述第二确定步骤、所述施加步骤和所述第一确定步骤，直到获取所有的所述第二目标结构的电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311689967.0A CN117393543B (zh) | 2023-12-11 | 2023-12-11 | 半导体器件以及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311689967.0A CN117393543B (zh) | 2023-12-11 | 2023-12-11 | 半导体器件以及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117393543A CN117393543A (zh) | 2024-01-12 |
| CN117393543B true CN117393543B (zh) | 2024-03-26 |
Family
ID=89468690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311689967.0A Active CN117393543B (zh) | 2023-12-11 | 2023-12-11 | 半导体器件以及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393543B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118198037B (zh) * | 2024-05-14 | 2024-08-16 | 合肥晶合集成电路股份有限公司 | 一种多晶硅缺陷的测试结构及其测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| CN1438688A (zh) * | 2001-12-25 | 2003-08-27 | 三菱电机株式会社 | 半导体器件和半导体存储器件的检测方法 |
| US7932105B1 (en) * | 2007-10-12 | 2011-04-26 | Pdf Solutions | Systems and methods for detecting and monitoring nickel-silicide process and induced failures |
| CN205723527U (zh) * | 2016-06-02 | 2016-11-23 | 中芯国际集成电路制造（天津）有限公司 | 可靠性测试结构 |
| CN114743953A (zh) * | 2022-04-12 | 2022-07-12 | 苏州英嘉通半导体有限公司 | 漏电流测量结构及测量方法 |
| CN115084098A (zh) * | 2022-07-20 | 2022-09-20 | 南京晶驱集成电路有限公司 | 一种测试结构及测试方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443189B2 (en) * | 2005-02-02 | 2008-10-28 | Texas Instruments Incorporated | Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit |
| US8294485B2 (en) * | 2009-02-12 | 2012-10-23 | International Business Machines Corporation | Detecting asymmetrical transistor leakage defects |
-
2023
- 2023-12-11 CN CN202311689967.0A patent/CN117393543B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100486A (en) * | 1977-03-11 | 1978-07-11 | International Business Machines Corporation | Monitor for semiconductor diffusion operations |
| CN1438688A (zh) * | 2001-12-25 | 2003-08-27 | 三菱电机株式会社 | 半导体器件和半导体存储器件的检测方法 |
| US7932105B1 (en) * | 2007-10-12 | 2011-04-26 | Pdf Solutions | Systems and methods for detecting and monitoring nickel-silicide process and induced failures |
| CN205723527U (zh) * | 2016-06-02 | 2016-11-23 | 中芯国际集成电路制造（天津）有限公司 | 可靠性测试结构 |
| CN114743953A (zh) * | 2022-04-12 | 2022-07-12 | 苏州英嘉通半导体有限公司 | 漏电流测量结构及测量方法 |
| CN115084098A (zh) * | 2022-07-20 | 2022-09-20 | 南京晶驱集成电路有限公司 | 一种测试结构及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117393543A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117393543B (zh) | 半导体器件以及其测试方法 | |
| CN100472773C (zh) | 反熔丝单元及其制造过程 | |
| CN103033728B (zh) | 经时击穿矩阵测试电路及测试方法 | |
| CN113257790B (zh) | 漏电测试结构及漏电测试方法 | |
| DE102016107953A1 (de) | Halbleiterbauelemente und Verfahren zum Testen einer Gate-Isolierung einer Transistorstruktur | |
| CN115706022A (zh) | 一种定位故障晶体管的测试方法、结构 | |
| CN115047321B (zh) | 一种逻辑芯片漏电失效分析方法 | |
| DE10314503B4 (de) | Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika | |
| US10816589B2 (en) | Structure and method for testing semiconductor device | |
| CN115985889A (zh) | 一种接触插塞的测试结构及其形成方法、测试方法 | |
| CN110335861B (zh) | 一种半导体器件及其制作方法 | |
| CN113571497B (zh) | Igbt器件的结构及工艺方法 | |
| KR100856311B1 (ko) | 실리사이드 모니터링 패턴 | |
| CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
| DE102008022201B4 (de) | Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements | |
| CN115084098B (zh) | 一种测试结构及测试方法 | |
| US20150123130A1 (en) | Test key structure | |
| CN109300878B (zh) | 界面缺陷表征结构的形成方法 | |
| JP4880888B2 (ja) | 半導体装置の製造方法 | |
| CN109192676B (zh) | 界面缺陷的表征方法 | |
| CN111769102A (zh) | 用于监控外延工艺对晶体管性能影响的测试结构及方法 | |
| CN113496904A (zh) | 功率器件套刻偏差电性测量结构及方法 | |
| KR100788373B1 (ko) | 실리사이드 모니터링 패턴을 갖는 반도체 소자 | |
| CN113488451B (zh) | 浅沟槽隔离能力测试结构及其测试方法 | |
| CN212570984U (zh) | 用于监控外延工艺对晶体管性能影响的测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |