CN117393509A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117393509A
CN117393509A CN202311347839.8A CN202311347839A CN117393509A CN 117393509 A CN117393509 A CN 117393509A CN 202311347839 A CN202311347839 A CN 202311347839A CN 117393509 A CN117393509 A CN 117393509A
Authority
CN
China
Prior art keywords
layer
main surface
semiconductor device
mounting layer
arm mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311347839.8A
Other languages
English (en)
Inventor
林健二
须崎哲广
松尾昌明
渡边龙太
池永诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018078529A external-priority patent/JP7163054B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117393509A publication Critical patent/CN117393509A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种半导体器件。所述半导体器件具有基片、搭载层、多个开关元件、耐湿层和密封树脂。所述基片具有朝向厚度方向的主面。所述搭载层具有导电性且配置在所述主面。多个开关元件分别具有朝向厚度方向上的所述主面所朝向的一侧的元件主面、朝向与所述元件主面相反的一侧的背面和与所述元件主面和所述背面这两者相连的侧面。多个开关元件以所述背面与所述主面相对的状态与所述搭载层电接合。所述耐湿层覆盖至少任一个所述侧面。所述密封树脂覆盖多个开关元件和所述耐湿层这两者。所述耐湿层以在所述厚度方向上跨所述搭载层与所述侧面之间的方式与所述搭载层和所述侧面这两者接触。根据本发明，半导体器件能够在高温高湿下发挥稳定的性能。

Description

半导体器件
本申请是申请日为2018年04月18日、申请号为201880019835.8、发明名称为“半导体器件”的专利申请的分案申请。
技术领域
本发明涉及具有多个开关元件的半导体器件。
背景技术
已知一种由MOSFET等的多个开关元件电接合而构成的半导体器件。该半导体器件具有合成树脂制的壳体和支承于该壳体的配线板。多个开关元件与配线板电接合。在由壳体和配线板包围的区域中填充有由硅凝胶等构成的密封树脂。多个开关元件被密封树脂覆盖。
近年来，在赤道附近的热带气候的地区中，额定电压比较高的半导体器件的需求正在变高。热带地方的放置这样的半导体器件的环境是高温高湿的环境。为了在这样的环境下使半导体器件能够发挥更稳定的性能，要求能够在H3TRB(High Humidity HighTemperature Reverse Bias Test：高温高湿反向偏置)测试中合格。所谓H3TRB测试，是在高温高湿(温度85℃，湿度85％)的条件下测量以额定电压的80％的直流电压驱动半导体器件的情况下的、该半导体器件的驱动所达到的耐性时间(单位：h)的测试。H3TRB测试中半导体器件的驱动达到的耐性时间为1000h以上是合格的。在该测试中合格的半导体器件在高温高湿下能够期待发挥更稳定的性能。
发明人确认了将该半导体器件作为对象进行了H3TRB测试的结果是，该半导体器件的驱动达到的装置耐性时间不足1000h的可能性较高。由于当水分浸入到放置在高温高湿下的该半导体器件的密封树脂中时，密封树脂的绝缘耐压会降低，因而存在多个开关元件中产生漏电流的情况。漏电流到达配线板时，多个开关元件的至少任意个被破坏，因此导致装置耐性时间变短。存在半导体器件所要求的额定电压变得越高，装置耐性时间变得越短的趋势。基于这样的状况，为了使半导体器件在高温高湿下能够发挥稳定的性能，需要在与要求的额定电压对应的H3TRB测试中合格。
发明内容
本发明鉴于上述的情况而完成，其所要解决的问题是提供一种在高温高湿下能够发挥稳定的性能的半导体器件。
本发明提供一种半导体器件。所述半导体器件具有基片、搭载层、多个开关元件、耐湿层和密封树脂。所述基片具有朝向厚度方向的主面。所述搭载层具有导电性且配置在所述主面。多个所述开关元件分别具有朝向所述厚度方向上的所述主面所朝向的一侧的元件主面、朝向与所述元件主面相反的一侧的背面和与所述元件主面和所述背面这两者相连的侧面。多个所述开关元件以所述背面与所述主面相对的状态与所述搭载层电接合。所述耐湿层覆盖至少任一个所述侧面。所述密封树脂覆盖多个开关元件和所述耐湿层这两者。所述耐湿层以在所述厚度方向上跨所述搭载层与所述侧面之间的方式与所述搭载层和所述侧面这两者接触。
本发明的其它特征和优点通过基于附图在以下进行的详细说明能够明确。
附图说明
图1是本发明的第一实施方式的半导体器件的立体图。
图2是图1所示的半导体器件的俯视图。
图3是图1所示的半导体器件的俯视图(透视密封树脂、耐湿层和顶板)。
图4是图1所示的半导体器件的主视图。
图5是图1所示的半导体器件的右视图。
图6是图1所示的半导体器件的左视图。
图7是图1所示的半导体器件的仰视图。
图8是图3的右侧放大图(第一基片周边)。
图9是图3的左侧放大图(第二基片周边)。
图10是图3的中央放大图(第三基片周边)。
图11是沿着图3的XI-XI线的截面图。
图12是沿着图3的XII-XII线的截面图。
图13是沿着图3的XIII-XIII线的截面图。
图14是沿着图3的XIV-XIV线的截面图。
图15是图3的局部放大图(分别与上臂搭载层接合的开关元件和保护元件)。
图16是沿着图15的XVI-XVI线的截面图。
图17是沿着图15的XVII-XVII线的截面图。
图18是图3的局部放大图(分别与下臂搭载层接合的开关元件和保护元件)。
图19是沿着图18的XIX-XIX线的截面图。
图20是沿着图18的XX-XX线的截面图。
图21是图1所示的半导体器件的电路图。
图22是图16的局部放大图。
图23是比较例的半导体器件的局部放大截面图(与上臂层接合的开关元件)。
图24是本发明的第一实施方式的第一变形例的半导体器件的局部放大截面图(分别与上臂层接合的开关元件和保护元件)。
图25是本发明的第一实施方式的第一变形例的半导体器件的局部放大截面图(分别与下臂层接合的开关元件和保护元件)。
图26是本发明的第一实施方式的第二变形例的半导体器件的局部放大俯视图(分别与上臂搭载层接合的开关元件和保护元件)。
图27是沿着图26的XXVII-XXVII线的截面图。
图28是沿着图26的XXVIII-XXVIII线的截面图。
图29是本发明的第一实施方式的第二变形例的半导体器件的局部放大俯视图(分别与下臂搭载层接合的开关元件和保护元件)。
图30是沿着图29的XXX-XXX线的截面图。
图31是沿着图29的XXXI-XXXI线的截面图。
图32是本发明的第一实施方式的第三变形例的半导体器件的局部放大俯视图(分别与上臂搭载层接合的开关元件和保护元件)。
图33是沿着图32的XXXIII-XXXIII线的截面图。
图34是沿着图32的XXXIV-XXXIV线的截面图。
图35是本发明的第一实施方式的第三变形例的半导体器件的局部放大俯视图(分别与下臂搭载层接合的开关元件和保护元件)。
图36是沿着图35的XXXVI-XXXVI线的截面图。
图37是沿着图35的XXXVII-XXXVII线的截面图。
图38是本发明的第一实施方式的第四变形例的半导体器件的局部放大俯视图(分别与上臂搭载层接合的开关元件和保护元件)。
图39是沿着图38的XXXIX-XXXIX线的截面图。
图40是沿着图38的XL-XL线的截面图。
图41是本发明的第一实施方式的第四变形例的半导体器件的局部放大俯视图(分别与下臂搭载层接合的开关元件和保护元件)。
图42是沿着图41的XLII-XLII线的截面图。
图43是沿着图41的XLIII-XLIII线的截面图。
图44是本发明的第一实施方式的第五变形例的半导体器件的局部放大俯视图(分别与上臂搭载层接合的开关元件和保护元件)。
图45是沿着图44的XLV-XLV线的截面图。
图46是沿着图45的XLVI-XLVI线的截面图。
图47是本发明的第一实施方式的第五变形例的半导体器件的局部放大俯视图(分别与下臂搭载层接合的开关元件和保护元件)。
图48是沿着图47的XLVIII-XLVIII线的截面图。
图49是沿着图47的XLIX-XLIX线的截面图。
图50是基于本发明的第一实施方式的第四4变形例的半导体器件的耐湿层的厚度的不同的各种测试结果。
图51是本发明的第一实施方式的第四变形例的半导体器件与比较例的半导体器件的H3TRB测试结果。
图52是本发明的第二实施方式的半导体器件的局部放大俯视图(分别与上臂搭载层接合的开关元件和保护元件)。
图53是沿着图52的LIII-LIII线的截面图。
图54是沿着图52的LIV-LIV线的截面图。
图55是本发明的第二实施方式的半导体器件的局部放大俯视图(分别与下臂搭载层接合的开关元件和保护元件)。
图56是沿着图55的LVI-LVI线的截面图。
图57是沿着图55的LVII-LVII线的截面图。
具体实施方式
基于附图说明用于实施本发明的方式(以下称为“实施方式”。)。
〔第一实施方式〕
基于图1～图23，说明本发明的第一实施方式的半导体器件A10。半导体器件A10包括基片11、第一搭载层211、第二搭载层221、第三搭载层231、多个开关元件31、耐湿层51和密封树脂52。其中，第一搭载层211、第二搭载层221和第三搭载层231是本申请的技术方案中记载的“搭载层”的一个例子。在此基础上，半导体器件A10还包括第一导电层212、第二导电层222、第三导电层232、电源端子24、输出端子25、中继导电部件261、多个保护元件32、多个导线41、散热片61和壳体70。其中，第一导电层212、第二导电层222和第三导电层232是本申请的技术方案中记载的“导电层”的一个例子。电源端子24具有第一电源端子24A和第二电源端子24B。此外，图3中为了便于理解而透视了耐湿层51、密封树脂52和顶板79。在图3中，用点划线表示XI-XI线和XII-XII线。另外，在图11和图12中，省略了耐湿层51的图示。
图1中表示的半导体器件A10是电源模块。半导体器件A10能够用于例如各种各样的电器产品的逆变器装置。如图1和图2所示，从基片11的厚度方向z看时，半导体器件A10为矩形形状。在此，为了说明的方便，将与基片11的厚度方向z(以下简称为“厚度方向z”。)正交的方向称为“第一方向x1”。将与厚度方向z和第一方向x1这两个方向正交的方向称为“第二方向x2”。半导体器件A10的长度方向是第二方向x2。
基片11如图3所示是配置有搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和导电层(第一导电层212、第二导电层222和第三导电层232)的电绝缘部件。基片11具有第一基片11A、第二基片11B和第三基片11C这3个区域。第一基片11A、第二基片11B和第三基片11C以在第二方向x2上相互隔开间隔的状态排列。在第二方向x2上，第三基片11C位于第一基片11A与第二基片11B之间。基片11作为上述以外的结构可以是具有第一基片11A和第二基片11B这2个区域的结构，也可以是仅具有1个区域的结构。如图11所示，第一基片11A、第二基片11B和第三基片11C分别具有在厚度方向z上彼此朝向相反侧的主面111和背面112。
基片11的构成材料是热传导性优异的陶瓷。作为这样的陶瓷例如能够举例氮化铝(AlN)。基片11能够使用在主面111和背面112接合有铜(Cu)箔的DBC(Direct BondingCopper，直接覆铜)基片。通过使用DBC基片，将接合在主面111的铜箔图案化，从而能够容易地形成搭载层和导电层等。另外，接合在背面112的铜箔可以是导热层62(详细内容在后文说明)。
如图3和图8所示，在第一基片11A的主面111配置有第一搭载层211、第一导电层212、第一栅极层213、第一检测层214和热敏电阻搭载层215。它们是由铜箔等的金属薄膜构成的导电部件。在它们的表面例如可以实施镀银(Ag)。
在第一搭载层211中，如图8所示分别电接合有多个开关元件31和多个保护元件32。第一搭载层211具有第一上臂搭载层211A和第一下臂搭载层211B。
如图8所示，第一上臂搭载层211A位于在第一方向x1的第一基片11A的一端侧(图8的上方侧)。第一上臂搭载层211A沿着第二方向x2形成为带状。在第一上臂搭载层211A中，多个开关元件31和多个保护元件32分别电接合有各3个。此外，在第一上臂搭载层211A电接合的多个开关元件31和多个保护元件32的个数并不限定于此。在第一上臂搭载层211A中，多个开关元件31和多个保护元件32均在第二方向x2上排列。另外，在第二方向x2上接近壳体70的第一上臂搭载层211A的端部，形成有呈沿着第一方向x1的带状的第一电源焊垫211C。第一电源焊垫211C与第一电源端子24A导通。
如图8所示，第一下臂搭载层211B在第一方向x1上位于第一上臂搭载层211A与第一导电层212之间。第一下臂搭载层211B呈沿着第二方向x2的带状。在第一下臂搭载层211B中，多个开关元件31和多个保护元件32分别电接合有各3个。此外，在第一下臂搭载层211B电接合的多个开关元件31和多个保护元件32的个数并没有特别的限定。在第一下臂搭载层211B中，多个开关元件31和多个保护元件32均在第二方向x2上排列。如图15所示，第一下臂搭载层211B经由多个导线41与电接合于第一上臂搭载层211A的多个开关元件31的主面电极311(详细内容后述)和多个保护元件32的阳极电极321(详细内容后述)这两者导通。
第一导电层212如图8和图18所示经由多个导线41与电接合于第一下臂搭载层211B的多个开关元件31的主面电极311和多个保护元件32的阳极电极321导通。第一导电层212位于第一方向x1上的第一基片11A的另一端侧(图8的下方侧)。第一导电层212呈沿着第二方向x2的带状。另外，在第二方向x2上接近壳体70的第一导电层212的端部，形成有呈沿着第一方向x1的带状的第二电源焊垫212A。第二电源焊垫212A与第二电源端子24B导通。
第一栅极层213如图15和图18所示经由多个第一栅极导线421与电接合于第一搭载层211的多个开关元件31的栅极电极313(详细内容后述)导通。第一栅极层213呈沿着第二方向x2的带状，并且从厚度方向z看时与多个开关元件31相对。第一栅极层213具有第一上臂栅极层213A和第一下臂栅极层213B。
如图8所示，第一上臂栅极层213A在第一方向x1上位于第一上臂搭载层211A与壳体70之间。在从厚度方向z看时，第一上臂栅极层213A与电接合于第一上臂搭载层211A的多个开关元件31相对。如图15所示，第一上臂栅极层213A经由多个第一栅极导线421与电接合于第一上臂搭载层211A的多个开关元件31的栅极电极313导通。
如图8所示，第一下臂栅极层213B在第一方向x1上位于第一下臂搭载层211B与第一导电层212之间。在从厚度方向z看时，第一下臂栅极层213B与电接合于第一下臂搭载层211B的多个开关元件31相对。如图18所示，第一下臂栅极层213B经由多个第一栅极导线421与电接合于第一下臂搭载层211B的多个开关元件31的栅极电极313导通。
第一检测层214如图15和图18所示经由多个第一检测导线431与电接合于第一搭载层211的多个开关元件31的主面电极311导通。第一检测层214呈沿着第二方向x2的带状，并且在从厚度方向z看时与多个开关元件31相对。第一检测层214具有第一上臂检测层214A和第一下臂检测层214B。
如图8所示，第一上臂检测层214A在第一方向x1上位于第一上臂搭载层211A与第一上臂栅极层213A之间。从厚度方向z看时，第一上臂检测层214A与电接合于第一上臂搭载层211A的多个开关元件31相对。如图15所示，第一上臂检测层214A经由多个第一检测导线431与电接合于第一上臂搭载层211A的多个开关元件31的主面电极311导通。
如图8所示，第一下臂检测层214B在第一方向x1上位于第一下臂搭载层211B与第一下臂栅极层213B之间。第一下臂检测层214B为具有在第一方向x1上延伸的部分和在第二方向x2上延伸的部分的L字的带状。其中，在第二方向x2上延伸的部分在从厚度方向z看时与电接合于第一下臂搭载层211B的多个开关元件31相对。如图18所示，第一下臂检测层214B经由多个第一检测导线431与电接合于第一下臂搭载层211B的多个开关元件31的主面电极311导通。
在热敏电阻搭载层215，如图8所示电接合有热敏电阻33。热敏电阻搭载层215位于第一基片11A的角的附近。热敏电阻搭载层215被第一上臂搭载层211A、第一上臂栅极层213A和第一上臂检测层214A包围。热敏电阻搭载层215具有在第二方向x2上相互隔开间隔的一对区域。在一个区域中电接合热敏电阻33的正极，在另一个区域中电接合热敏电阻33的负极。
如图3和图9所示，在第二基片11B的主面111配置有第二搭载层221、第二导电层222、第二栅极层223和第二检测层224。它们是由铜箔等的金属薄膜构成的导电部件。在它们的表面例如可以实施镀银。
在第二搭载层221，如图9所示分别电接合有多个开关元件31和多个保护元件32。第二搭载层221具有第二上臂搭载层221A和第二下臂搭载层221B。
如图9所示，第二上臂搭载层221A位于在第一方向x1上的第二基片11B的一端侧(图9的上方侧)。第二上臂搭载层221A呈沿着第二方向x2的带状。在第二上臂搭载层221A中，多个开关元件31和多个保护元件32分别接合有各3个。此外，在第二上臂搭载层221A电接合的多个开关元件31和多个保护元件32的个数并不限定于此。在第二上臂搭载层221A中，多个开关元件31和多个保护元件32均在第二方向x2上排列。
如图9所示，第二下臂搭载层221B在第一方向x1上位于第二上臂搭载层221A与第二导电层222之间。第二下臂搭载层221B呈沿着第二方向x2的带状。在第二下臂搭载层221B中，多个开关元件31和多个保护元件32分别接合有各3个。此外，在第二下臂搭载层221B电接合的多个开关元件31和多个保护元件32的个数并不限定于此。在第二下臂搭载层221B中，多个开关元件31和多个保护元件32均在第二方向x2上排列。如图15所示，第二下臂搭载层221B经由多个导线41与电接合于第二上臂搭载层221A的多个开关元件31的主面电极311和多个保护元件32的阳极电极321导通。另外，在第二方向x2上在接近壳体70的第二下臂搭载层221B的端部，形成有呈在第一方向x1上延伸的带状的输出焊垫221C。输出焊垫221C在第二方向x2上与第二上臂搭载层221A和第二导电层222这两者接近。输出焊垫221C与输出端子25导通。
第二导电层222如图9和图18所示经由多个导线41与电接合于第二下臂搭载层221B的多个开关元件31的主面电极311和多个保护元件32的阳极电极321导通。第二导电层222位于在第一方向x1上的第二基片11B的另一端侧(图9的下方侧)。第二导电层222呈沿着第二方向x2的带状。
第二栅极层223如图15和图18所示经由多个第一栅极导线421与电接合于第二搭载层221的多个开关元件31的栅极电极313导通。第二栅极层223呈沿着第二方向x2的带状，并且在从厚度方向z看时与多个开关元件31相对。第二栅极层223具有第二上臂栅极层223A和第二下臂栅极层223B。
如图9所示，第二上臂栅极层223A在第一方向x1上位于第二上臂搭载层221A与壳体70之间。在从厚度方向z看时，第二上臂栅极层223A与电接合于第二上臂搭载层221A的多个开关元件31相对。如图15所示，第二上臂栅极层223A经由多个第一栅极导线421与电接合于第二上臂搭载层221A的多个开关元件31的栅极电极313导通。
如图9所示，第二下臂栅极层223B在第一方向x1上位于第二下臂搭载层221B与第二导电层222之间。在从厚度方向z看时，第二下臂栅极层223B与电接合于第二下臂搭载层221B的多个开关元件31相对。如图18所示，第二下臂栅极层223B经由多个第一栅极导线421与电接合于第二下臂搭载层221B的多个开关元件31的栅极电极313导通。
第二检测层224如图15和图18所示经由多个第一检测导线431与电接合于第二搭载层221的多个开关元件31的主面电极311导通。第二检测层224呈沿着第二方向x2的带状，并且在从厚度方向z看时与多个开关元件31相对。第二检测层224具有第二上臂检测层224A和第二下臂检测层224B。
如图9所示，第二上臂检测层224A在第一方向x1上位于第二上臂搭载层221A与第二上臂栅极层223A之间。在从厚度方向z看时，第二上臂检测层224A与电接合于第二上臂搭载层221A的多个开关元件31相对。如图15所示，第二上臂检测层224A经由多个第一检测导线431与电接合于第二上臂搭载层221A的多个开关元件31的主面电极311导通。
如图9所示，第二下臂检测层224B在第一方向x1上位于第二下臂搭载层221B与第二下臂栅极层223B之间。在从厚度方向z看时，第二下臂检测层224B与电接合于第二下臂搭载层221B的多个开关元件31相对。如图18所示，第二下臂检测层224B经由多个第一检测导线431与电接合于第二下臂搭载层221B的多个开关元件31的主面电极311导通。
如图3和图10所示，在第三基片11C的主面111配置有第三搭载层231、第三导电层232、第三栅极层233和第三检测层234。它们是由铜箔等的金属薄膜构成的导电部件。在它们的表面例如可以实施镀银。
在第三搭载层231中，如图10所示分别接合有多个开关元件31和多个保护元件32。第三搭载层231具有第三上臂搭载层231A和第三下臂搭载层231B。
如图10所示，第三上臂搭载层231A位于在第一方向x1上的第三基片11C的一端侧(图10的上方侧)。第三上臂搭载层231A呈沿着第二方向x2的带状。在第三上臂搭载层231A中，多个开关元件31和多个保护元件32分别电接合有各2个。此外，在第三上臂搭载层231A电接合的多个开关元件31和多个保护元件32的个数并不限定于此。在第三上臂搭载层231A中，多个开关元件31和多个保护元件32均在第二方向x2上排列。
图10所示，第三下臂搭载层231B在第一方向x1上位于第三上臂搭载层231A与第三导电层232之间。第三下臂搭载层231B呈沿着第二方向x2的带状。在第三下臂搭载层231B中，多个开关元件31和多个保护元件32分别电接合有各2个。此外，电接合于第三下臂搭载层231B的多个开关元件31和多个保护元件32的个数并不限定于此。在第三下臂搭载层231B中，多个开关元件31和多个保护元件32均在第二方向x2上排列。如图15所示，第三下臂搭载层231B经由多个导线41与电接合于第三上臂搭载层231A的多个开关元件31的主面电极311和多个保护元件32的阳极电极321导通。
第三导电层232如图10和图18所示经由多个导线41与电接合于第三下臂搭载层231B的多个开关元件31的主面电极311和多个保护元件32的阳极电极321导通。第三导电层232位于在第一方向x1上的第三基片11C的另一端侧(图10的下方侧)。第三导电层232呈沿着第二方向x2的带状。
第三栅极层233如图15和图18所示经由多个第一栅极导线421与电接合于第三搭载层231的多个开关元件31的栅极电极313导通。第三栅极层233呈沿着第二方向x2的带状，并且在从厚度方向z看时与多个开关元件31相对。第三栅极层233具有第三上臂栅极层233A和第三下臂栅极层233B。
如图10所示，第三上臂栅极层233A在第一方向x1上位于第三上臂搭载层231A与壳体70之间。在从厚度方向z看时，第三上臂栅极层233A与电接合于第三上臂搭载层231A的多个开关元件31相对。如图15所示，第三上臂栅极层233A经由多个第一栅极导线421与电接合于第三上臂搭载层231A的多个开关元件31的栅极电极313导通。
如图10所示，第三下臂栅极层233B在第一方向x1上位于第三下臂搭载层231B与第三导电层232之间。第三下臂栅极层233B是具有在第一方向x1上延伸的部分和在第二方向x2上延伸的部分的L字型的带状。其中，在第二方向x2延伸的部分在从厚度方向z看时与电接合于第三下臂搭载层231B的多个开关元件31相对。如图18所示，第三下臂栅极层233B经由多个第一栅极导线421与电接合于第三下臂搭载层231B的多个开关元件31的栅极电极313导通。
第三检测层234如图15和图18所示经由多个第一检测导线431与电接合于第三搭载层231的多个开关元件31的主面电极311导通。第三检测层234呈沿着第二方向x2的带状，并且在从厚度方向z看时与多个开关元件31相对。第三检测层234具有第三上臂检测层234A和第三下臂检测层234B。
如图10所示，第三上臂检测层234A在第一方向x1上位于第三上臂搭载层231A与第三上臂栅极层233A之间。在从厚度方向z看时，第三上臂检测层234A与电接合于第三上臂搭载层231A的多个开关元件31相对。如图15所示，第三上臂检测层234A经由多个第一检测导线431与电接合于第三上臂搭载层231A的多个开关元件31的主面电极311导通。
如图10所示，第三下臂检测层234B在第一方向x1上位于第三下臂搭载层231B与第三下臂栅极层233B之间。在从厚度方向z看时，第三下臂检测层234B与电接合于第三下臂搭载层231B的多个开关元件31相对。如图18所示，第三下臂检测层234B经由多个第一检测导线431与电接合于第三下臂搭载层231B的多个开关元件31的主面电极311导通。
第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A是指本申请的技术方案中所记载的“上臂搭载层”的各区域。另外，第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B是指本申请的技术方案所记载的“下臂搭载层”的各区域。
电源端子24如图2和图3所示是设置在半导体器件A10的外部连接端子的一个要素。如上文所述，电源端子24具有第一电源端子24A和第二电源端子24B。电源端子24与配置在半导体器件A10的外部的直流电源连接，并且由壳体70支承。电源端子24的构成材料例如是由铜形成的金属薄片。此外，在该金属薄片的表面可以实施镀镍(Ni)。第一电源端子24A是半导体器件A10的正极(P端子)。第二电源端子24B是半导体器件A10的负极(N端子)。第一电源端子24A和第二电源端子24B在第一方向x1上相互隔开间隔地配置。第一电源端子24A和第二电源端子24B均为相同形状。
如图11所示，电源端子24从第一方向x1看时弯曲为钩状。在电源端子24中，在露出于半导体器件A10的外部且与厚度方向z正交的部分，设置有在厚度方向z上贯通的连接孔241。在连接孔241中能够插入螺栓等的紧固部件。如图8所示，在电源端子24中，位于壳体70的内部并且与厚度方向z正交的部分连接有具有导电性的连接部件242。连接部件242例如是以铝(Al)为构成材料的多个导线。连接于第一电源端子24A的连接部件242的另一端与第一上臂搭载层211A的第一电源焊垫211C连接。由此，第一电源端子24A经由连接部件242与第一上臂搭载层211A导通。另外，连接于第二电源端子24B的连接部件242的另一端与第一导电层212的第二电源焊垫212A连接。由此，第二电源端子24B经由连接部件242与第一导电层212导通。
输出端子25如图2和图3所示是设置在半导体器件A10的外部连接端子的一个构成要素。输出端子25被划分为第一输出端子25A和第二输出端子25B这2个。此外，输出端子25也可以是不被划分为多个的单一的结构。输出端子25与配置在半导体器件A10的外部的电动机等的驱动对象连接，并且由壳体70支承。输出端子25在第二方向x2上相对于基片11位于与电源端子24相反侧。输出端子25的构成材料是与电源端子24相同的金属薄片。此外，在该金属薄片的表面可以实施镀镍。另外，第一输出端子25A和第二输出端子25B与第二下臂搭载层221B并联连接。第一输出端子25A和第二输出端子25B分别与配置在外部的半导体器件A10的驱动对象连接。在第二方向x2，第一输出端子25A与第一电源端子24A相对，第二输出端子25B与第二电源端子24B相对。第一输出端子25A和第二输出端子25B在第一方向x1上相互隔开间隔地配置。第一输出端子25A和第二输出端子25B均为相同形状。
如图11所示，输出端子25从第一方向x1看弯曲为钩状。在输出端子25中，在露出于半导体器件A10的外部且与厚度方向z正交的部分，设置有在厚度方向z贯通的连接孔251。在连接孔251能够插入螺栓等的紧固部件。如图9所示，在输出端子25中，在位于壳体70的内部且与厚度方向z正交的部分，连接有具有导电性的连接部件252。连接部件252例如是以铝为构成材料的多个导线。连接于输出端子25的连接部件252的另一端与配置在第二基片11B的第二下臂搭载层221B的输出焊垫221C连接。由此，输出端子25经由连接部件252与第二下臂搭载层221B导通。
中继导电部件261如图10所示，将第一搭载层211与第三搭载层231连接，并且将第二搭载层221与第三搭载层231连接。由此，第一搭载层211、第二搭载层221和第三搭载层231经由中继导电部件261相互导通。而且，中继导电部件261如图10所示将第一导电层212与第三导电层232连接，并且将第二导电层222与第三导电层232连接。由此，第一导电层212、第二导电层222和第三导电层232经由中继导电部件261相互导通。中继导电部件261例如是以铝作为构成材料的多个导线。
如图10所示，中继导电部件261包括第一部件261A、第二部件261B和第三部件261C。第一部件261A、第二部件261B和第三部件261C均在第二方向x2上延伸。第一部件261A将第一上臂搭载层211A与第三上臂搭载层231A连接，并且将第二上臂搭载层221A与第三上臂搭载层231A连接。由此，第一上臂搭载层211A和第二上臂搭载层221A经由第一部件261A彼此导通。第二部件261B将第一下臂搭载层211B与第三下臂搭载层231B连接，并且将第二下臂搭载层221B与第三下臂搭载层231B连接。由此，第一下臂搭载层211B和第二下臂搭载层221B经由第二部件261B彼此导通。第三部件261C将第一导电层212与第三导电层232连接，并且将第二导电层222与第三导电层232连接。由此，第一导电层212和第二导电层222经由第三部件261C彼此导通。
多个第一导电部件262如图10所示将第一栅极层213与第三栅极层233连接，并且将第二栅极层223与第三栅极层233连接。由此，第一栅极层213、第二栅极层223和第三栅极层233经由多个第一导电部件262彼此导通。多个第一导电部件262例如是以铝为构成材料的导线。多个第一导电部件262均在第二方向x2上延伸。多个第一导电部件262包括4根。第一根的第一导电部件262将第一上臂栅极层213A与第三上臂栅极层233A连接。第二根的第一导电部件262将第二上臂栅极层223A与第三上臂栅极层233A连接。第三根的第一导电部件262将第一下臂栅极层213B与第三下臂栅极层233B连接。第四根的第一导电部件262将第二下臂栅极层223B与第三下臂栅极层233B连接。
多个第二导电部件263如图10所示将第一检测层214与第三检测层234连接，并且将第二检测层224与第三检测层234连接。由此，第一检测层214、第二检测层224和第三检测层234经由多个第二导电部件263彼此导通。多个第二导电部件263例如是以铝为构成材料的导线。多个第二导电部件263均在第二方向x2上延伸。多个第二导电部件263包括4根。第一根的第二导电部件263将第一上臂检测层214A与第三上臂检测层234A连接。第二根的第二导电部件263将第二上臂检测层224A与第三上臂检测层234A连接。第三根的第二导电部件263将第一下臂检测层214B与第三下臂检测层234B连接。第四根的第二导电部件263将第二下臂检测层224B与第三下臂检测层234B连接。
栅极端子27如图2～图4所示是设置在半导体器件A10的外部连接端子的一个构成要素。栅极端子27与配置在外部的半导体器件A10的驱动电路(例如栅极驱动器等)连接。栅极端子27在从厚度方向z看时与基片11相对地配置，并且由壳体70支承。栅极端子27在厚度方向z上向基片11的主面111所朝向的一侧(厚度方向z)突出。栅极端子27例如是以铜为构成材料的金属杆。在该金属杆的表面实施了镀锡(Sn)。此外，在该金属杆的表面与镀锡之间也可以实施镀镍。如图12所示，在厚度方向z上接近基片11的栅极端子27的前端以沿着第一方向x1的方式弯曲为钩状。栅极端子27包括第一栅极端子27A和第二栅极端子27B。在第一栅极端子27A和第二栅极端子27B连接有一对第二栅极导线422。一对第二栅极导线422的构成材料例如是铝。
如图10所示，第一栅极端子27A以从厚度方向z看时接近第二上臂栅极层223A的方式与第二基片11B相对地配置。一端与第一栅极端子27A连接的第二栅极导线422的另一端连接于第三上臂栅极层233A。由此，第一栅极端子27A与电接合于第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的多个开关元件31的栅极电极313导通。
如图10所示，第二栅极端子27B以从厚度方向z看时接近第三下臂栅极层233B的方式与第三基片11C相对地配置。一端与第二栅极端子27B连接的第二栅极导线422的另一端连接于第三下臂栅极层233B。由此，第二栅极端子27B与电接合于第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的多个开关元件31的栅极电极313导通。
元件电流检测端子281如图2～图4所示是设置在半导体器件A10的外部连接端子的一个构成要素。元件电流检测端子281与配置在外部的半导体器件A10的控制电路连接。元件电流检测端子281与基片11相对地配置，并且由壳体70支承。元件电流检测端子281在厚度方向z上向栅极端子27所突出的一侧突出。元件电流检测端子281由与栅极端子27相同的构成材料的金属杆构成。元件电流检测端子281的形状与栅极端子27的形状相同。因此，在厚度方向z上与基片11接近的元件电流检测端子281的前端以沿着第一方向x1的方式弯曲为钩状。元件电流检测端子281包括第一检测端子281A和第二检测端子281B。在第一检测端子281A和第二检测端子281B连接有一对第二检测导线432。一对第二检测导线432的构成材料例如是铝。
如图10所示，第一检测端子281A以从厚度方向z看时接近第二上臂检测层224A的方式与第二基片11B相对地配置，并且接近第一栅极端子27A。一端与第一检测端子281A连接的第二检测导线432的另一端连接于第二上臂检测层224A。由此，第一检测端子281A与电接合于第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的多个开关元件31的主面电极311导通。
如图10所示，第二检测端子281B以从厚度方向z看时接近第一下臂检测层214B的方式与第一基片11A相对地配置、并且接近第二栅极端子27B。一端与第二检测端子281B连接的第二检测导线432的另一端连接于第一下臂检测层214B。由此，第二检测端子281B与电接合于第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的多个开关元件31的主面电极311导通。
电源电流检测端子282如图2～图4和图9所示是设置在半导体器件A10的外部连接端子的一个构成要素。电源电流检测端子282与配置在外部的半导体器件A10的控制电路连接，并且由壳体70支承。电源电流检测端子282在厚度方向z上向栅极端子27所突出的一侧突出。电源电流检测端子282由与栅极端子27相同的构成材料的金属杆构成。电源电流检测端子282在第一方向x1上的位置与第一栅极端子27A和第一检测端子281A相同，并且在第二方向x2上位于从第一检测端子281A向第一输出端子25A侧离开的位置。电源电流检测端子282以在第一方向x1上接近第二上臂搭载层221A的方式与第二基片11B相对地配置。电源电流检测端子282的形状与栅极端子27的形状相同。因此，在厚度方向z上接近第二基片11B的电源电流检测端子282的前端以沿着第一方向x1的方式弯曲为钩状。在该前端连接有电源电流检测导线44的一端。电源电流检测导线44的另一端与第二上臂搭载层221A连接。由此，电源电流检测端子282与第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A导通。电源电流检测导线44的构成材料例如是铝。
一对热敏电阻端子29如图2～图4和图8所示是设置在半导体器件A10的外部连接端子的一个构成要素。一对热敏电阻端子29与配置在外部的半导体器件A10的控制电路连接，并且由壳体70支承。一对热敏电阻端子29在厚度方向z上向栅极端子27突出的一侧突出。一对热敏电阻端子29由与栅极端子27相同的构成材料的金属杆构成。一对热敏电阻端子29在第一方向x1上的位置与第一栅极端子27A和第一检测端子281A相同，并且在第二方向x2上位于从第一栅极端子27A向第一电源端子24A侧离开的位置。一对热敏电阻端子29以在第一方向x1上接近热敏电阻搭载层215的方式与第一基片11A相对地配置。一对热敏电阻端子29的形状与栅极端子27的形状相同。因此，在厚度方向z上与第一基片11A接近的一对热敏电阻端子29的前端以沿着第一方向x1的方式弯曲为钩状。一对热敏电阻端子29的各自的该前端连接有一对热敏电阻导线45的一端。一对热敏电阻导线45的另一端连接于热敏电阻搭载层215的一对区域。由此，热敏电阻端子29与热敏电阻33导通。一对热敏电阻导线45的构成材料例如是铝。
多个开关元件31如图3所示在第一搭载层211、第二搭载层221和第三搭载层231的各个层中在第二方向x2上排列，并且是电接合的半导体元件。多个开关元件31在从厚度方向z看时是矩形形状(半导体器件A10中为正方形状)。开关元件31是使用以碳化硅(SiC)为主的半导体材料构成的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)。此外，开关元件31并不限定于MOSFET也可以是IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)。在半导体器件A10的说明中，开关元件31是n沟道型，并且以使用碳化硅为主的半导体材料构成的MOSFET作为对象。在半导体器件A10中，开关元件31的厚度为400μm以下，更优选是150μm以下。另外，开关元件31的击穿电压为1200V以上。
如图15～图20所示，多个开关元件31分别具有主面31A、背面31B、侧面31C、主面电极311、背面电极312、栅极电极313和绝缘膜314。主面31A、背面31B和侧面31C是指本申请的技术方案中记载的“第一元件主面”、“第一元件背面”和“第一元件侧面”。主面31A朝向厚度方向z上的基片11的主面111所朝向的一侧。背面31B朝向与主面31A相反一侧。多个开关元件31以背面31B与主面111相对的状态分别与第一搭载层211、第二搭载层221和第三搭载层231电接合。侧面31C与主面31A和背面31B这两者相连。侧面31C具有分别朝向第一方向x1和第二方向x2的任意者的多个区域(半导体器件A10中是4个区域)。
如图15～图20所示，主面电极311设置在主面31A。主面电极311在流通源极电流。主面电极311具有一对第一焊垫部311A和一对第二焊垫部311B。一对第一焊垫部311A和一对第二焊垫部311B均为在第二方向x2上相互隔开间隔的主面电极311的区域。在电接合于第一搭载层211的多个开关元件31中，一对第二焊垫部311B在第一方向x1上相对于一对第一焊垫部311A位于与第一下臂搭载层211B和第一导电层212的任意一者的相反侧。此外，相对于一对第一焊垫部311A的一对第二焊垫部311B的位置关系在第二搭载层221和第三搭载层231各自中所电接合的多个开关元件31中也是同样的。
如图15所示，在电接合于第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的多个开关元件31中，在多个一方第二焊垫部311B连接有多个第一检测导线431的一端。该多个第一检测导线431的另一端连接于第一上臂检测层214A、第二上臂检测层224A和第三上臂检测层234A的任意者。另外，如图18所示，在电接合于第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的多个开关元件31中，在多个一方第一焊垫部311A连接有多个第一检测导线431的一端。该多个第一检测导线431的另一端连接于第一下臂检测层214B、第二下臂检测层224B和第三下臂检测层234B的任意者。通过多个第一检测导线431，多个主面电极311分别与第一检测层214、第二检测层224和第三检测层234的任意者导通。多个第一检测导线431的构成材料例如是金(Au)。
如图16～图20(除了图18)所示，背面电极312设置在整个背面31B。在背面电极312中流通漏极电流。背面电极312通过第一接合层391与第一搭载层211、第二搭载层221和第三搭载层231的任意者电接合。第一接合层391具有导电性。第一接合层391被夹在多个背面电极312与第一搭载层211、第二搭载层221和第三搭载层231之间。第一接合层391的构成材料例如是以锡为主成分的无铅焊料。通过第一接合层391，多个背面电极312分别与第一搭载层211、第二搭载层221和第三搭载层231的任意者导通。
如图15和图18所示，栅极电极313设置在主面31A。对栅极电极313施加用于驱动多个开关元件31的各开关元件的栅极电压。如图15所示，在电接合于第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的多个开关元件31中，栅极电极313接近主面电极311的一对第二焊垫部311B。在该多个栅极电极313连接有一端连接于第一上臂栅极层213A、第二上臂栅极层223A和第三上臂栅极层233A的任意者的多个第一栅极导线421的另一端。另外，如图18所示，在电接合于第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的多个开关元件31中，栅极电极313接近主面电极311的一对第一焊垫部311A。在该多个栅极电极313连接有一端连接于第一下臂栅极层213B、第二下臂栅极层223B和第三下臂栅极层233B的任意者的多个第一栅极导线421的另一端。通过多个第一栅极导线421，多个栅极电极313分别与第一栅极层213、第二栅极层223和第三栅极层233的任意者导通。多个第一栅极导线421的构成材料例如是金。
如图15～图20所示，绝缘膜314设置在主面31A。绝缘膜314具有电绝缘性。绝缘膜314在从厚度方向z看时包围主面电极311。绝缘膜314例如是氧化硅(SiO2)层、氮化硅(Si3N4)层、聚苯并恶唑(PBO)层从主面31A其依次地层叠而成的膜。此外，在绝缘膜314中，也可以代替该聚苯并恶唑层而是聚酰亚胺层。在图15～图20中，在从厚度方向z看时将从绝缘膜314的周缘314A至主面电极311为止的长度表示为多个开关元件31的间隙Gp。间隙Gp是沿着第一方向x1和第二方向x2的任意者的长度。周缘314A在从厚度方向z看时成矩形形状(在半导体器件A10中为正方形状)。在从厚度方向z看时，使相对于周缘314A的一个边的长度(周缘314A为长方形的情况下短边的长度)的间隙Gp的长度的比例为5～25％。间隙Gp的长度变得越大，开关元件31的绝缘耐压能够提高。
多个保护元件32如图3所示在第一搭载层211、第二搭载层221和第三搭载层231各自中在第二方向x2上排列，并且是电接合的半导体元件。多个保护元件32在从厚度方向z看时为矩形形状。多个保护元件32以与多个开关元件31独立地导通的方式排列。多个保护元件32与多个开关元件31的主面电极311和背面电极312这两者导通。由此，1个开关元件31和与其对应的1个保护元件32构成1组并联电路。多个保护元件32例如是使用以碳化硅为主的半导体材料构成的肖特基势垒二极管。在半导体器件A10中，保护元件32的厚度为400μm以下，更优选为150μm以下。另外，保护元件32的击穿电压为1200V以上。
如图15～图20所示，多个保护元件32分别具有主面32A、背面32B、侧面32C、阳极电极321和阴极电极322以及绝缘膜323。主面32A是指本申请的技术方案所记载的“第二元件主面”。主面32A在厚度方向z上朝向基片11的主面111所朝向的一侧。背面32B朝向与主面32A相反一侧。多个保护元件32以背面32B与主面111相对的状态与第一搭载层211、第二搭载层221和第三搭载层231分别电接合。侧面32C与主面32A和背面32B这两者相连。侧面32C具有分别朝向第一方向x1和第二方向x2的任意者的多个区域(在半导体器件A10中为4个区域)。
如图15～图20所示，阳极电极321设置在主面32A。阳极电极321与设置有该阳极电极321的保护元件32对应的开关元件31的主面电极311导通。
如图16和图19所示，阴极电极322设置在整个背面32B。阴极电极322通过第二接合层392与第一搭载层211、第二搭载层221和第三搭载层231的任意者电接合。第二接合层392具有导电性。第二接合层392夹在多个阴极电极322与第一搭载层211、第二搭载层221和第三搭载层231之间。第二接合层392的构成材料与第一接合层391的构成材料相同。通过第二接合层392，阴极电极322经由第一搭载层211、第二搭载层221和第三搭载层231的任意者与设置有该阴极电极322的保护元件32对应的开关元件31的背面电极312导通。
如图16和图19所示，绝缘膜323设置在主面32A。绝缘膜323具有电绝缘性。如图15和图18所示，绝缘膜323在从厚度方向z看时包围阳极电极321。绝缘膜323例如是氧化硅层、氮化硅层、聚苯并恶唑层从主面32A依次地层叠而成的膜。此外，在绝缘膜323中，也可以代替该聚苯并恶唑层而使用聚酰亚胺层。
热敏电阻33如图3和图8所示，是电接合于热敏电阻搭载层215的元件。热敏电阻33例如是NTC(Negative Temperature Coefficient，负温度系数)热敏电阻。NTC热敏电阻具有相对于温度上升而电阻逐渐降低的特性。热敏电阻33能够作为半导体器件A10的温度检测用传感器使用。
多个导线41如图15～图17所示与多个开关元件31的主面电极311、第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的任意者连接。多个导线41如图18～图20所示与多个开关元件31的主面电极311、第一导电层212、第二导电层222和第三导电层232的任意者连接。多个导线41的构成材料例如是铝。导线41的直径形成为比第一栅极导线421和第一检测导线431各自的直径大。
如图15～图17所示，在电接合于第一上臂搭载层211A的多个开关元件31中，多个导线41与多个主面电极311和第一下臂搭载层211B连接。如图18～图20所示，在电接合于第一下臂搭载层211B的多个开关元件31中，多个导线41与多个主面电极311和第一导电层212连接。由此，电接合于第一搭载层211的多个开关元件31的主面电极311与第一下臂搭载层211B和第一导电层212的任意者导通。
如图15～图17所示，在电接合于第二上臂搭载层221A的多个开关元件31中，多个导线41与多个主面电极311和第二下臂搭载层221B连接。如图18～图20所示，在电接合于第二下臂搭载层221B的多个开关元件31中，多个导线41与多个主面电极311和第二导电层222连接。由此，电接合于第二搭载层221的开关元件31的主面电极311与第二下臂搭载层221B和第二导电层222的任意者导通。
如图15～图17所示，在电接合于第三上臂搭载层231A的多个开关元件31中，多个导线41与多个主面电极311和第三下臂搭载层231B连接。如图18～图20所示，电接合于第三下臂搭载层231B的多个开关元件31中，多个导线41与多个主面电极311和第三导电层232连接。由此，电接合于第三搭载层231的开关元件31的主面电极311与第三下臂搭载层231B和第三导电层232的任意者导通。
如图15～图20所示，多个导线41在第一方向x1上延伸。多个导线41分别具有第一焊接部411。多个第一焊接部411与多个开关元件31的主面电极311接触。另外，多个开关元件31各自中，多个导线41包括一对内导线41A和一对外导线41B。一对外导线41B在第二方向x2上排列在一对内导线41A的两侧。
基于图15～图17，说明第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A各自所电接合的多个开关元件31的各开关元件中的多个导线41的结构。如图17所示，一对内导线41A的第一焊接部411与主面电极311的一对第一焊垫部311A接触。如图16所示，一对外导线41B的第一焊接部411与主面电极311的一对第一焊垫部311A和一对第二焊垫部311B这两者接触。如图15和图16所示，一对外导线41B的第一焊接部411分别具有第一连接部411A、第二连接部411B和连结部411C。第一连接部411A与第一焊垫部311A接触。第二连接部411B与第二焊垫部311B接触。连结部411C在第一方向x1上被夹在第一连接部411A与第二连接部411B之间。连结部411C在厚度方向z上向开关元件31的主面31A所朝向的一侧突出。
如图15和图16所示，第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A各自所电接合的多个开关元件31的各开关元件中的多个导线41均具有第二焊接部412。第二焊接部412与保护元件32的阳极电极321接触。由此，电接合于第一上臂搭载层211A的多个保护元件32的阳极电极321与同其对应的多个开关元件31的主面电极311、第一下臂搭载层211B这两者导通。电接合于第二上臂搭载层221A的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311、第二下臂搭载层221B这两者导通。并且，电接合于第三上臂搭载层231A的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311、第三下臂搭载层231B这两者导通。
基于图18～图20，说明第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B各自所电接合的多个开关元件31的各开关元件中的多个导线41的结构。如图20所示，一对内导线41A的第一焊接部411与主面电极311的一对第一焊垫部311A接触。如图19所示，一对外导线41B的第一焊接部411与主面电极311的一对第一焊垫部311A和一对第二焊垫部311B这两者接触。如图18和图19所示，一对外导线41B的第一焊接部411分别具有第一连接部411A、第二连接部411B和连结部411C。第一连接部411A与第一焊垫部311A接触。第二连接部411B与第二焊垫部311B接触。连结部411C在第一方向x1上夹在第一连接部411A与第二连接部411B之间。连结部411C在厚度方向z上向开关元件31的主面31A所朝向的一侧突出。
如图18和图19所示，第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B各自所电接合的多个开关元件31的各开关元件中的一对外导线41B均具有第二焊接部412。第二焊接部412与保护元件32的阳极电极321接触。由此，电接合于第一下臂搭载层211B的多个保护元件32的阳极电极321与同其对应的多个开关元件31的主面电极311、第一导电层212这两者导通。电接合于第二下臂搭载层221B的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311、第二导电层222这两者导通。并且，电接合于第三下臂搭载层231B的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311、第三导电层232这两者导通。
如图18所示，在第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B各自所电接合的多个保护元件32的阳极电极321分别连接有一对辅助导线46。一对辅助导线46的另一端与该多个保护元件32所对应的多个开关元件31的主面电极311的一对第二焊垫部311B连接。一对辅助导线46在第二方向x2上位于一对外导线41B之间。一对辅助导线46的构成材料与多个导线41的构成材料相同。另外，辅助导线46的直径与导线41的直径相同。
耐湿层51如图15～图20所示覆盖多个开关元件31的至少任一个侧面31C。耐湿层51的构成材料能够选择温度循环强的、并且水分的透过性比密封树脂52(半导体器件A10中是硅凝胶)低的电绝缘材料。选择了这样的电绝缘材料的耐湿层51由聚酰亚胺和硅凝胶构成。在耐湿层51中的聚酰亚胺和硅凝胶的重量含有比为，在硅凝胶为1的情况下，相对于该硅凝胶聚酰亚胺为1.5以上7.0以下。即，在耐湿层51中，聚酰亚胺的重量比硅凝胶的重量大。在耐湿层51中，聚酰亚胺的分子和硅凝胶的分子成为混合存在的状态。更优选的是，聚酰亚胺的分子和硅凝胶的分子在耐湿层51的整体中均匀地分散。由此，能够有效地抑制由于温度循环而在耐湿层51中发生皲裂，因此能够适当地保持抑制水分侵入这样的耐湿层51的功能。此外，在半导体器件A10中，说明了仅由聚酰亚胺和硅凝胶构成的耐湿层51的例子，但当然也可以在这些材料的基础上，进一步混合其它的材料来构成耐湿层51。另外，在半导体器件A10中，以耐湿层51由聚酰亚胺和硅凝胶的混合材料构成为例进行了说明，但是用其它的材料也可以选择水分透过性低的材料。例如，耐湿层51也可以由聚苯并恶唑和硅凝胶的混合材料构成。
说明半导体器件A10的耐湿层51的形成方法的一例。准备包含聚酰亚胺、硅凝胶和溶剂、且具有流动性的合成树脂材料。该溶剂具有挥发性。接着，利用滴注器在搭载层(第一搭载层211、第二搭载层221和第三搭载层231)滴注该合成树脂材料。由此，该合成树脂材料浸润到开关元件31的侧面31C，侧面31C成为被该合成树脂材料覆盖的状态。最后，使该合成树脂材料热固化，由此形成耐湿层51。这时，该溶剂挥发。依据这样的形成方法，容易形成覆盖开关元件31的侧面31C的耐湿层51。
如图15～图17所示，耐湿层51与第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的任意者和多个开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨(遍及)第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A的任意者与侧面31C之间，即跨接合层39和背面电极312。
如图18～图20所示，耐湿层51与第一下臂搭载层211B、第二下臂搭载层221B及第三下臂搭载层231B的任意者和多个开关元件31的至少一个侧面31C这两者接触。耐湿层51在厚度方向z上跨第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B的任意者与侧面31C之间，即跨接合层39和背面电极312。
因此，耐湿层51与第一搭载层211、第二搭载层221和第三搭载层231的任意者和至少一个的多个侧面31C这两者接触。耐湿层51在厚度方向z上跨第一搭载层211、第二搭载层221和第三搭载层231的任意者与侧面31C之间。
如图15、图16、图18和图19所示，耐湿层51将开关元件31的侧面31C和与开关元件31成对的保护元件32(相对于开关元件31反并联连接的保护元件32)的侧面32C一体地覆盖。在这些图所示的例子中，耐湿层51与一对开关元件31和保护元件32对应地设置。即、构成为耐湿层51被划分为多个区域，这多个区域覆盖一对开关元件31的侧面31C和保护元件32的侧面32C的结构。除了这样的结构以外，也可以构成为在第一搭载层211、第二搭载层221和第三搭载层231各自中，耐湿层51将多个开关元件31的侧面31C一体地覆盖的结构。
密封树脂52如图11和图12所示收纳在由壳体70和散热片61包围的区域中。如图16、图17、图19和图20所示，密封树脂52覆盖多个开关元件31和耐湿层51这两者。密封树脂52除此以外还覆盖多个保护元件32。密封树脂52优选耐热性和密接性优异，并且具有电绝缘性的合成树脂。密封树脂52例如是热固化性有机聚硅氧烷为主成分的硅凝胶。密封树脂52暴露于大气中。
散热片61如图11和图12所示与基片11的背面112接合。在半导体器件A10中，散热片61经由导热层62和基片接合层69(均在后文说明详细内容)分别接合于第一基片11A的背面112、第二基片11B的背面112和第三基片11C的背面112。散热片61例如是由铜形成的金属板构成的。在该金属板的表面可以实施镀镍。如图7～图9所示，从厚度方向z看时在散热片61的四角设置有多个支持孔611。多个支持孔611分别在厚度方向z上贯通散热片61。多个支持孔611用于将接合于基片11的散热片61支承在壳体70。
导热层62如图11和图12所示配置在基片11的背面112。导热层62例如是由铜箔等的金属材料构成的。导热层62使由多个开关元件31的驱动所产生的热传导至散热片61。
基片接合层69如图11和图12所示是存在于散热片61与导热层62之间的接合件。在半导体器件A10中，基片接合层69的构成材料是以锡为主成分的无铅焊料。散热片61通过基片接合层59与基片11接合。
壳体70如图3所示是从厚度方向z看时包围基片11的周围的电绝缘部件。壳体70为框状。壳体70由例如PPS(聚苯硫醚)等的具有电绝缘性的、并且耐热性优异的合成树脂构成。壳体70具有一对侧壁71、一对端子基座72、多个安装部73、电源端子座74和输出端子座75。
如图2、图3、图5和图6所示，一对侧壁71在第一方向x1上相互隔开间隔，并且为槽形状。各个侧壁71沿着第二方向x2和厚度方向z这两个方向配置，并且厚度方向z上的一端与散热片61接触。第二方向x2上的各个侧壁71的两端与一对端子基座72相连。在一个侧壁71的内部配置有第一栅极端子27A、第一检测端子281A、电源电流检测端子282和一对热敏电阻端子29。另外，在另一个侧壁71的内部配置有第二栅极端子27B和第二检测端子281B。如图8～图10所示，在厚度方向z与基片11接近的这些端子的前端均支承在侧壁71。
如图3、图8和图9所示，一对端子基座72在第二方向x2上相互隔开间隔。各个端子基座72沿着第二方向x2配置。在一个端子基座72连接有向第二方向x2的外侧突出的电源端子座74，电源端子24的一部分支承在该端子基座72。在另一个端子基座72连接有向第二方向x2的外侧突出的输出端子座75，输出端子25的一部分支承在该端子基座72。
如图2、图8和图9所示，多个安装部73在从厚度方向z看时设置在壳体70的四角。在多个安装部73分别设置有在厚度方向z上贯通安装部73的安装孔731。多个安装孔731的位置与设置在散热片61的多个支持孔611对应。通过在多个安装孔731和多个支持孔611中嵌入销等的紧固部件，能够将散热片61支承在壳体70。
如图2、图5和图8所示，电源端子座74支承与其相连的端子基座72和电源端子24。电源端子座74包括第一端子座741和第二端子座742。第一端子座741和第二端子座742在第一方向x1上相互隔开间隔。在第一端子座741支承着第一电源端子24A的一部分，该被支承的部分露出于半导体器件A10的外部。在第二端子座742支承着第二电源端子24B的一部分，该被支承部分露出于半导体器件A10的外部。另外，如图8和图13所示，在第一端子座741和第二端子座742的各自的内部配置有螺母743。各个螺母743在厚度方向z上与设置在第一电源端子24A和第二电源端子24B的任意者的连接孔241对应。插入到连接孔241的螺栓等的紧固部件与螺母743螺合。
如图2、图6和图9所示，输出端子座75支承与其相连的端子基座72和输出端子25。输出端子座75包括第一端子座751和第二端子座752。第一端子座751和第二端子座752在第一方向x1上相互隔开间隔。在第一端子座751支承着第一输出端子25A的一部分，该被支承的部分露出于半导体器件A10的外部。在第二端子座752支承着第二输出端子25B的一部分，该被支承的部分露出于半导体器件A10的外部。另外，如图9和图14所示，在第一端子座751和第二端子座752各自的内部配置有螺母753。各个螺母753在厚度方向是与在第一输出端子25A和第二输出端子25B任意者所设置的连接孔251对应。插入到连接孔251的螺栓等的紧固部件与螺母753螺合。
顶板79如图2、图11和图12所示将由散热片61和壳体70形成的半导体器件A10的内部区域封闭。顶板79与基片11的主面111相对，并且以在厚度方向z上与主面111离开的状态支承在壳体70的一对侧壁71。顶板79由具有电绝缘性的合成树脂构成。
接着，基于图21说明半导体器件A10中的电路结构。
如图21所示，在半导体器件A10中形成有上臂电路81和下臂电路82这2个开关回路。上臂电路81由第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A、以及与其电接合的多个开关元件31和多个保护元件32构成。电接合于上述各搭载层的多个开关元件31和多个保护元件32均在第一电源端子24A与输出端子25之间并联连接。在上臂电路81的多个开关元件31的栅极电极313均与第一栅极端子27A并联连接。通过配置在半导体器件A10的外部的栅极驱动器等的驱动电路对第一栅极端子27A施加栅极电压，由此能够同时驱动上臂电路81中的多个开关元件31。
上臂电路81中的多个开关元件31的主面电极311均与第一检测端子281A并联连接。在上臂电路81中的多个开关元件31中流通的源极电流经由第一检测端子281A被输入到配置在半导体器件A10的外部的控制电路。
在上臂电路81中，通过第一电源端子24A和第二电源端子24B对第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A施加的电压经由电源电流检测端子282被输入到配置于外部的半导体器件A10的控制电路。
下臂电路82中，第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B、以及与其电接合的多个开关元件31和多个保护元件32均在输出端子25与第二电源端子24B之间并联连接。下臂电路82中的多个开关元件31的栅极电极313均与第二栅极端子27B并联连接。通过配置在半导体器件A10的外部的栅极驱动器等的驱动电路对第二栅极端子27B施加栅极电压，由此能够同时驱动下臂电路82中的多个开关元件31。
下臂电路82中的多个开关元件31的主面电极311均与第二检测端子281B并联连接。下臂电路82中的多个开关元件31中流通的源极电流经由第二检测端子281B被输入到配置于半导体器件A10的外部的控制电路。
在第一电源端子24A和第二电源端子24B连接直流电源，并且通过上臂电路81和下臂电路82中的多个开关元件31进行驱动，能够从输出端子25输出各种各样的频率的交流电压。从输出端子25输出的该交流电压供给到电动机等的电力供给对象。
接着，说明半导体器件A10的作用效果。
依据半导体器件A10的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨该搭载层和侧面31C之间。如图22所示，当由于高温高湿的影响水分浸入到密封树脂52时，成为容易从开关元件31的主面电极311产生漏电流Lc的状态。在开关元件31中，漏电流Lc在绝缘膜314的表面和侧面31C传导而流通。通过具有耐湿层51，由于漏电流Lc的通路变得更长，因此漏电流Lc变得不易流通。由此，能够抑制漏电流Lc到达搭载层，因此能够实现防止因为漏电流Lc通电导致的开关元件31的破坏。因此，依据半导体器件A10，在高温高湿下能够发挥更稳定的性能。此外，在开关元件31和保护元件32的厚度为150μm以下的比较薄的情况下，因为漏电流Lc的通路变短，当对这些半导体元件施加1200V以上的电压时，漏电流Lc变得更容易流通。像这样，对厚度比较薄的开关元件31设置耐湿层51尤其有效。
另一方面，如图23所示，在不具有耐湿层51的比较例B10中，漏电流Lc在开关元件31的侧面31C传导而与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)导通。由此，在开关元件31中，引起主面电极311与背面电极312的短路，开关元件31被破坏。
关于耐湿层51的构成材料优选包含聚酰亚胺的材料。聚酰亚胺为温度循环较强的、且不容易受潮的电绝缘材料。由于该构成材料中包含聚酰亚胺，能够发挥即使如图22所示在高温高湿下也不容易使漏电流Lc沿着开关元件31的侧面31C流通这样的耐湿层51的功能。
在耐湿层51的构成材料中，优选不仅含有聚酰亚胺还含有硅凝胶。利用这样的构成材料，与仅由聚酰亚胺构成的耐湿层51相比较，能够使耐湿层51的杨氏模量降低。由此，耐湿层51变得容易适应半导体器件A10的使用时产生的开关元件31的热应变。因此，能够降低作用于开关元件31的剪切应力。
另外，通过耐湿层51形成为包含聚酰亚胺和硅凝胶的结构，能够进一步提高耐湿层51对于温度循环的耐性。对于具有仅由聚酰亚胺构成的耐湿层51的半导体器件A10进行了在-40～125℃的温度循环测试的情况下，半导体器件A10大约在20次被破坏。可以认为这是因为耐湿层51产生皲裂，水分从该皲裂浸入导致的。另一方面，对于具有由聚酰亚胺和硅凝胶构成的耐湿层51的半导体器件A10以相同的条件进行了温度循环测试的情况下，半导体器件A10即使超过1000次也没有被破坏。这是由于与仅由聚酰亚胺构成的耐湿层51相比较，耐湿层51的杨氏模量降低，由于热膨胀和热收缩而在耐湿层51中产生的剪切应力降低。因此，耐湿层51更优选是包含聚酰亚胺和硅凝胶的结构。
半导体器件A10具有与开关元件31的主面电极311连接的多个导线41。多个导线41在第一方向x1上延伸。由此，能够不会被多个导线41阻碍地形成覆盖开关元件31的侧面31C的耐湿层51。
一对外导线41B的第一焊接部411分别具有与第一焊垫部311A接触的第一连接部411A、与第二焊垫部311B接触的第二连接部411B、和夹在第一连接部411A和第二连接部411B之间的连结部411C。连结部411C在厚度方向z上向开关元件31的主面31A所朝向的一侧突出。如图16和图19所示，优选在厚度方向z上从开关元件31的主面电极311的表面至连结部411C的顶点C的连结部411C的高度H为导线41的直径的3倍以上。例如，导线41的直径为300μm的情况下，优选连结部411C的高度H为900μm以上。由此，连结部411C作为在第一方向x1上能够弹性变形的伸缩体发挥功能，因此能够使作用于第一连接部411A和第二连接部411B的剪切应力降低。因此，能够防止由于该剪切应力而第一焊接部411从主面电极311剥离。在半导体器件A10中，使导线41的直径为400μm，连结部411C的高度H为1600μm。此外，在半导体器件A10中，使连结部411C的高度H为800μm的情况下，通过后述的ΔTj功率循环测量测试，第一连接部411A和第二连接部411B的至少某个产生了剥离。
半导体器件A10具有与基片11的背面112接合的散热片61。由此，能够使从多个开关元件31所产生的热有效地散出到半导体器件A10的外部。在该情况下，基片11优选由热传导性优异的陶瓷(氮化铝等)构成。
图24～图50表示作为半导体器件A10的变形例的半导体器件A11～半导体器件A15。
(第一变形例)
基于图24和图25，说明半导体器件A10的第一变形例的半导体器件A11。半导体器件A11是耐湿层51相对开关元件31的接触面积比上述的半导体器件A10的该接触面积小的例子。此外，图24的截面位置与图16的断面位置相同。图25的截面位置与图19的截面位置相同。
如图24和图25所示，耐湿层51覆盖开关元件31的侧面31C的一部分。
接着，说明半导体器件A11的作用效果。
依据半导体器件A11的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨该搭载层和侧面31C之间。因此，依据半导体器件A11也能够在高温高湿下发挥更稳定的性能。
(第二变形例)
如图26～图31所示，关于半导体器件A10的第二变形例的半导体器件A12进行说明。半导体器件A12是耐湿层51相对开关元件31的接触面积比上述半导体器件A10的该接触面积大的例子。
如图26～图31所示，在开关元件31中，耐湿层51与侧面31C和绝缘膜314这两者接触。耐湿层51跨从厚度方向z看时的绝缘膜314的周缘314A。
接着，说明半导体器件A12的作用效果。
依据半导体器件A12的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C两者接触。耐湿层51在厚度方向z上跨该搭载层与侧面31C之间。因此，依据半导体器件A12也能够在高温高湿下发挥更稳定的性能。
在半导体器件A12的开关元件31中，耐湿层51与侧面31C和绝缘膜314这两者接触。耐湿层51跨从厚度方向z看时的绝缘膜314的周缘314A。由此，如图22所示的漏电流Lc的通路相比半导体器件A10进一步变长，因此漏电流Lc相比半导体器件A10更加难以流通。另外，由于耐湿层51覆盖绝缘膜314，能够保护绝缘膜314不受外部因素影响。
(第三变形例)
基于图32～图37关于半导体器件A10的第三变形例的半导体器件A13进行说明。半导体器件A13是耐湿层51相对开关元件31的接触面积比上述的半导体器件A12的该接触面积大的例子。
如图32～图37所示，在开关元件31中，耐湿层51与侧面31C和绝缘膜314这两者接触。耐湿层51跨从厚度方向z看时的绝缘膜314的周缘314A。另外，耐湿层51也与主面电极311的至少一部分接触。
接着，说明半导体器件A13的作用效果。
依据半导体器件A13的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨该搭载层与侧面31C之间。因此，根据半导体器件A13也能够在高温高湿下发挥更稳定的性能。
在半导体器件A13的开关元件31中，耐湿层51与侧面31C和绝缘膜314这两者接触，并且与主面电极311的至少一部分接触。如图32和图35所示，在从厚度方向z看时耐湿层51与主面电极311的一部分重叠并且成为包围主面电极311的状态。由此，侧面31C的绝缘耐压相比半导体器件A12提高，因而图22所示的漏电流Lc相比半导体器件A12更难以流通。另外，由于耐湿层51覆盖绝缘膜314，能够保护绝缘膜314不受外部因素影响。
(第四变形例)
基于图38～图43，说明半导体器件A10的第四变形例的半导体器件A14。半导体器件A14是耐湿层51相对开关元件31的接触面积比上述的半导体器件A13的该接触面积大的例子。
如图38～图43所示，在开关元件31中，耐湿层51与侧面31C和绝缘膜314这两者接触。耐湿层51跨从厚度方向z看时的绝缘膜314的周缘314A。耐湿层51与主面电极311和多个导线41的第一焊接部411的至少一部分也分别接触。因此，由耐湿层51将多个开关元件31遍及整体地覆盖。但是，由于第一焊接部411没有被耐湿层51弯曲地覆盖，第一焊接部411的上端从耐湿层51露出。即，覆盖开关元件31的主面31A的耐湿层51的厚度比导线41的直径小。
如图38、图39、图41和图42所示，耐湿层51将与开关元件31对应的保护元件32的表面的整体覆盖。但是，多个导线41的第二焊接部412没有被耐湿层51完全覆盖，因此第二焊接部412的上端从耐湿层51露出。即，覆盖保护元件32的主面32A的耐湿层51的厚度比导线41的直径小。
接着，说明半导体器件A14的耐湿层51的形成方法的一例。准备包含聚酰亚胺、硅凝胶和溶剂并且具有流动性的合成树脂材料。该溶剂具有挥发性。接着，通过导线焊接工序将多个开关元件31和多个保护元件32与搭载着它们的搭载层(第一搭载层211、第二搭载层221和第三搭载层231)等进行电连接之后，利用滴注器在开关元件31和保护元件32各自的上表面滴注该合成树脂材料。由于该合成树脂具有流动性，在包括主面电极311、栅极电极313和绝缘膜314的开关元件31的上表面整体扩展，并且从开关元件31的侧面31C扩展至搭载层。在保护元件32中也同样，保护元件32的表面的整体被该合成树脂材料覆盖。由此，开关元件31的表面的整体成为由该合成树脂材料覆盖的状态。由于该合成树脂材料的表面张力，开关元件31的上表面上的该合成树脂材料的厚度大致是均匀的。最后，通过使该合成树脂材料热固化，形成耐湿层51。这时，该溶剂挥发。依据这一形成方法，能够容易地构成覆盖开关元件31和保护元件32的耐湿层51。
接着，说明半导体器件A14的作用效果。
依据半导体器件A14的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨该搭载层与侧面31C之间。因此，依据半导体器件A14也能够在高温高湿下发挥更稳定的性能。
多个开关元件31的各自中，耐湿层51与侧面31C和绝缘膜314这两者接触。并且，耐湿层51与主面电极311和多个导线41的第一焊接部411的至少一部分也接触。由此，开关元件31的整体被耐湿层51覆盖，因此能够抑制侵入到密封树脂52的水分到达开关元件31的表面。由此，能够更加有效地防止伴随该水分的影响产生的如图22所示的漏电流Lc所导致的多个开关元件31的绝缘击穿。另外，由于耐湿层51覆盖绝缘膜314，能够防止绝缘膜314不受外部因素影响。
多个开关元件31分别具有在厚度方向z上突出的第一焊接部411的连结部411C一对外导线41B在第二方向x2上配置在一对内导线41A的两侧。由此，能够不对连结部411C造成干扰地、从开关元件31的主面31A的上方滴注用于形成耐湿层51的合成树脂材料。此外，如图38所示，在半导体器件A14中，连结部411C仅设置在一对外导线41B的第一焊接部411。作为一个例子，也能够考虑连结部411C不仅设置在一对外导线41B的第一焊接部411而且也设置在一对内导线41A的第一焊接部411。但是，在该情况下，相邻的2个连结部411C更加接近，因此使用于形成耐湿层51的合成树脂材料滴注在开关元件31变得非常困难。并且，在将该合成树脂材料滴注在开关元件31时，存在该合成树脂材料蔓延至连结部411C的上端的可能性。当成为这样的状态时，由于耐湿层51的杨氏模量比较高，由于从开关元件31产生的热对连结部411C作用更大的剪切应力。由此，第一焊接部411的第一连接部411A和第二连接部411B有可能从开关元件31的主面电极311剥离。因此，从半导体器件A14的可靠性的观点考虑，优选能够确保使相邻的2个连结部411C的在第二方向x2上的间隔更长。
耐湿层51也覆盖该耐湿层51覆盖的开关元件31所对应的保护元件32的整体。由此，能够更有效地包含多个保护元件32不受外部因素影响。但是，由于第一焊接部411没有被耐湿层51完全覆盖，第一焊接部411的上端从耐湿层51露出。即，覆盖开关元件31的主面31A的耐湿层51的厚度比导线41的直径小。由此，与第一焊接部411被耐湿层51完全覆盖的情况相比较，能够抑制对第一焊接部411作用的剪切应力过度变大的情况。因此，能够抑制第一焊接部411从开关元件31的主面电极311剥离，提高半导体器件A14的可靠性。
接着，基于图50说明半导体器件A14中的耐湿层51的优选厚度。图50是基于半导体器件A14中的耐湿层51的厚度不同表示出H3TRB测试结果和ΔTj功率循环测试结果。图50所示的耐湿层51的厚度是指开关元件31的绝缘膜314的角部(与周缘314A和侧面31C两者相连的部分)的耐湿层51的厚度。在H3TRB测试中，在进行该测试之前对半导体器件A14实施-40～125℃的温度循环。该温度循环的次数为300次。在H3TRB测试中用于驱动半导体器件A14的直流电压为如后述的1360V。ΔTj功率循环测试中，使将多个开关元件31与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)电接合的第一接合层391的温度ΔTj为100℃。由此，ΔTj功率循环测试中的温度循环的范围为50～150℃。
图50的左侧的纵轴表示基于H3TRB测试的半导体器件A14的耐性时间。该耐性时间是指从该测试开始至半导体器件A14的至少任一个开关元件31绝缘击穿为止的时间。图50的右侧的纵轴表示与开关元件31的主面电极311连接的导线41的第一焊接部411通过ΔTj功率循环测试从主面电极311剥离了时的温度循环的次数(ΔTj功率循环)。要求的该温度循环的次数(图50所示的ΔTj功率循环的标准值)为15000次。图50的横轴为耐湿层51的厚度。
如图50所示，当耐湿层51的厚度超过10μm时，半导体器件A14的耐性时间急剧变长。这是由于使耐湿层51的厚度越大，能够提高水分的浸入导致的开关元件31的破坏的耐性(吸湿可靠性)。另一方面，当逐渐增大耐湿层51的厚度时，ΔTj功率循环逐渐降低。这是由于当使耐湿层51的厚度越大，导线41的第一焊接部411越容易从开关元件31的主面电极311剥离、或者导线41的第二焊接部412变得容易从保护元件32的阳极电极321剥离。基于这些测试结果，优选耐湿层51的厚度为40μm以上200μm以下。更优选耐湿层51的厚度为50μm以上100μm以下。此外，实验中能够确认开关元件31的上表面上的耐湿层51的厚度为耐湿层51的角部的厚度的1.2倍。因此，开关元件31的上表面上的耐湿层51的厚度优选为48μm以上240μm以下，更优选的是60μm以上120μm以下。
图51表示关于半导体器件A14与图23所示的不具有耐湿层51的比较例B10分别进行了H3TRB测试时的测试结果(单位：h)。如上所述，在H3TRB测试中合格(装置耐性时间为1000h以上)的半导体器件期待在高温高湿下能够发挥更稳定的性能。额定电压为1700V的情况下进行H3TRB测试时，在该测试中用于驱动半导体器件A14和比较例B10这两者的直流电压设定为1360V(额定电压的80％)。基于该直流电压进行了H3TRB测试的结果，半导体器件A14的装置耐性时间为1000h以上，是合格的。因此，半导体器件A14期待在高温高湿下能够发挥更稳定的性能。另一方面，比较例B10的装置耐性时间为10～500h，是不合格的。因此，比较例B10从在高温高湿下能够发挥更稳定的性能的观点考虑与半导体器件A14相比可以说是较差的。
如图51所示，关于进行了H3TRB测试时的密封树脂52的绝缘电阻降低率(单位：％)，在半导体器件A14为20％，在比较例B10为84％。即使由于在高温高湿下水分浸入密封树脂52的情况下，耐湿层51使图22所示的漏电流Lc难以沿着多个开关元件31的侧面31C流通，因此认为密封树脂52的绝缘电阻降低率成为图51所示的结果。
(第五变形例)
基于图44～图49说明半导体器件A10的第五变形例的半导体器件A15。半导体器件A15是开关元件31的上表面上的耐湿层51的厚度比上述的半导体器件A14的该厚度厚的例子。
如图44～图49所示，在多个开关元件31中，耐湿层51覆盖多个开关元件31和多个导线41的第一焊接部411这两者。
如图44、图45、图47和图48所示，耐湿层51覆盖与开关元件31对应的保护元件32的表面的整体、和保护元件32的阳极电极321所连接的多个导线41的第二焊接部412。
接着，说明半导体器件A15的作用效果。
依据半导体器件A15的结构，耐湿层51与搭载层(第一搭载层211、第二搭载层221和第三搭载层231)和开关元件31的至少任一个侧面31C这两者接触。耐湿层51在厚度方向z上跨该搭载层与侧面31C之间。因此，依据半导体器件A15在高温高湿下也能够发挥更稳定的性能。
在开关元件31中，耐湿层51覆盖开关元件31和多个导线41的第一焊接部411这两者。由此，由于开关元件31的整体被耐湿层51覆盖，因此能够抑制浸入到密封树脂52的水分到达开关元件31的主面31A。由此，能够更有效地防止伴随该水分的影响产生的图22所示的漏电流Lc所导致的多个开关元件31的绝缘击穿。另外，耐湿层51覆盖绝缘膜314，因此能够防止绝缘膜314不受外部因素影响。此外，在半导体器件A15中，开关元件31的上表面的耐湿层51的厚度优选为48μm以上240μm以下。
〔第二实施方式〕
基于图52～图57说明本发明的第二实施方式的半导体器件A20。在这些图中，关于与上述的半导体器件A10相同或者类似的构成要素标注相同的附图标记，省略重复的说明。
半导体器件A20中，代替多个导线41具有多个夹片47，这一点与上述的半导体器件A10不同。
如图52～图54所示，多个夹片47与多个开关元件31的主面电极311和第一下臂搭载层211B、第二下臂搭载层221B以及第三下臂搭载层231B的任意者电接合。多个夹片47如图55～图57所示与多个开关元件31的主面电极311和第一导电层212、第二导电层222以及第三导电层232的任意者电接合。多个夹片47是对铜等的金属薄片实施了弯曲加工而形成的部件。如图52和图55所示，多个夹片47在从厚度方向z看时为在第一方向x1上延伸的带状。如图53和图56所示，多个夹片47在从第二方向x2看时为钩状。另外，如图53和图56所示，为了将夹片47与主面电极311等的对象物电接合，使用了夹片接合层49。夹片接合层49具有导电性。夹片接合层49的构成材料例如是以锡为主成分的无铅焊料。此外，在使用夹片接合层49的情况下，在主面电极311的表面能够实施镍或金等的镀层。在半导体器件A20中，当形成主面电极311被耐湿层51覆盖的结构时，夹片接合层49和该镀层也被耐湿层51覆盖。
如图52～图54所示，在电接合于第一上臂搭载层211A的多个开关元件31中，多个夹片47与多个主面电极311和第一下臂搭载层211B电接合。如图55～图57所示，在电接合于第一下臂搭载层211B的多个开关元件31中，多个夹片47与多个主面电极311和第一导电层212电接合。由此，电接合于第一搭载层211的多个开关元件31的主面电极311与第一下臂搭载层211B和第一导电层212的任意者导通。
如图52～图54所示，在电接合于第二上臂搭载层221A的多个开关元件31中，多个夹片47与多个主面电极311和第二下臂搭载层221B电接合。如图55～图57所示，在电接合于第二下臂搭载层221B的多个开关元件31中，多个夹片47与多个主面电极311和第二导电层222电接合。由此，电接合于第二搭载层221的开关元件31的主面电极311与第二下臂搭载层221B和第二导电层222的任意者导通。
如图52～图54所示，在电接合于第三上臂搭载层231A的多个开关元件31中，多个夹片47与多个主面电极311和第三下臂搭载层231B电接合。如图55～图57所示，电接合于第三下臂搭载层231B的多个开关元件31中，多个夹片47与多个主面电极311和第三导电层232电接合。由此，电接合于第三搭载层231的开关元件31的主面电极311与第三下臂搭载层231B和第三导电层232的任意者导通。
基于图52和图53说明第一上臂搭载层211A、第二上臂搭载层221A和第三上臂搭载层231A各自所电接合的多个开关元件31的各开关元件中的夹片47的结构。如图53所示，夹片47与开关元件31所对应的保护元件32的阳极电极321也使用夹片接合层49来电接合。由此，电接合于第一上臂搭载层211A的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第一下臂搭载层211B这两者导通。电接合于第二上臂搭载层221A的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第二下臂搭载层221B这两者导通。并且，电接合于第三上臂搭载层231A的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第三下臂搭载层231B这两者导通。
如图52和图53所示，多个夹片47分别具有在厚度方向z上贯通的开口471。开口471在第一方向x1上位于开关元件31的主面电极311与保护元件32的阳极电极321之间。在从厚度方向z看时，从开口471能够看到开关元件31的绝缘膜314的周缘314A。构成为使多个夹片47与多个开关元件31的主面电极311电接合时，开关元件31的大部分能够被夹片47覆盖而隐藏的结构。因此，在多个夹片47的各自中，从厚度方向z看时在与开关元件31重叠的位置设置开口471，由此在夹片47的下方也能够滴注用于形成耐湿层51的合成树脂材料。由此，能够使该合成树脂材料在开关元件31的整体均匀地滴注。此外，表示了在半导体器件A20中，表示了在夹片47设置开口471的结构，但是代替开口471也可以是在从厚度方向z看时与开关元件31重叠的位置在夹片47设置在厚度方向z贯通的切口的结构。
基于图55和图56，说明第一下臂搭载层211B、第二下臂搭载层221B和第三下臂搭载层231B各自所电接合的多个开关元件31的各开关元件中的夹片47的结构。如图56所示，夹片47与开关元件31对应的保护元件32的阳极电极321也使用夹片接合层49来电接合。由此，电接合于第一下臂搭载层211B的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第一导电层212这两者导通。电接合于第二下臂搭载层221B的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第二导电层222这两者导通。并且，电接合于第三下臂搭载层231B的保护元件32的阳极电极321与同其对应的开关元件31的主面电极311以及第三导电层232这两者导通。此外，由于夹片47与阳极电极321电接合，在半导体器件A20中，在阳极电极321没有连接图18所示的一对辅助导线46。
如图55和图56所示，多个夹片47分别具有在厚度方向z贯通的一对开口471。一对开口471在第一方向x1上位于开关元件31的主面电极311的两侧。从厚度方向z看时，从一对开口471能够看到开关元件31的绝缘膜314的周缘314A。
接着，关于半导体器件A20的作用效果进行说明。
依据半导体器件A20的构成，耐湿层51与第一搭载层211、第二搭载层221和第三搭载层231的任意者以及多个开关元件31的侧面31C这两者接触。耐湿层51在厚度方向z上跨第一搭载层211、第二搭载层221和第三搭载层231的任意者与侧面31C之间。因此，依据半导体器件A20在高温高湿下能够发挥更稳定的性能。
在半导体器件A20中，耐湿层51的结构与半导体器件A10中的结构是相同的。此外，在半导体器件A20中，也可以使耐湿层51的结构形成为上述的半导体器件A11～半导体器件A15中表示的结构。
半导体器件A20具有代替多个导线41的多个夹片47。夹片47的横截面积(沿着第二方向x2的截面积)比多个导线41的横截面积大。由此，夹片47的电阻变得比多个导线41的电阻低。因此，由于半导体器件A20的寄生电阻变得比半导体器件A10的寄生电阻低，与半导体器件A10相比能够进一步抑制半导体器件A20的电力损失。
由于夹片47的横断面积比多个导线41的横断面积大，利用夹片47相比多个导线41能够容易使热在第一方向x1上传导。由此，能够更高效地使从多个开关元件31产生的热扩散。例如在第一基片11A中，在构成图21表示的上臂电路81的第一上臂搭载层211A容易积蓄从多个开关元件31产生的热。因此，利用多个夹片47能够使积蓄在第一上臂搭载层211A的热高效地扩散到第一下臂搭载层211B和第一导电层212。
与第一搭载层211、第二搭载层221和第三搭载层231分别电接合的多个开关元件31的个数能够根据所要求的电力转换自由地设定。另外，如上所述第一搭载层211、第二搭载层221和第三搭载层231是本申请的技术方案中记载的“搭载层”的一例，“搭载层”的区域数量并不限定于本发明所示的6个，能够自由地设定。
在上述的实施方式的说明中表示了开关元件31和相对于开关元件31反并联连接的保护元件32由耐湿层51覆盖的例子，但在不使用保护元件32而单独地使用开关元件31的半导体器件(没有使用外带的回流二极管的结构)中，也可以是由耐湿层51覆盖该开关元件31的结构。另外，本发明并不仅是开关元件，也能够适用于整流元件。例如，在具有多个肖特基势垒二极管的半导体器件中也能够适用本发明。在该情况下，耐湿层51的材料、厚度、形成范围等的结构与上述的实施方式是相同的。
另外，在上述的实施方式的说明中，以包括配置有由金属薄膜构成的导电体(搭载层和导电层)的基片11，并且在该导电体电接合有多个开关元件31的半导体器件作为例子。但并不限定于该例，在具有引线框，并且在该引线框电接合有开关元件或者整流元件等，并且是模塑成形的树脂封装型的半导体器件中，也能够使用本发明。在该半导体器件中，由于水分有可能经由密封树脂浸入，因此利用本发明的耐湿层覆盖开关元件和整流元件的整个面或者侧面，能够获得同意的效果。另外，在树脂封装型的半导体器件中，能够适用如半导体器件A10那样基于利用多个导线41构成的导线焊接的连接结构、或如半导体器件A20那样基于利用多个夹片47构成的金属薄片的连接结构。
本发明并不限定于上述的实施方式。本发明的各部分的具体的结构能够自由地进行各种设计变更。
本发明除了权利要求记载的结构之外至少还包括关于以下的附记的结构。
[附记1]
一种半导体器件，其特征在于，包括：
第一导电层；
与所述第一导电层离开的第二导电层；
半导体元件，其具有半导体层、设置在所述半导体层的上表面的主面电极和设置在所述半导体层的下表面的背面电极，并且该半导体元件搭载在所述第一导电层，且所述背面电极与所述第一导电层电连接；
与所述主面电极和所述第二导电层电连接的连接结构；
覆盖所述半导体元件的至少侧面的第一绝缘层；和
覆盖所述第一绝缘层的第二绝缘层，
所述第一绝缘层由与所述第二绝缘层相比水分的透过性低的材料构成。
其中，第一绝缘层具有作为防止水分的浸入的缓冲膜的功能。
[附记2]附记1所记载的半导体器件中，
所述第一绝缘层覆盖所述半导体元件的整体。
[附记3]附记1所记载的半导体器件中，
所述连接结构具有所述主面电极接触连接部，
所述第一绝缘层覆盖除所述连接部以外的所述半导体元件的整体。
[附记4]附记1所记载的半导体器件中，
位于所述半导体元件的上表面与侧面之间的角部的所述第一绝缘层的厚度为40μm以上200μm以下，
所述半导体元件的上表面上的所述第一绝缘层的厚度为48μm以上240μm以下。
[附记5]附记4所记载的半导体器件中，
位于所述半导体元件的上表面与侧面之间的角部的所述第一绝缘层的厚度为50μm以上100μm以下，
所述半导体元件的上表面上的所述第一绝缘层的厚度为60μm以上120μm以下。
[附记6]附记1所记载的半导体器件中，
所述连接结构包括基于导线的连接结构，
在所述半导体元件的上表面的所述第一绝缘层的厚度比所述导线的直径小。
[附记7]附记6所记载的半导体器件中，
所述导线具有所述主面电极接触连接部，
在所述半导体元件的上表面上的所述第一绝缘层的厚度比所述连接部的高度(从主面电极的表面至所述连接部的顶部的距离)小。即，所述连接部的顶部从所述第一绝缘层露出。此外，由于所述连接部在进行键合时由楔形工具压塌，因此所述连接部的高度比所述导线的直径小。
[附记8]附记1所记载的半导体器件中，
所述半导体层的厚度为400μm以下。
[附记9]附记8所记载的半导体器件中，
所述半导体层的厚度为150μm以下。
[附记10]附记1所记载的半导体器件中，
所述半导体元件还具有耐压结构，其覆盖所述半导体层的上表面并且具有包围所述主面电极的周围的绝缘层，所述第一绝缘层覆盖所述耐压结构。其中，在所述耐压结构中，在所述半导体层上形成氧化膜或氮化膜，在其上作为所述绝缘层形成有聚酰亚胺层或聚苯并恶唑等的层。
[附记11]附记1所记载的半导体器件中，
所述第一绝缘层包含聚酰亚胺和聚苯并恶唑的任意者的合成树脂。
[附记12]附记11所记载的半导体器件中，
所述第一绝缘层包含硅凝胶。
[附记13]附记12所记载的半导体器件中，
在所述第一绝缘层的结构中，所述合成树脂和所述硅凝胶均匀地分散。
[附记14]附记12或13所记载的半导体器件中，
在所述第一绝缘层的结构中，所述合成树脂和所述硅凝胶的重量含有比为所述合成树脂更大。
[附记15]附记14所记载的半导体器件中，
在所述第一绝缘层的结构中，所述合成树脂和所述硅凝胶的重量含有比为，在设所述硅凝胶为1的情况下，所述合成树脂相对于所述硅凝胶为1.5以上7.0以下。
[附记16]附记1所记载的半导体器件中，
所述连接结构包括基于导线的连接结构和金属薄片的连接结构。
[附记17]附记1所记载的半导体器件中，
所述半导体层由以碳化硅为主的半导体材料构成。
[附记18]附记17所记载的半导体器件中，
所述半导体元件包括MOSFET或者肖特基势垒二极管。
[附记19]附记1所记载的半导体器件中，
所述半导体元件的击穿电压为1200V以上。
[附记20]附记1所记载的半导体器件中，
所述第一导电层和所述第二导电层由引线框构成，
所述第二绝缘层包括将所述第一导电层、所述第二导电层、所述半导体元件和所述连接结构密封的封装树脂。
[附记21]附记1所记载的半导体器件中，
所述第一导电层和所述第二导电层是配置在绝缘基片上的金属层，
所述第二绝缘层包括将所述绝缘基片、所述第一导电层、所述第二导电层、所述半导体元件和所述连接结构密封的密封树脂。其中，所述密封树脂包含硅凝胶。
[附记22]附记1所记载的半导体器件中，
所述第二绝缘层的表面露出于外气(大气中)。
[附记23]一种半导体器件的制造方法，其是附记1～22中任一项所记载的半导体器件的制造方法，该方法的特征在于，包括：
准备与构成所述第二绝缘层的材料相比水分的透过性较低的材料或者其前体、和包含具有挥发性的溶剂的合成树脂材料的工序；
使所述背面电极与所述第一导电层电连接的工序；
通过在所述半导体元件的上表面上滴注所述合成树脂材料，用所述合成树脂材料覆盖所述半导体元件的工序；
在所述半导体元件被所述合成树脂材料覆盖的状态下，使所述合成树脂材料热固化的工序。由此，能够形成所述第一绝缘层。此外，在使所述合成树脂材料热固化的工序的前阶段中，该合成树脂材料不必具有所述第一绝缘层的功能，只要在其热固化之后具有所述第一绝缘层的功能即可。例如，聚酰亚胺在前体的状态下溶解于所述溶剂，通过热固化之后进行酰亚胺化而成为聚酰亚胺，能够显现作为所述第一绝缘层的功能。
[附记24]附记23所记载的半导体器件的制造方法，
还包括在用所述合成树脂材料覆盖所述半导体元件的工序之前，使所述连接结构连接于所述主面电极和所述第二导电层的工序。

Claims (34)

1.一种半导体器件，其特征在于，包括：
第一搭载层，其包含朝向垂直方向上方的上表面；
接合层，其具有导电性，且配置在所述第一搭载层的所述上表面；
开关元件，其具有朝向与所述第一搭载层的所述上表面所朝向的方向相同的方向的第一元件上表面、朝向与所述第一元件上表面相反的方向的第一元件下表面和与所述第一元件上表面和所述第一元件下表面这两者相连的第一元件侧面，所述开关元件以所述第一元件下表面与所述第一搭载层的所述上表面相对的状态与所述第一搭载层电接合；
导电部件，其连接于所述第一元件上表面的上表面电极；
树脂层，其至少覆盖所述第一元件侧面；和
密封树脂，其覆盖所述开关元件、所述树脂层、和所述导电部件的至少一部分，
所述树脂层以在所述垂直方向上跨所述接合层的侧面与所述第一元件侧面之间的方式，与所述接合层的所述侧面和所述第一元件侧面这两者接触。
2.如权利要求1所述的半导体器件，其特征在于：
所述接合层的所述侧面在其连结部分中与所述开关元件成同一面。
3.如权利要求1所述的半导体器件，其特征在于：
还包括与所述导电部件电连接的第二搭载层，所述树脂层没有覆盖所述第二搭载层。
4.如权利要求1所述的半导体器件，其特征在于：
所述树脂层没有覆盖所述第一元件上表面。
5.如权利要求1所述的半导体器件，其特征在于：
所述树脂层覆盖所述第一元件上表面的至少一部分。
6.如权利要求1所述的半导体器件，其特征在于：
所述开关元件是形成在SiC基片之上的MOSFET。
7.如权利要求1所述的半导体器件，其特征在于：
所述第一搭载层构成引线框。
8.如权利要求1所述的半导体器件，其特征在于：
在导电层的与所述开关元件的搭载面相反侧的面还设置有基片。
9.如权利要求8所述的半导体器件，其特征在于：
所述基片是热传导性优异的陶瓷。
10.如权利要求8所述的半导体器件，其特征在于：
所述树脂层配置在所述第一搭载层，且不与所述基片接触。
11.如权利要求8所述的半导体器件，其特征在于：
所述密封树脂没有覆盖所述基片的侧面。
12.如权利要求8所述的半导体器件，其特征在于：
所述基片的侧面和下表面从所述密封树脂露出。
13.如权利要求1所述的半导体器件，其特征在于：
所述导电部件包含导线。
14.如权利要求1所述的半导体器件，其特征在于：
所述导电部件包含金属薄片。
15.如权利要求1所述的半导体器件，其特征在于：
还包括与所述开关元件并联连接的多个保护元件，在所述多个保护元件之间具有所述树脂层。
16.如权利要求1所述的半导体器件，其特征在于：
所述树脂层包含聚酰亚胺。
17.如权利要求1所述的半导体器件，其特征在于：
所述树脂层包含硅凝胶。
18.如权利要求15所述的半导体器件，其特征在于：
所述树脂层覆盖多个所述保护元件。
19.一种半导体器件，其特征在于，包括：
第一引线框，其包含朝向垂直方向上方的上表面；
接合层，其具有导电性，且配置在所述第一引线框的所述上表面；
开关元件，其具有朝向与所述第一引线框的所述上表面所朝向的方向相同的方向的第一元件上表面、朝向与所述第一元件上表面相反的方向的第一元件下表面和与所述第一元件上表面和所述第一元件下表面这两者相连的第一元件侧面，所述开关元件以所述第一元件下表面与所述第一引线框的所述上表面相对的状态与所述第一引线框电接合；
导电部件，其连接于所述第一元件上表面的上表面电极；
树脂层，其至少覆盖所述第一元件侧面；和
密封树脂，其覆盖所述开关元件、所述树脂层、和所述导电部件的至少一部分，
所述树脂层以在所述垂直方向上跨所述接合层的侧面与所述第一元件侧面之间的方式，与所述接合层的所述侧面和所述第一元件侧面这两者接触。
20.如权利要求19所述的半导体器件，其特征在于：
所述接合层的所述侧面在其连结部分中与所述开关元件成同一面。
21.如权利要求19所述的半导体器件，其特征在于：
还包括与所述导电部件电连接的第二引线框，所述树脂层没有覆盖所述第二引线框。
22.如权利要求19所述的半导体器件，其特征在于：
所述树脂层没有覆盖所述第一元件上表面。
23.如权利要求19所述的半导体器件，其特征在于：
所述树脂层覆盖所述第一元件上表面的至少一部分。
24.如权利要求19所述的半导体器件，其特征在于：
所述开关元件是形成在SiC基片之上的MOSFET。
25.如权利要求19所述的半导体器件，其特征在于：
所述导电部件包含导线。
26.如权利要求19所述的半导体器件，其特征在于：
所述导电部件包含金属薄片。
27.如权利要求19所述的半导体器件，其特征在于：
还包括与所述开关元件并联连接的多个保护元件，在所述多个保护元件之间具有所述树脂层。
28.如权利要求19所述的半导体器件，其特征在于：
所述树脂层包含聚酰亚胺。
29.如权利要求19所述的半导体器件，其特征在于：
所述树脂层包含硅凝胶。
30.如权利要求27所述的半导体器件，其特征在于：
所述树脂层覆盖多个所述保护元件。
31.一种半导体器件，其特征在于，包括：
基片，其具有朝向厚度方向的主面；
搭载层，其具有导电性并且配置在所述主面；
多个开关元件，其具有朝向所述厚度方向上的所述主面所朝向的一侧的第一元件主面、朝向与所述第一元件主面相反的一侧的第一元件背面和与所述第一元件主面和所述第一元件背面这两者相连的第一元件侧面，所述开关元件以所述第一元件背面与所述主面相对的状态与所述搭载层电接合；和
密封树脂，其覆盖多个开关元件，
所述搭载层包括在与所述厚度方向正交的第一方向上相互隔开间隔的上臂搭载层和下臂搭载层，
多个所述开关元件与所述上臂搭载层和所述下臂搭载层这两者电接合，
在所述上臂搭载层和所述下臂搭载层的各搭载层中，多个所述开关元件在与所述厚度方向和所述第一方向这两个方向正交的第二方向上排列，
多个所述开关元件分别具有：设置在所述第一元件主面的主面电极；和设置在所述第一元件主面，并且从所述厚度方向看时包围所述主面电极的绝缘膜，
所述半导体器件还包括：
导电层，其配置在所述主面，并且在所述第一方向上相对于所述下臂搭载层位于与所述上臂搭载层相反的一侧；和
多个导线，其与所述主面电极、以及所述下臂搭载层和所述导电层的任意者连接，
多个导线分别具有与所述主面电极接触的第一焊接部，
多个所述导线在所述第一方向上延伸，
多个所述主面电极分别具有：在所述第二方向上相互隔开间隔的一对第一焊垫部；和在所述第二方向上相互隔开间隔的一对第二焊垫部，该一对第二焊垫部在所述第一方向上相对于一对所述第一焊垫部位于与所述下臂搭载层和所述导电层的任意者相反的一侧，
在多个所述开关元件的各所述开关元件中，多个所述导线包括一对内导线和一对外导线，所述一对内导线的所述第一焊接部与一对所述第一焊垫部接触，所述一对外导线的所述第一焊接部与一对所述第一焊垫部和一对所述第二焊垫部这两者接触，
一对所述外导线在所述第二方向上配置在一对所述内导线的两侧。
32.一种半导体器件，其特征在于，包括：
基片，其具有朝向厚度方向的主面；
搭载层，其具有导电性并且配置在所述主面；
多个开关元件，其具有朝向所述厚度方向上的所述主面所朝向的一侧的第一元件主面、朝向与所述第一元件主面相反的一侧的第一元件背面和与所述第一元件主面和所述第一元件背面这两者相连的第一元件侧面，所述开关元件以所述第一元件背面与所述主面相对的状态与所述搭载层电接合；和
密封树脂，其覆盖多个开关元件，
所述搭载层包括在与所述厚度方向正交的第一方向上相互隔开间隔的上臂搭载层和下臂搭载层，
多个所述开关元件与所述上臂搭载层和所述下臂搭载层这两者电接合，
在所述上臂搭载层和所述下臂搭载层的各搭载层中，多个所述开关元件在与所述厚度方向和所述第一方向这两个方向正交的第二方向上排列，
多个所述开关元件分别具有：设置在所述第一元件主面的主面电极；和设置在所述第一元件主面，并且从所述厚度方向看时包围所述主面电极的绝缘膜，
所述半导体器件还包括：
导电层，其配置在所述主面，并且在所述第一方向上相对于所述下臂搭载层位于与所述上臂搭载层相反的一侧；
多个导线，其与所述主面电极、以及所述下臂搭载层和所述导电层的任意者连接；和
多个保护元件，其与所述上臂搭载层和所述下臂搭载层这两者电接合，并且与多个所述主面电极独立地导通，
多个所述保护元件分别具有朝向所述厚度方向上的所述主面所朝向的一侧的第二元件主面和设置在所述第二元件主面的阳极电极，
与所述主面电极连接的多个所述导线的至少任一者与所述阳极电极连接。
33.一种半导体器件，其特征在于，包括：
基片，其具有朝向厚度方向的主面；
搭载层，其具有导电性并且配置在所述主面；
多个开关元件，其具有朝向所述厚度方向上的所述主面所朝向的一侧的第一元件主面、朝向与所述第一元件主面相反的一侧的第一元件背面和与所述第一元件主面和所述第一元件背面这两者相连的第一元件侧面，所述开关元件以所述第一元件背面与所述主面相对的状态与所述搭载层电接合；和
密封树脂，其覆盖多个开关元件，
所述搭载层包括在与所述厚度方向正交的第一方向上相互隔开间隔的上臂搭载层和下臂搭载层，
多个所述开关元件与所述上臂搭载层和所述下臂搭载层这两者电接合，
在所述上臂搭载层和所述下臂搭载层的各搭载层中，多个所述开关元件在与所述厚度方向和所述第一方向这两个方向正交的第二方向上排列，
多个所述开关元件分别具有：设置在所述第一元件主面的主面电极；和设置在所述第一元件主面，并且从所述厚度方向看时包围所述主面电极的绝缘膜，
所述半导体器件还包括：
导电层，其配置在所述主面，并且在所述第一方向上相对于所述下臂搭载层位于与所述上臂搭载层相反的一侧；和
多个导线，其与所述主面电极、以及所述下臂搭载层和所述导电层的任意者连接，
所述基片包括在所述第二方向上相互隔开间隔的第一基片和第二基片，
在所述第一基片和所述第二基片各自的所述主面配置有所述上臂搭载层、所述下臂搭载层和所述导电层的各区域，
所述半导体器件还包括：与配置在所述第一基片的所述上臂搭载层的区域导通的第一电源端子；与配置在所述第一基片的所述导电层的区域导通的第二电源端子；和与配置在所述第二基片的所述下臂搭载层的区域导通的输出端子。
34.一种半导体器件，其特征在于，包括：
搭载层，其具有朝向厚度方向的主面，并且具有导电性；
开关元件，其具有在所述厚度方向上朝向与所述主面相同一侧的元件主面、在所述厚度方向上朝向与所述元件主面相反的一侧的元件背面、与所述元件主面和所述元件背面相连的元件侧面、设置在所述元件主面的主面电极和设置在所述元件背面的背面电极，所述背面电极与所述主面电极电接合；
导电层，其与所述主面电极导通；
导线，其将所述主面电极与所述导电层电接合；和
耐湿层，其覆盖所述元件主面和所述元件背面，
所述半导体元件包含碳化硅，
所述导线具有与所述主面电极相接并且被所述耐湿层覆盖的焊接部，
所述半导体器件还包括覆盖所述导线、所述耐湿层以及所述搭载层的至少一部分的密封树脂。
CN202311347839.8A 2017-04-20 2018-04-18 半导体器件 Pending CN117393509A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017083370 2017-04-20
JP2017-083370 2017-04-20
JP2018-078529 2018-04-16
JP2018078529A JP7163054B2 (ja) 2017-04-20 2018-04-16 半導体装置
PCT/JP2018/015987 WO2018194090A1 (ja) 2017-04-20 2018-04-18 半導体装置
CN201880019835.8A CN110447099B (zh) 2017-04-20 2018-04-18 半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880019835.8A Division CN110447099B (zh) 2017-04-20 2018-04-18 半导体器件

Publications (1)

Publication Number Publication Date
CN117393509A true CN117393509A (zh) 2024-01-12

Family

ID=63855922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311347839.8A Pending CN117393509A (zh) 2017-04-20 2018-04-18 半导体器件

Country Status (4)

Country Link
US (3) US11233037B2 (zh)
JP (1) JP2022186839A (zh)
CN (1) CN117393509A (zh)
WO (1) WO2018194090A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393509A (zh) * 2017-04-20 2024-01-12 罗姆股份有限公司 半导体器件
JP7334655B2 (ja) * 2020-03-06 2023-08-29 三菱電機株式会社 半導体装置
TWD206651S (zh) * 2020-04-24 2020-08-21 財團法人工業技術研究院 功率模組
JP2022055480A (ja) * 2020-09-29 2022-04-08 株式会社日立製作所 電力変換ユニットおよび電力変換装置、電力変換ユニットの検査方法
EP4102563A4 (en) * 2021-02-19 2023-06-21 Huawei Digital Power Technologies Co., Ltd. ENCLOSURE STRUCTURE, ELECTRICAL POWER CONTROL SYSTEM AND MANUFACTURING PROCESS
WO2023080093A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143850A (ja) 1986-12-08 1988-06-16 Fuji Electric Co Ltd 半導体装置
JPH01261850A (ja) 1988-04-13 1989-10-18 Hitachi Ltd 樹脂封止型半導体装置
JP4471823B2 (ja) * 2004-12-06 2010-06-02 三菱電機株式会社 電力半導体装置
US9129932B2 (en) 2011-06-27 2015-09-08 Rohm Co., Ltd. Semiconductor module
JP5570476B2 (ja) 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2013183038A (ja) 2012-03-02 2013-09-12 Mitsubishi Electric Corp 半導体装置
JPWO2014097798A1 (ja) * 2012-12-18 2017-01-12 富士電機株式会社 半導体装置
DE112015002024B4 (de) 2014-04-28 2022-06-30 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2016139691A (ja) 2015-01-27 2016-08-04 三菱電機株式会社 半導体装置
JP2018520625A (ja) 2015-06-23 2018-07-26 ティーエム４・インコーポレーテッド 電力コンバータの物理的トポロジー
CN117393509A (zh) * 2017-04-20 2024-01-12 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
US20230402432A1 (en) 2023-12-14
JP2022186839A (ja) 2022-12-15
US20210134762A1 (en) 2021-05-06
WO2018194090A1 (ja) 2018-10-25
US11233037B2 (en) 2022-01-25
US20220108977A1 (en) 2022-04-07
US11776936B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
CN110447099B (zh) 半导体器件
CN117393509A (zh) 半导体器件
US8629467B2 (en) Semiconductor device
US7443014B2 (en) Electronic module and method of assembling the same
US8466548B2 (en) Semiconductor device including excess solder
US9129931B2 (en) Power semiconductor module and power unit device
US10861833B2 (en) Semiconductor device
US10490484B2 (en) Electronic device
US20100308457A1 (en) Semiconductor apparatus and manufacturing method of the same
RU2165115C2 (ru) Полупроводниковое устройство
CN104620372A (zh) 半导体装置
JP2023062046A (ja) 半導体モジュール
JP2008108886A (ja) 樹脂封止半導体装置
CN116825841A (zh) 半导体装置
US20240006364A1 (en) Semiconductor device
US20230090494A1 (en) Semiconductor device
EP2309538A2 (en) Package for semiconductor devices
US20230110154A1 (en) Semiconductor device
JP7419781B2 (ja) 半導体モジュール
JPH09186288A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
WO2023243278A1 (ja) 半導体装置
WO2023214500A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination