CN116825841A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116825841A
CN116825841A CN202210911844.6A CN202210911844A CN116825841A CN 116825841 A CN116825841 A CN 116825841A CN 202210911844 A CN202210911844 A CN 202210911844A CN 116825841 A CN116825841 A CN 116825841A
Authority
CN
China
Prior art keywords
electrode
connector
semiconductor device
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210911844.6A
Other languages
English (en)
Inventor
池田圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN116825841A publication Critical patent/CN116825841A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/40177—Connecting the strap to a bond pad of the item
    • H01L2224/40179—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

实施方式提供提高了可靠性的半导体装置。实施方式的半导体装置具有引线框；第1接合件，设置于引线框之上；半导体芯片，具有下表面、上表面、在下表面设置并与第1接合件连接的第1电极、在上表面设置的第2电极、以及与第2电极连接的多个电极焊盘，该半导体芯片设置于第1接合件之上；多个第2接合件，分别设置于多个电极焊盘之上；以及第1连接器，与多个第2接合件之中的至少某一个连接，不与第1连接器连接的第2接合件不连接于连接器或导线。

Description

半导体装置
相关申请的交叉引用
本申请享有以日本专利申请2022－44781号(申请日：2022年3月21日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
具有MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等半导体芯片的半导体装置在电力变换等用途中被使用。例如，在上述的半导体装置为纵向型的MOSFET的情况下，在半导体芯片的上表面设置的源极电极例如与在MOSFET之上设置的连接器连接。
发明内容
本发明提供提高了可靠性的半导体装置。
实施方式的半导体装置具有：引线框；第1接合件，设置于引线框之上；半导体芯片，具有下表面、上表面、在下表面设置并与第1接合件连接的第1电极、在上表面设置的第2电极、以及与第2电极连接的多个电极焊盘，该半导体芯片设置于第1接合件之上；多个第2接合件，分别设置于多个电极焊盘之上；以及第1连接器，与多个第2接合件之中的至少某一个连接，不与第1连接器连接的第2接合件不连接于连接器或导线。
附图说明
图1是第1实施方式的半导体装置的示意俯视图。
图2是第1实施方式的半导体装置的主要部分的示意剖视图。
图3是图1中的A－A’剖面的示意图。
图4是第1实施方式的其他方式的半导体装置的示意俯视图。
图5是成为第1实施方式的第1比较方式的半导体装置的示意俯视图。
图6是图5中的A－A’剖面的示意图。
图7是成为第1实施方式的第2比较方式的半导体装置的示意俯视图。
图8是表示第1实施方式的半导体装置的作用效果的示意图。
图9是第2实施方式的半导体装置的示意俯视图。
图10是第2实施方式的半导体装置的主要部分的示意剖视图。
图11是第2实施方式的半导体装置的主要部分的示意剖视图。
图12是第3实施方式的半导体装置的示意俯视图。
图13是第4实施方式的半导体装置的示意俯视图。
图14是第5实施方式的半导体装置的示意俯视图。
图15是第6实施方式的半导体装置的示意俯视图。
图16是第7实施方式的半导体装置的示意俯视图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。此外，在下面的说明中，对同一部件等标注同一附图标记，关于已说明过一次的部件等，适当省略其说明。
在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念不一定是表示与重力方向的关系的用语。
下面，以第1导电型为n型、第2导电型为p型的情况为例进行说明。
在下面的说明中，n+、n、n－及p+、p、p－的标记表示各导电型中的杂质浓度的相对性的高低。即n+表示n型的杂质浓度比n相对地高，n－表示n型的杂质浓度比n相对地低。另外，p+表示p型的杂质浓度比p相对地高，p－表示p型的杂质浓度比p相对地低。此外，有时将n+型、n－型简称为n型，将p+型、p－型简称为p型。
(第1实施方式)
本实施方式的半导体装置具有：引线框；第1接合件，设置于引线框之上；半导体芯片，具有下表面、上表面、在下表面设置并与第1接合件连接的第1电极、在上表面设置的第2电极、以及与第2电极连接的多个电极焊盘，该半导体芯片设置于第1接合件之上；多个第2接合件，分别设置于多个电极焊盘之上；以及第1连接器，与多个第2接合件之中的至少任一个连接，不与第1连接器连接的第2接合件不连接于连接器或导线(wire)。
另外，本实施方式的半导体装置具有：引线框；第1接合件，设置于引线框之上；半导体芯片，具有下表面、上表面、在下表面设置并与第1接合件连接的第1电极、在上表面设置的第2电极、以及与第2电极连接的多个电极焊盘，该半导体芯片设置于第1接合件之上；多个第2接合件，分别设置于多个电极焊盘之上；第1连接器，与多个第2接合件之中的至少任一个连接；以及密封树脂，在不与第1连接器电连接的第2接合件之上设置。
图1是本实施方式的半导体装置100的示意俯视图。图2是本实施方式的半导体装置100的主要部分的示意剖视图。图2是图1中的A－A’剖面的示意图。图3是图1中的A－A’剖面的示意图。图3的(a)是第2接合件20a附近的A－A’剖面的示意图。图3的(b)是第2接合件20b附近的A－A’剖面的示意图。在图3的(a)及图3的(b)中，将密封树脂82同时图示出。此外，在图1及图2中，省略了密封树脂82的图示。
使用图1、图2及图3，进行本实施方式的半导体装置100的说明。
引线框2是供半导体芯片10配置的包含Cu(铜)等导电性材料的部件。引线框2具有第1底座部3和第1外引线6。第1底座部3具有第1底座面4。在第1底座面4之上设置有半导体芯片10。第1外引线6与第1底座部3连接。第1外引线6被用于半导体芯片10与未图示的外部电路的连接。
第1接合件70设置于引线框2的第1底座面4与半导体芯片10之间。第1接合件70设置于引线框2的第1底座面4之上。第1接合件70将第1底座面4与半导体芯片10的漏极电极(第1电极的一个例子)11接合。例如在半导体芯片10设置有MOSFET的情况下，第1接合件70将半导体芯片10的漏极电极11与第1底座面4连接。
半导体芯片10设置于第1接合件70之上。半导体芯片10具有下表面10a和上表面10b。另外，半导体芯片10具有在下表面10a设置的漏极电极11、在上表面10b设置的源极电极(第2电极的一个例子)16、在源极电极16之上设置的多个电极焊盘17、以及在源极电极16之上设置的第3绝缘膜12。半导体芯片10例如是在Si(硅)、SiC(碳化硅)、GaAs(砷化镓)或GaN(氮化镓)等半导体基板设置有纵向型的MOSFET、IGBT(Insulated Gate BipolarTransistor)等而成的。
这里，定义X方向、相对于X方向垂直地交叉的Y方向和与X方向及Y方向垂直地交叉的Z方向。第1底座面4、下表面10a及上表面10b与XY面平行地配置。
例如在半导体芯片10设置有MOSFET的情况下，源极电极16相当于该MOSFET的源极电极。源极电极16例如包含Al(铝)。
第3绝缘膜12设置于半导体芯片10的源极电极16之上。第3绝缘膜12例如设置于半导体芯片10的端部之上及源极电极16的端部之上。第3绝缘膜12在源极电极16之上具有开口部13a及开口部13b。开口部13a及开口部13b将第3绝缘膜12贯通。第3绝缘膜12例如包含聚酰亚胺等绝缘材料。此外，开口部13的个数并不限定于本实施方式所示的个数。
多个电极焊盘17设置于开口部13内的源极电极16之上。多个电极焊盘17与源极电极16连接。电极焊盘17a设置于开口部13a内的源极电极16之上。电极焊盘17b设置于开口部13b内的源极电极16之上。此外，电极焊盘17的个数并不限定于本实施方式所示的个数。电极焊盘17例如具有包含Ni(镍)的第1层14和设置于第1层之上并包含Au(金)的第2层15。此外，电极焊盘17的结构并不限定于上述的结构。例如，电极焊盘17也可以包含Ni和Au的合金。另外，例如，电极焊盘17也可以具有包含Ni的层、在上述的包含Ni的层之上设置的包含Pd(钯)的层、以及在上述的包含Pd的层之上设置的包含Au的层。另外，电极焊盘17例如也可以包含Cu。另外，电极焊盘17例如也可以具有包含Cu的层。电极焊盘17例如是为了使源极电极16与第2接合件20的接合强度增加而设置的。
多个第2接合件20设置于多个电极焊盘17各自之上。第2接合件20a设置于电极焊盘17a之上。第2接合件20b设置于电极焊盘17b之上。
第1连接器50具有第1端部51a和第2端部51b。第1连接器50例如包含Cu等导电性材料。此外，在第1连接器50的表面例如可以通过包含Sn的材料实施镀敷。第1端部51a设置于开口部13内的第2接合件20a之上，与第2接合件20a连接。由此，第1连接器50经由第2接合件20a而与电极焊盘17a电连接。另一方面，第1连接器50不与第2接合件20b连接。第1连接器50不经由第2接合件20b与电极焊盘17b连接。第2端部51b设置于第2底座部58之上，使用第3接合件59而与第2底座部58连接。第1连接器50在跨过供第2端部51b连接的第1柱部54与引线框2之间的Y方向上延伸而设置。此外，即使在取代第1连接器50而使用导线将电极焊盘17a与第2底座部58连接的情况下，该导线也不与第2接合件20b连接。另外，该导线不经由第2接合件20b与电极焊盘17a连接。
密封树脂82设置为，在第3绝缘膜12及第2接合件20之上，至少将第3绝缘膜12、电极焊盘17及第2接合件20覆盖。这里，如图3的(a)所示，在第2接合件20a的周围，密封树脂82设置为将第2接合件20a及第1连接器50的第1端部51a的周围覆盖。另一方面，如图3的(b)所示，在第2接合件20b的周围，密封树脂82设置为将第2接合件20b覆盖。在该情况下，第2接合部件20b的上表面整体与密封树脂82直接相接。密封树脂82例如包含环氧树脂等树脂。并且，密封树脂82也可以包含二氧化硅或氧化铝等填料。
第1柱部54具有第2底座部58和第2外引线56。第1柱部54包含Cu等导电性材料。第2外引线56被用于半导体芯片10与未图示的外部电路的连接。
第2柱部64具有第2底座部68和第3外引线66。第2柱部64包含Cu等导电性材料。第3外引线66被用于半导体芯片10与未图示的外部电路的连接。
第3接合件59设置于第2底座部58与第2端部51b之间。第3接合件59将第2底座部58与第2端部51连接。
第3连接器60具有第3端部61a和第4端部61b。第3连接器60例如包含Cu等导电性材料。此外，在第3连接器60的表面例如可以通过包含Sn的材料实施镀敷。第3端部61a经由在半导体芯片10之上设置的第4接合件80而与半导体芯片10电连接。第4接合件80例如与MOSFET的栅极电极电连接。
此外，第1连接器50及第3连接器60是无法容易地弯曲的硬连接器，与键合所使用的导线不同。
第5接合件69设置于第2底座部68与第4端部61b之间。第5接合件69将第2底座部68与第4端部61b连接。
图4是本实施方式的其他形态的半导体装置105的示意俯视图。取代第3连接器60，使用了导线62。也可以取代第3连接器60而使用导线62。导线62的端部63a与第4接合件80连接。导线62的端部63b与第5接合件69连接。
作为第1接合件70、第2接合件20、第3接合件59、第4接合件80及第5接合件69，例如能够优选使用包含Pb(铅)及Sn(锡)在内的焊料、包含Pb、Ag(银)及Sn(锡)在内的焊料、包含Sn及Sb(锑)在内的焊料、包含Au(金)及Sn在内的焊料、包含Au及Si在内的焊料或包含Au及Ge(锗)在内的焊料、Ag膏、超声波焊料等。
接下来，记载本实施方式的半导体装置的作用效果。
图5是成为本实施方式的第1比较方式的半导体装置1000的示意俯视图。开口部13的个数及第2接合件20的个数为1个。而且，在图5中未图示的电极焊盘17的个数也为一个。另外，XY面内的开口部13的面积、第2接合件20的面积及电极焊盘17的面积分别大于半导体装置100中的面积。
半导体芯片10本身例如在将Z方向设为上的情况下，由于半导体芯片的内部应力而处于翘曲倾向。另一方面，特别是在电极焊盘17中包含Ni的情况下，能够以通过Ni的拉伸应力将半导体芯片的内部应力相互抵消的方式抑制半导体芯片、晶片状态的翘曲。由此，防止了半导体芯片及晶片的输送问题。此外，例如，在电极焊盘17中包含Cu的情况下也同样地，能够防止半导体芯片及晶片的输送不良状况。
另外，为了尽可能降低半导体装置的导通电阻，在半导体装置1000中，使用比在半导体装置100中使用的连接器50体积大的连接器500。此外，连接器500具有与第2接合件20连接的端部510a和与第3接合件59连接的端部510b。
图6是成为本实施方式的第1比较方式的半导体装置1000的A－A’剖面处的示意图。在引线框2、半导体芯片10及连接器500中图示出的箭头，示意地示出半导体装置1000通过温度循环试验等的可靠性评价而升温的情况下的热膨胀。
一般来说，与在半导体芯片10中使用的Si等半导体材料的热膨胀率相比较，在引线框2、连接器500中使用的Cu等的热膨胀率大。因此，由于半导体装置1000的升温，半导体芯片10被在XY面内拉伸。因此，通过温度循环试验等的可靠性评价，有时在半导体芯片10产生破裂(裂纹)，无法实现高可靠性。
图7是成为本实施方式的第2比较方式的半导体装置1100的示意俯视图。开口部13的个数及第2接合件20的个数为1个。而且，在图5中未图示的电极焊盘17的个数也为一个。另外，XY面内的开口部13的面积、第2接合件20的面积及电极焊盘17的面积分别小于半导体装置1100的面积。
为了实现高可靠性，使连接器50的体积比图5及图6所示的半导体装置1100的连接器500的体积小。由此，在半导体芯片10升温时，半导体芯片10被在XY面内强力拉伸的情况得到抑制。但是，在该情况下，伴随着使用了具有小体积的连接器50，电极焊盘17的面积变得更小。因此，上述的电极焊盘17的拉伸应力变小，有时无法抑制半导体芯片、晶片状态的翘曲。因此，有时产生无法输送半导体芯片及晶片的问题。
因此，本实施方式的半导体装置100具有与多个电极焊盘17之中的至少任一个电连接的第1连接器50。
图8是表示本实施方式的半导体装置100的作用效果的示意图。在引线框2、半导体芯片10及连接器50中图示出的箭头，示意地示出由半导体装置100的升温引起的热膨胀。
第1连接器50的体积变小，由此能够减小第1连接器50的热膨胀的量。因为，在半导体芯片10不易发生破裂(裂纹)。并且，通过设置有不与第1连接器50或导线连接的第2接合件20b，从而能够通过在第2接合件20b之下设置的电极焊盘17b的拉伸应力将半导体芯片、晶片状态下的由内部应力引起的翘曲相互抵消。因此，能够抑制半导体芯片、晶片状态的翘曲。由此，能够防止半导体芯片及晶片的输送不良状况。由此，能够提供提高了可靠性的半导体装置100。
此外，不与第1连接器50电连接的第2接合件20b由密封树脂82覆盖。或者，不与第1连接器50电连接的第2接合件20b不连接于连接器或导线。
根据本实施方式的半导体装置100，能够提供提高了可靠性的半导体装置100。
(第2实施方式)
本实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，半导体芯片还具有：第1导电型的第1半导体层，设置于第1电极之上；第2导电型的第1半导体区域，设置于第1半导体层之上；第1导电型的第2半导体区域，设置于第1半导体区域之上；第2电极，设置于第2半导体区域之上，与第2半导体区域电连接；以及第3电极，与第1半导体层隔着第1绝缘膜而被设置在从第1半导体区域之上到达第1半导体层的第1沟槽内，第1沟槽在与上表面平行的第1方向上延伸，设置于第1沟槽之上的、不经由第2接合件与第1连接器电连接的电极焊盘在与上表面平行且与第1方向交叉的第2方向上延伸。这里，省略与第1实施方式的半导体装置重复的内容的记载。
图9是本实施方式的半导体装置110的示意俯视图。
此外，在图9中，省略第2接合件20的图示，图示出在第2接合件20之下设置的电极焊盘17。另外，关于图10及其以后的附图也是同样的。
第1连接器50的第1端部51a经由第2接合件20而与电极焊盘17a1及电极焊盘17a2连接。此外，第1端部51a也可以与一个电极焊盘连接。
另外，在半导体装置110设置有多个电极焊盘17b。而且，各个电极焊盘17b在X方向上延伸。
图10是本实施方式的半导体装置110的主要部分的示意剖视图。在半导体装置110的半导体芯片10内设置有沟槽型的MOSFET。此外，在半导体芯片10内，例如可以设置沟槽型的IGBT。
漏极电极11作为MOSFET的漏极电极发挥功能。
漏极层109设置于漏极电极11之上。漏极层109例如包含n+型的半导体材料。
漂移层(第1半导体层的一个例子)112设置于漏极层109之上。漂移层112是作为MOSFET的漂移层而发挥功能的层。漂移层112例如包含n－型的半导体材料。
基底区域(第1半导体区域的一个例子)114设置于漂移层112之上。基底区域114作为MOSFET的基底发挥功能。基底区域114是能够在对后述的栅极电极128施加电压的情况下形成沟道、并在漏极层109与后述的源极区域116之间流过载流子的区域。基底区域114例如包含p型的半导体材料。
源极区域(第2半导体区域的一个例子)116设置于基底区域114之上。源极区域116是作为MOSFET的源极而发挥功能的区域。在对后述的栅极电极128施加适当的电压的情况下，在源极区域116与漏极层109之间流过载流子。源极区域116例如包含n+型的半导体材料。
接触区域118设置于基底区域114之上，与基底区域114及源极区域116电连接。接触区域118是为了使基底区域114及源极区域116与源极电极16的电接触提高而设置的。接触区域118例如包含p+型的半导体材料。
沟槽119设置为从基底区域114及源极区域116之上到达漂移层112。沟槽119在纸面进深方向(Y方向，第1方向的一个例子)上延伸。换言之，沟槽119在与电极焊盘17b所延伸的方向(X方向，第2方向的一个例子)垂直地交叉的Y方向上延伸。
第1绝缘膜122设置于沟槽119内。例如，第1绝缘膜122设置为将后述的场板电极124覆盖。第1绝缘膜122是场板绝缘膜。另外，例如第1绝缘膜122设置于场板电极124与栅极电极128之间。但是，第1绝缘膜122的方式并不限定于此。第1绝缘膜122包含SiOx(氧化硅)，但并不限定于此。
第5绝缘膜121在沟槽119内，设置于第1绝缘膜122之上的、基底区域114与栅极电极128之间及后述的层间绝缘膜195与源极区域116之间。第5绝缘膜121是栅极绝缘膜。第5绝缘膜121包含SiOx(氧化硅)，但并不限定于此。
场板电极(第3电极的一个例子)124在沟槽119内，隔着第1绝缘膜122与漂移层112对置地设置。例如，场板电极124与漂移层112排列设置。场板电极124与沟槽119同样地，在Y方向上延伸。场板电极124例如是为了促进耗尽层从基底区域114向漂移层112延伸并使耐压增加而设置的。
栅极电极128设置于场板电极124之上。栅极电极128在多个基底区域114之间，隔着第5绝缘膜121而设置。栅极电极128在Y方向上延伸。栅极电极128是作为MOSFET的栅极而发挥功能的电极。
层间绝缘膜195设置于源极区域116、栅极电极128及第5绝缘膜121之上。层间绝缘膜195例如包含SiOx，但并不限定于此。
源极电极16设置于源极区域116及接触区域118之上，与源极区域116及接触区域118电连接。另外，在源极电极16之上适当设置有图10中未图示的电极焊盘17。
图11是本实施方式的半导体装置110的主要部分的示意剖视图。图11是用于表示场板电极124与源极电极16的连接方法的一个例子及栅极电极128与栅极金属198的连接方法的一个例子的示意剖视图。例如，图10的示意剖视图相当于图10的D－D’剖面处的示意剖视图。
场板电极124具有在Z方向上延伸的部分。而且，使用在该Z方向上延伸的部分，场板电极124经由在层间绝缘膜195设置的接触孔而与源极电极16电连接。
栅极电极128经由在层间绝缘膜195设置的接触孔而与栅极金属198电连接。例如，栅极金属198设置于第4接合件80(图1)之下，与第4接合件80电连接。
此外，栅极电极128的在Y方向上延伸的部分，例如可以设置于电极焊盘17a1及电极焊盘17a2(图9)之间的下方。在该情况下，栅极电极128的在Y方向上延伸的部分是与栅极电极128连接的连接布线的一个例子。
接下来，记载本实施方式的半导体装置的作用效果。
在具有沟槽119的半导体芯片10的情况下，在与沟槽119所延伸的方向垂直的面内，内部应力变高，翘曲倾向高。例如，如半导体装置110那样，在沟槽119在Y方向上延伸的情况下，与YZ面内相比，在XZ面内，内部应力变高，翘曲倾向高。
因此，在半导体装置110中，将电极焊盘17设置为在X方向上延伸。由此，能够更加良好地抑制XZ面内的半导体芯片10的翘曲。
通过本实施方式的半导体装置110，也能够提供提高了可靠性的半导体装置110。
(第3实施方式)
本实施方式的半导体装置与第1实施方式及第2实施方式的半导体装置的不同点在于，半导体芯片还具有第4电极，该第4电极与第1半导体层隔着第2绝缘膜而被设置在从第1半导体区域之上到达第1半导体层的第2沟槽内，第2沟槽在与上表面平行且与第1方向交叉的第3方向上延伸，在第2沟槽之上设置的不经由第2接合件与第1连接器电连接的电极焊盘在与上表面平行且与第3方向交叉的第4方向上延伸。在这里，省略与第1实施方式及第2实施方式重复的内容的记载。
图12是本实施方式的半导体装置120的示意俯视图。
在源极电极16之上的第1区域16a，电极焊盘17b在X方向(第2方向的一个例子)上延伸。电极焊盘17b之下的沟槽119(第1沟槽的一个例子)、第1绝缘膜122(第2绝缘膜的一个例子)及场板电极124在Y方向(第1方向的一个例子)上延伸。
在源极电极16之上的第2区域16b，电极焊盘17c在Y方向(第4方向的一个例子)上延伸。电极焊盘17c之下的沟槽119(第2沟槽的一个例子)、第1绝缘膜122(第2绝缘膜的一个例子)及场板电极124(第4电极的一个例子)在X方向(第3方向的一个例子)上延伸。
如半导体装置120那样，即使在沟槽119所延伸的方向取决于区域而不同的情况下，也能够更加良好地抑制半导体芯片10的翘曲。
通过本实施方式的半导体装置120，也能够提供提高了可靠性的半导体装置120。
(第4实施方式)
本实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，设置有不与第1连接器连接的多个电极焊盘。这里，省略与第1实施方式至第3实施方式重复的内容的记载。
图13是本实施方式的半导体装置130的示意俯视图。电极焊盘17a与第1连接器50的第1端部51a电连接。另一方面，电极焊盘17b、电极焊盘17c、电极焊盘17d、电极焊盘17e及电极焊盘17f不与第1连接器50电连接。
通过本实施方式的半导体装置130，也能够提供提高了可靠性的半导体装置130。
(第5实施方式)
本实施方式的半导体装置与第4实施方式的半导体装置的不同点在于，具有与不连接于第1连接器的多个电极焊盘连接的第2连接器。这里，省略与第1至第4实施方式重复的内容的记载。
图14是本实施方式的半导体装置140的示意俯视图。在电极焊盘17b、电极焊盘17c、电极焊盘17d、电极焊盘17e及电极焊盘17f连接有第2连接器53。
例如在通过回流焊(reflow)将第1连接器50与电极焊盘17a连接的情况下，在熔融的接合件固化时，有时第1连接器50的位置从规定的位置偏移而固化。通过设置第2连接器53，从而抑制该偏移。
通过本实施方式的半导体装置140，也能够提供提高了可靠性的半导体装置140。
(第6实施方式)
图15是本实施方式的半导体装置150的示意俯视图。省略与第1至第5实施方式重复的内容的记载。在电极焊盘17a及电极焊盘17b连接有第1连接器50。在电极焊盘17c及电极焊盘17d没有连接连接器及导线。
通过本实施方式的半导体装置150，也能够提供提高了可靠性的半导体装置150。
(第7实施方式)
图16是本实施方式的半导体装置160的示意俯视图。省略与第1实施方式至第6实施方式重复的内容的记载。与图15所示的半导体装置150的差异点在于，在电极焊盘17c及电极焊盘17d连接有第2连接器53。
通过本实施方式的半导体装置160，也能够提供提高了可靠性的半导体装置160。
对本发明的几个实施方式及实施例进行了说明，但这些实施方式及实施例是作为例子提示出的，并不是要对发明的范围进行限定。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。这些实施方式以及其变形包含于发明的范围及主旨，并且包含于权利要求书所记载的发明和其等同的范围。

Claims (8)

1.一种半导体装置，其中，具备：
引线框；
第1接合件，设置于所述引线框之上；
半导体芯片，具有下表面、上表面、在所述下表面设置并与所述第1接合件连接的第1电极、在所述上表面设置的第2电极、以及与所述第2电极连接的多个电极焊盘，该半导体芯片设置于所述第1接合件之上；
多个第2接合件，分别设置于所述多个电极焊盘之上；以及
第1连接器，与所述多个第2接合件之中的至少某一个连接，
不与所述第1连接器连接的所述第2接合件不连接于连接器或导线。
2.一种半导体装置，其中，具备：
引线框；
第1接合件，设置于所述引线框之上；
半导体芯片，具有下表面、上表面、在所述下表面设置并与所述第1接合件连接的第1电极、在所述上表面设置的第2电极、以及与所述第2电极连接的多个电极焊盘，该半导体芯片设置于所述第1接合件之上；
多个第2接合件，分别设置于所述多个电极焊盘之上；
第1连接器，与所述多个第2接合件之中的至少某一个连接；以及
密封树脂，在不与所述第1连接器电连接的所述第2接合件之上设置。
3.如权利要求2所述的半导体装置，其中，
还具有第2连接器，该第2连接器与不电连接于所述第1连接器的所述第2接合件连接。
4.如权利要求2所述的半导体装置，其中，
所述密封树脂将不与所述第1连接器电连接的所述第2接合件覆盖。
5.如权利要求1至4中任一项所述的半导体装置，其中，
所述半导体芯片还具有：
第1导电型的第1半导体层，设置于所述第1电极之上；
第2导电型的第1半导体区域，设置于所述第1半导体层之上；
第1导电型的第2半导体区域，设置于所述第1半导体区域之上；
第2电极，设置于所述第2半导体区域之上，与所述第2半导体区域电连接；以及
第3电极，与所述第1半导体层隔着第1绝缘膜而被设置在从所述第1半导体区域之上到达所述第1半导体层的第1沟槽内，
所述第1沟槽在与所述上表面平行的第1方向上延伸，
在所述第1沟槽之上设置的不经由所述第2接合件电连接于所述第1连接器的所述电极焊盘，在与所述上表面平行且与所述第1方向交叉的第2方向上延伸。
6.如权利要求5所述的半导体装置，其中，
所述第1连接器经由所述第2接合件而与所述多个电极焊盘之中的至少两个连接，
所述半导体装置还具有连接布线，该连接布线与所述第3电极连接，设置于与所述第1连接器电连接的两个所述电极焊盘之间的下方。
7.如权利要求5所述的半导体装置，其中，
所述半导体芯片还具有第4电极，该第4电极与所述第1半导体层隔着所述第2绝缘膜而被设置在从所述第1半导体区域之上到达所述第1半导体层的第2沟槽内，
所述第2沟槽在与所述上表面平行且与所述第1方向交叉的第3方向上延伸，
在所述第2沟槽之上设置的不经由所述第2接合件电连接于所述第1连接器的所述电极焊盘，在与所述上表面平行且与所述第3方向交叉的第4方向上延伸。
8.如权利要求1至4中任一项所述的半导体装置，其中，
所述多个电极焊盘分别包含Ni或Cu。
CN202210911844.6A 2022-03-21 2022-07-29 半导体装置 Pending CN116825841A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-044781 2022-03-21
JP2022044781A JP2023138880A (ja) 2022-03-21 2022-03-21 半導体装置

Publications (1)

Publication Number Publication Date
CN116825841A true CN116825841A (zh) 2023-09-29

Family

ID=83232594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210911844.6A Pending CN116825841A (zh) 2022-03-21 2022-07-29 半导体装置

Country Status (4)

Country Link
US (1) US20230298975A1 (zh)
EP (1) EP4250353A1 (zh)
JP (1) JP2023138880A (zh)
CN (1) CN116825841A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021186294A (ja) * 2020-05-29 2021-12-13 株式会社三洋物産 遊技機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006068642A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6338937B2 (ja) * 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
EP4250353A1 (en) 2023-09-27
JP2023138880A (ja) 2023-10-03
US20230298975A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
TWI395277B (zh) 晶圓水準的晶片級封裝
JP4865829B2 (ja) 半導体装置およびその製造方法
CN110447099B (zh) 半导体器件
JP5420274B2 (ja) 半導体装置及びその製造方法
JP7199921B2 (ja) 半導体装置
US11417623B2 (en) Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer
JP2022186839A (ja) 半導体装置
EP4250353A1 (en) Semiconductor device
US8536701B2 (en) Electronic device packaging structure
CN114846593A (zh) 半导体装置
US20130256920A1 (en) Semiconductor device
US20240006364A1 (en) Semiconductor device
WO2021177034A1 (ja) 半導体装置
WO2021193338A1 (ja) 半導体装置
EP2309538A2 (en) Package for semiconductor devices
US11823985B2 (en) Leadframe, semiconductor device, and method for manufacturing semiconductor device
US11967577B2 (en) Semiconductor device and method for manufacturing the same
US20240105666A1 (en) Semiconductor device
WO2023140046A1 (ja) 半導体装置
US20220157758A1 (en) Semiconductor device
EP4250354A1 (en) Semiconductor device
CN115966600A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination