CN117377327A

CN117377327A - 封装结构、封装芯片及电子设备

Info

Publication number: CN117377327A
Application number: CN202311651566.6A
Authority: CN
Inventors: 李浩杰
Original assignee: Honor Device Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2023-12-05
Filing date: 2023-12-05
Publication date: 2024-01-09

Abstract

本申请公开了一种封装结构、封装芯片及电子设备，涉及电子设备技术领域，该封装结构包括主板、控制器件、转接器件和多个存储器件；控制器件设置于主板，多个存储器件通过转接器件设置于控制器件的同一平面或不同平面，多个存储器件均与控制器件电连接。基于本申请的方案，能够提升电子设备的存储容量。

Description

封装结构、封装芯片及电子设备

技术领域

本申请涉及电子设备技术领域，具体地，涉及一种封装结构、封装芯片及电子设备。

背景技术

随着电子设备的小型化发展趋势，供应商对于电子设备内集成电路的集成度要求越来越高。为了适应小型化的发展方向，现有电子设备一般采用将存储器件和控制器件进行堆叠的方式进行安装，并将存储器件与控制器件进行电性连接，从而使电子设备的存储容量取决于存储器件的容量。

目前，用户对电子设备的存储容量的需求越来越大，但是，存储器件的容量扩容程度受限于存储器件的高度、裸片（单die）的容量大小以及封装技术等多种因素，进而导致无法获得更大的存储容量。

因此，如何提升电子设备的存储容量成为一个亟需解决的问题。

发明内容

本申请提供了一种封装结构、封装芯片及电子设备，通过增加存储器件的数量，能够提升电子设备的存储容量。

为达到上述目的，本申请采用如下技术方案：

第一方面，提供了一种封装结构，包括主板、控制器件、转接器件和多个存储器件；

所述控制器件设置于所述主板，所述多个存储器件通过所述转接器件设置于所述控制器件的同一平面或不同平面，所述多个存储器件均与所述控制器件电连接；

所述多个存储器件的位宽之和大于或等于所述控制器件的位宽，所述存储器件的位宽为2^k，k是整数。

在本申请实施例中，多个存储器件的位宽之和大于或等于控制器件的位宽，从而使本申请的封装结构满足控制器件的位宽需求，保障控制器件的运行效率；同时通过转接器件将多个存储器件与控制器件进行封装，从而通过多个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述多个存储器件包括第一存储器件和第二存储器件；

所述第一存储器件和所述第二存储器件通过所述转接器件设置于所述控制器件的同一平面或不同平面，所述第一存储器件和所述第二存储器件均与所述控制器件电连接；

所述第一存储器件的位宽和所述第二存储器件的位宽之和大于或等于所述控制器件的位宽。

在本申请实施例中，示例性地，将多个存储器件确定为两个存储器件，第一存储器件和第二存储器件的位宽之和大于或等于控制器件的位宽，从而使该实施方式的封装结构满足控制器件的位宽需求，保障控制器件的运行效率；同时通过转接器件将第一存储器件和第二存储器件与控制器件进行封装，从而通过两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述转接器件包括转接板，所述控制器件设置于所述主板和所述转接板之间，所述第一存储器件和所述第二存储器件设置于所述转接板或所述主板，所述控制器件至少通过所述转接板与所述第一存储器件和所述第二存储器件电连接。

在本申请实施例中，通过转接板及其内部走线连接第一存储器件、第二存储器件与控制器件，从而使两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述转接板包括与所述主板平行的平行转接板，所述第一存储器件和所述第二存储器件均设置于所述平行转接板靠近所述主板的一侧，且分别位于所述控制器件的两个侧面；所述控制器件通过所述平行转接板与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将第一存储器件和第二存储器件设置于主板和平行转接板之间，从而通过平行转接板及其内走线连接第一存储器件、第二存储器件与控制器件。

结合第一方面，在第一方面的某些实现方式中，当所述控制器件的厚度小于所述第一存储器件和/或所述第二存储器件的厚度时，所述主板靠近所述平行转接板一侧设置第一凹槽，以使所述第一存储器件和/或所述第二存储器件位于所述第一凹槽。

在该实现方式中，当控制器件的厚度小于第一存储器件和/或第二存储器件的厚度时，为了使第一存储器件、第二存储器件和控制器件均能够设置于主板和平行转接板之间，可以在主板上设置第一凹槽，以使第一存储器件和/或第二存储器件嵌入主板。

结合第一方面，在第一方面的某些实现方式中，当所述控制器件的厚度小于所述第一存储器件和/或所述第二存储器件的厚度时，所述平行转接板靠近所述主板一侧设置第二凹槽，以使所述第一存储器件和/或所述第二存储器件位于所述第二凹槽。

在该实现方式中，当控制器件的厚度小于第一存储器件和/或第二存储器件的厚度时，为了使第一存储器件、第二存储器件和控制器件均能够设置于主板和平行转接板之间，也可以在平行转接板上设置第二凹槽，以使第一存储器件和/或第二存储器件嵌入主板。

可选地，当控制器件的厚度不小于第一存储器件或第二存储器件的厚度时，第一存储器件和第二存储器件具有足够的空间可以设置于主板和平行转接板之间。同时为了第一存储器件和第二存储器件的稳定，可以在第一存储器件和第二存储器件与主板之间设置支撑器件。

结合第一方面，在第一方面的某些实现方式中，所述转接板包括半包围所述控制器件的包围转接板，所述第一存储器件和所述第二存储器件设置于所述主板或所述包围转接板，所述控制器件至少通过所述包围转接板与所述第一存储器件和所述第二存储器件电连接。

在本申请实施例中，至少通过包围转接板及其内部走线连接第一存储器件、第二存储器件与控制器件，从而使两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

可选地，包围转接板可以采用半包围控制器件的拱桥式结构，无需完全包围控制器件，只需为第一存储器件、第二存储器件与控制器件提供转接中介即可。

结合第一方面，在第一方面的某些实现方式中，所述第一存储器件和所述第二存储器件设置于所述主板且分别位于包围转接板的两个侧面，所述控制器件通过所述包围转接板和部分所述主板与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将第一存储器件和第二存储器件设置在包围转接板外侧的两个侧面，从而通过包围转接板及其内部走线连接第一存储器件、第二存储器件与控制器件。

结合第一方面，在第一方面的某些实现方式中，所述第一存储器件和所述第二存储器件设置于所述包围转接板远离所述主板的一侧，所述控制器件通过所述包围转接板与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将第一存储器件和第二存储器件设置于包围转接板，从而使控制器件通过包围转接板及其内部走线与第一存储器件和第二存储器件连接。

结合第一方面，在第一方面的某些实现方式中，所述包围转接板为一体结构，或者，所述包围转接板包括支撑板和承载板，所述承载板通过所述支撑板与所述主板连接。

在该实现方式中，在生产时既可以直接采用一体成型的包围转接板，减少生产工序，提高生产效率。也可以采用支撑板和承载板组装成包围转接板，便于组装和拆卸。

结合第一方面，在第一方面的某些实现方式中，所述第一存储器件和所述第二存储器件设置于所述控制器件相邻或相对的两个侧面。

在该实现方式中，根据实际需要，可以将两个存储器件设置在包围转接板的相邻或相对的两个侧面，以实现两个存储器件和控制器件的封装。

结合第一方面，在第一方面的某些实现方式中，所述转接板包括与所述主板平行的双面转接板，所述第一存储器件和所述第二存储器件分别设置于所述双面转接板的两侧，所述控制器件通过所述双面转接板与所述第一存储器件和所述第二存储器件电连接。

在本申请实施例中，通过双面转接板及其内部走线连接第一存储器件、第二存储器件与控制器件，从而使第一存储器件和第二存储器件位于双面转接板的两侧，两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述封装结构还包括配重块，所述配重块设置于所述双面转接板远离所述控制器件的一侧。

在该实现方式中，为了保障双面转接板的平衡性，可以在双面转接板远离控制器件的一侧设置配重块。示例性地，配重块的材质可以根据实际需要进行选择。

可选地，当双面转接板的一侧设置控制器件和第一存储器件时，双面转接板的另一侧设置配重块和第二存储器件。配重块既可位于与控制器件相对的位置，也可以位于与第一存储器件相对的位置。

可选地，配重块的重量与另一个存储器件的重量类似。

结合第一方面，在第一方面的某些实现方式中，所述封装结构还包括填充在所述第一存储器件与所述转接器件或所述主板之间、所述第二存储器件与所述转接器件或所述主板之间的点胶，以使所述第一存储器件和所述第二存储器件稳固。

在本申请实施例中，当通过转接器件将控制器件与第一存储器件和第二存储器件进行封装时，一般只对第一存储器件和第二存储器件的一侧进行焊接，从而使第一存储器件和第二存储器件稳定性较低，易发生位移，所以可以采用点胶加固第一存储器件和第二存储器件，使第一存储器件和第二存储器件更加稳定、耐摔、耐撞击。

结合第一方面，在第一方面的某些实现方式中，所述转接器件包括包裹所述控制器件的转接模块，所述第一存储器件和所述第二存储器件设置于所述控制器件的两个侧面，所述控制器件通过所述转接模块与所述第一存储器件和所述第二存储器件电连接。

在本申请实施例中，将控制器件通过转接模块包裹形成一个整体，通过转接模块及其内部走线连接控制器件与第一存储器件和第二存储器件，从而使两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述第一存储器件和所述第二存储器件均设置于所述主板，所述控制器件通过包裹在所述转接模块内的键合线分别与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将第一存储器件和第二存储器件均设置于主板，从而使控制器件通过转接模块及其内部键合线连接第一存储器件和第二存储器件。

结合第一方面，在第一方面的某些实现方式中，所述转接器件还包括设置于所述主板的载板，所述控制器件、所述第一存储器件和所述第二存储器件均设置于所述载板；所述转接模块还包裹所述第一存储器件和所述第二存储器件，所述控制器件通过所述载板和包裹在所述转接模块内的键合线分别与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将控制器件、第一存储器件和第二存储器件均设置于载板并均通过转接模块包裹形成一个整体，以便于整体生产和后期安装，从而使控制器件通过转接模块及其内部键合线连接第一存储器件和第二存储器件。

结合第一方面，在第一方面的某些实现方式中，所述转接模块还包裹所述第一存储器件和所述第二存储器件，所述控制器件通过包裹在所述转接模块内的重布线层与所述第一存储器件和所述第二存储器件电连接。

在该实现方式中，将控制器件、第一存储器件和第二存储器件均通过转接模块包裹形成一个整体，以便于整体生产和后期安装，从而使控制器件通过转接模块及其内部重布线层连接第一存储器件和第二存储器件。

在该实现方式中，根据实际需要，可以将两个存储器件设置在控制器件的相邻或相对的两个侧面，以实现两个存储器件和控制器件的封装。

结合第一方面，在第一方面的某些实现方式中，所述存储器件包括DDR存储器。

在该实现方式中，多个存储器件可以采用DDR存储器，从而通过多个DDR存储器为控制器件提供存储容量，有效提升电子设备的存储容量。

结合第一方面，在第一方面的某些实现方式中，所述第一存储器件和所述第二存储器件中的一个包括MCP封装结构。

在该实现方式中，由于电子设备内原有的MCP封装结构内包含一个DDR存储器，所以第一存储器件和第二存储器件中的一个可以采用MCP封装结构进行替换。

结合第一方面，在第一方面的某些实现方式中，所述控制器件包括SoC芯片或调制解调器。

在该实现方式中，控制器件可以采用SoC芯片或调制解调器等需要集成存储器件的逻辑器件，达到为SoC或调制解调器提升存储容量的目的。

第二方面，提供了一种封装芯片，包括所述的封装结构。

在本申请实施例中，将封装结构集成在封装芯片中，通过转接器件将第一存储器件和第二存储器件与控制器件进行封装，从而通过两个存储器件同时为控制器件提供存储容量，有效提升电子设备的存储容量。

第三面，提供了一种电子设备，包括所述的封装芯片，电源子系统，与所述封装芯片电连接，被配置为向所述封装芯片供电。

在本申请实施例中，通过封装芯片为电子设备提供存储容量，通过电源子系统为封装芯片供电，从而有效提升电子设备的存储容量，更能满足电子设备日渐小型化的发展趋势。

附图说明

图1为一种本申请实施例适用的电子设备的硬件系统的结构示意图；

图2为一种本申请实施例提供的封装结构的结构示意图；

图3为一种本申请实施例提供的封装结构的截面图；

图4为一种本申请实施例提供的封装结构的截面图；

图5为又一种本申请实施例提供的封装结构的结构示意图；

图6为又一种本申请实施例提供的封装结构的结构示意图；

图7为又一种本申请实施例提供的封装结构的截面图；

图8为又一种本申请实施例提供的封装结构的截面图；

图9为又一种本申请实施例提供的封装结构的截面图；

图10为又一种本申请实施例提供的封装结构的截面图；

图11为又一种本申请实施例提供的封装结构的透视图；

图12为又一种本申请实施例提供的封装结构的透视图；

图13为又一种本申请实施例提供的封装结构的结构示意图；

图14（a）为又一种本申请实施例提供的封装结构的截面图；

图14（b）为又一种本申请实施例提供的封装结构的截面图；

图15为又一种本申请实施例提供的封装结构的俯视图；

图16为又一种本申请实施例提供的封装结构的俯视图；

图17为又一种本申请实施例提供的封装结构的截面图；

图18为又一种本申请实施例提供的封装结构的截面图；

图19为又一种本申请实施例提供的封装结构的截面图；

图20为又一种本申请实施例提供的封装结构的截面图；

图21为又一种本申请实施例提供的封装结构的结构示意图；

图22为又一种本申请实施例提供的封装结构的截面图；

图23为又一种本申请实施例提供的封装结构的截面图；

图24为又一种本申请实施例提供的封装结构的截面图；

图25为又一种本申请实施例提供的封装结构的截面图；

图26为又一种本申请实施例提供的电子设备的结构示意图。

具体实施方式

下面将结合附图对本申请实施例中的技术方案进行清楚、详尽地描述。其中，在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；文本中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。

术语“第一”、“第二”等仅用于描述目的，而不能理解为暗示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征，在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

为了便于对本申请实施例的理解，首先对本申请实施例中涉及的相关概念进行简要说明。

1、双倍速率同步动态随机存储器（double data rate synchronous dynamicrandom access memory，DDR SDRAM)

在存储领域，DDR SDRAM是指一个时钟周期内传输两次数据的同步动态随机存储器，即能够在时钟周期的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。相比于传统单速率的SDRAM，具有更高的数据传输率。

2、低功耗双倍速率同步动态随机存储器（Low Power DDR SDRAM，LPDDR）

在存储领域，LPDDR SDRAM是指一种相对于DDR SDRAM功耗更低、体积更小的双倍速率同步动态随机存储器。

3、片上系统（system on chip，SoC）

SoC是指一个具有专用目标的集成电路，包含完整系统和嵌入软件。广泛应用于智能电子设备，一般作为智能电子设备的控制终端，例如5G手机。

4、调制解调器（modem）

调制解调器是指一种计算机硬件，用于将计算机的数字信号翻译成可沿普通电话线传送的模拟信号；同时这些模拟信号又可被线路另一端的另一个调制解调器接收，并译成计算机可懂的语言。即通过调制解调器可以完成两台计算机之间的通信。

5、通用闪存（univeral flash storage，UFS）

在存储领域，UFS是指一种主要应用于数码相机、智能手机等消费电子产品使用的闪存存储规范。其设计目标是发展一套统一的快闪存储卡格式，在提供高数据传输速度和稳定性的同时，也可减少消费者对于市面上各种存储卡格式的混淆和不同存储卡转接器的使用。

6、嵌入式多媒体卡（embedded multi media card，eMMC）

在存储领域，eMMC是指一种MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。eMMC在封装中集成了一个控制器，提供标准接口并管理闪存，使得手机厂商能专注于产品开发的其它部分，并缩短向市场推出产品的时间。

7、多芯片封装结构（multiple chip package，MCP）

在存储领域，MCP封装结构是在一种封装外壳内，垂直堆叠大小不同的各类存储器或非存储器芯片的一级单封装的混合技术，通过这种方法可以有效节约小巧印刷电路板PCB的空间，广泛应用于5G手机。示例性地，MCP封装结构可以包括基于通用闪存的MCP封装结构（UFS-based MCP，UMCP）和基于嵌入式多媒体卡的MCP封装结构（eMMC-based MCP，eMCP）。

8、重布线层（redistribution layer，RDL）

重布线层是指一种通过晶圆级金属布线制程和凸块制程改变原有芯片线路接点位置的封装技术，用于XY平面电气延伸和互联，使芯片能够适用于多种不同的封装形式。

以上是对本申请实施例所涉及名词的简单介绍，以下不再赘述。

图1为一种本申请实施例适用的电子设备的硬件系统的结构示意图。

如图1所示，本申请实施例对电子设备100的类型不做具体限定。在一些实施例中，电子设备100可以是手机、可穿戴设备（例如智能手环、智能手表、耳机等）、平板电脑、膝上型计算机（laptop）、手持计算机、笔记本电脑、超级移动个人计算机（ultra-mobilepersonal computer，UMPC）、蜂窝电话、个人数字助理（personal digital assistant，PDA）、增强现实（Augmented reality，AR）、虚拟现实（virtual reality，VR）设备等，还可以是电视、大屏、打印机、投影仪等设备。为方便理解，下面各实施例以电子设备100为手机为例进行示例性说明。

电子设备100可以包括处理器110，外部存储器接口120，内部存储器121，通用串行总线（universal serial bus，USB）接口130，充电管理模块140，电源管理模块141，电池142，天线1，天线2，移动通信模块150，无线通信模块160，音频模块170，扬声器170A，受话器170B，麦克风170C，耳机接口170D，传感器模块180，按键190，马达191，指示器192，摄像头193，显示屏194，以及用户标识模块（subscriber identification module，SIM）卡接口195等。

需要说明的是，图1所示的结构并不构成对电子设备100的具体限定。在本申请另一些实施例中，电子设备100可以包括比图1所示的部件更多或更少的部件，或者，电子设备100可以包括图1所示的部件中某些部件的组合，或者，电子设备100可以包括图1所示的部件中某些部件的子部件。图1示的部件可以以硬件、软件、或软件和硬件的组合实现。

处理器110可以包括一个或多个处理单元。例如，处理器110可以包括以下处理单元中的至少一个：应用处理器（application processor，AP）、调制解调处理器（modem）、图形处理器（graphics processing unit，GPU）、图像信号处理器（image signal processor，ISP）、控制器、视频编解码器、数字信号处理器（digital signal processor，DSP）、基带处理器、神经网络处理器（neural-network processing unit，NPU）。其中，不同的处理单元可以是独立的器件，也可以是集成的器件。控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。

处理器110中还可以设置存储器，用于存储指令和数据。在一些实施例中，处理器110中的存储器为高速缓冲存储器。该存储器可以保存处理器110刚用过或循环使用的指令或数据。如果处理器110需要再次使用该指令或数据，可从所述存储器中直接调用。避免了重复存取，减少了处理器110的等待时间，因而提高了系统的效率。

在一些实施例中，处理器110可以包括一个或多个接口。例如，处理器110可以包括以下接口中的至少一个：内部集成电路（inter-integrated circuit，I2C）接口、内部集成电路音频（inter-integrated circuit sound，I2S）接口、脉冲编码调制（pulse codemodulation，PCM）接口、通用异步接收传输器（universal asynchronous receiver/transmitter，UART）接口、移动产业处理器接口（mobile industry processor interface，MIPI）、通用输入输出（general-purpose input/output，GPIO）接口、SIM接口、USB接口。

图1所示的各模块间的连接关系只是示意性说明，并不构成对电子设备100的各模块间的连接关系的限定。可选地，电子设备100的各模块也可以采用上述实施例中多种连接方式的组合。

电子设备100的无线通信功能可以通过天线1、天线2、移动通信模块150、无线通信模块160、调制解调处理器以及基带处理器等器件实现。

天线1和天线2用于发射和接收电磁波信号。电子设备100中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。例如：可以将天线1复用为无线局域网的分集天线。在另外一些实施例中，天线可以和调谐开关结合使用。

电子设备100可以通过GPU、显示屏194以及应用处理器实现显示功能。GPU为图像处理的微处理器，连接显示屏194和应用处理器。GPU用于执行数学和几何计算，用于图形渲染。处理器110可包括一个或多个GPU，其执行程序指令以生成或改变显示信息。

内部存储器121可以是易失性存储器或非易失性存储器，或同时包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（read-only memory，ROM）、可编程只读存储器（programmable ROM，PROM）、可擦除可编程只读存储器（erasable PROM，EPROM）、电可擦除可编程只读存储器（electrically EPROM，EEPROM）或闪存。易失性存储器可以是随机存取存储器（random access memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（static RAM，SRAM）、动态随机存取存储器（dynamic RAM，DRAM）、同步动态随机存取存储器（synchronous DRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（double data rate SDRAM，DDR SDRAM）、增强型同步动态随机存取存储器（enhanced SDRAM，ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，SLDRAM）和直接内存总线随机存取存储器（direct rambus RAM，DRRAM）。

示例性地，在本申请实施例中，内部存储器121可以为本申请中的存储器件202、第一存储器件304、第二存储器件305等。

显示屏194可以用于显示图像或视频。可选地，显示屏194包括显示面板。显示面板可以采用液晶显示屏（liquid crystal display，LCD）、有机发光二极管（organic light-emitting diode，OLED）、有源矩阵有机发光二极体（active-matrix organic light-emitting diode，AMOLED）、柔性发光二极管（flex light-emitting diode，FLED）、迷你发光二极管（mini light-emitting diode，Mini LED）、微型发光二极管（micro light-emitting diode，Micro LED）、微型OLED（Micro OLED）或量子点发光二极管（quantum dotlight emitting diodes，QLED）。在一些实施例中，电子设备100可以包括1个或N个显示屏194，N为大于1的正整数。

目前，电子设备内的封装结构一般采用一个控制器件上方堆叠封装（package-on-package，POP）一个存储器件的形式，并将存储器件与控制器件进行电性连接，从而使整个电子设备的存储容量取决于该存储器件的存储容量。但是，当用户对电子设备的存储容量要求越来越高时，该存储器件的存储容量已无法满足用户需求。即使对该存储器件进行扩容，扩容程度也往往受限于存储器件的高度、存储器件内部裸片的容量大小以及封装技术等多种因素，从而导致无法获得更大的存储容量。

有鉴于此，本申请实施例提供了一种封装结构，采用多个存储器件共同为电子设备提供存储容量，该多个存储器件的位宽之和等于控制器件的位宽之和，从而使该多个存储器件可以满足控制器件的运行需求。同时，将该多个存储器件通过转接器件与控制器件进行封装，从而使该多个存储器件可以共同为控制器件提供存储容量，有效提升电子设备的存储容量。

下面结合图2至图4，先针对一个控制器件堆叠封装一个存储器件的封装结构，存储容量较小的问题进行详细介绍。

图2为一种本申请实施例提供的封装结构的结构示意图。

如图2所示，在本申请提供的一种实施例中，封装结构20包括控制器件201和存储器件202，控制器件201连接存储器件202。控制器件201用于读取存储器件202内的存储数据，或者向存储器件202存储数据。存储器件202用于存储程序和数据，并在电子设备100运行过程中高速、自动地完成程序或数据的存取。其中，控制器件201还用于对电子设备100内其他电子器件的控制和管理。在本申请实施例中，封装结构20的存储容量为存储器件202的存储容量。

应理解，上述仅为一种示例，封装结构20也可以包括其他器件或采用其他集成方式，例如，可以将属于存储器件202的部分器件集成在控制器件201中，或者，也可以将属于控制器件201的部分器件集成在存储器件202中，具体可以根据需要进行设置和修改，本申请实施例对此不进行任何限制。

示例性地，图3为一种本申请实施例提供的封装结构的截面图。

如图3所示，在本申请提供的一种实施例中，封装结构包括SoC芯片203和DDR存储器204，DDR存储器204直接通过焊盘焊接在SoC芯片203的上方，从而使该封装结构的存储容量为DDR存储器的存储容量，整个电子设备的存储容量也为该DDR存储器的容量。例如，当DDR存储器的最大容量为16GB时，整个电子设备的最大DDR存储容量也只能达到16GB，无法支持更大规格的DDR存储容量。示例性地，SoC芯片的位宽为64bits，DDR存储器的位宽为64bits，两者之间的位宽相符，存储容量为一个DDR存储器的存储容量。

示例性地，图4为一种本申请实施例提供的封装结构的截面图。

如图4所示，在本申请提供的一种实施例中，控制器件201包括调制解调器205和DDR存储器206，DDR存储器206直接通过焊盘焊接在调制解调器205的上方，从而使该封装结构的存储容量取决于DDR存储器的存储容量，整个电子设备的存储容量也为取决于该DDR存储器的容量。

因此，为了解决本申请实施例中电子设备的DDR存储容量受限于单颗DDR存储器的存储容量的问题，本申请提供了一种封装结构，通过转接器件将多个存储器件与控制器件进行封装，从而通过多个存储器件共同为控制器件提供存储容量，有效提升了电子设备的存储容量。

下面结合图5至图25，再针对采用多个存储器件与控制器件封装的方案进行详细介绍。

在本申请实施例中，可以采用多个存储器件通过转接器件与控制器件进行电连接，控制器件一般设置于主板，多个存储器件可以与控制器件设置于同一平面或者不同平面，即多个存储器件既可以设置于主板，又可以设置于转接板，或者一部分设置于主板，另一部分设置于转接板。其中，多个存储器件的位宽之和需要满足大于或等于控制器件的位宽，以使控制器件可以正常运行。另外，存储器件的位宽一般为2^k，k是整数。

图5为又一种本申请实施例提供的封装结构的结构示意图。

如图5所示，在本申请提供的又一种实施例中，封装结构30包括主板301、控制器件302、转接器件303、第一存储器件304和第二存储器件305，控制器件302设置于主板301且与主板301电连接，控制器件302通过转接器件303连接第一存储器件304和第二存储器件305。其中，转接器件303主要用于连接控制器件302与第一存储器件304和第二存储器件305，以及为第一存储器件304和第二存储器件305提供安装基体，以使第一存储器件304和第二存储器件305与控制器件302位于同一平面或不同平面。另外，第一存储器件304的位宽等于第二存储器件305的位宽，且第一存储器件304的位宽和第二存储器件305的位宽之和等于控制器件302的位宽。例如，控制器件302的位宽为64bits，第一存储器件304的位宽和第二存储器件305的位宽均为32bits，从而使第一存储器件304的位宽和第二存储器件305的位宽之和符合控制器件302的位宽，保障控制器件302的工作效率和准确性。

在本申请实施例中，第一存储器件304和第二存储器件305共同为控制器件302提供存储容量，从而使整个电子设备的存储容量也为第一存储器件304的存储容量和第二存储器件305存储容量之和，相较于图2中封装结构，存储容量提升了两倍，从而有效提升了电子设备的存储容量。

图6为又一种本申请实施例提供的封装结构的结构示意图。

如图6所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、控制器件302、转接板3031、第一存储器件304和第二存储器件305，控制器件302设置于主板301与转接板3031之间，第一存储器件304和第二存储器件305可以设置于主板301或转接板3031，从而使控制器件302通过转接板3031连接第一存储器件304和第二存储器件305。

可选地，第一存储器件304和第二存储器件305既可以同时设置在主板301，也可以同时设置在转接板3031，还可以一个设置在主板301，另一个设置在转接板3031，从而通过第一存储器件304和第二存储器件305共同为控制器件302提供存储容量，有效扩大电子设备的存储容量。

图7为又一种本申请实施例提供的封装结构的截面图。

如图7所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、与主板301平行的平行转接板30311、第一DDR存储器304和第二DDR存储器305，SoC芯片302设置于主板301与转接板3031之间，第一DDR存储器304和第二DDR存储器305设置于平行转接板30311靠近主板302的一侧，且分别位于SoC芯片302的两个侧面。SoC芯片302通过平行转接板30311与第一DDR存储器304和第二DDR存储器305电连接，从而使第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

示例性地，如图7所示，当SoC芯片302的厚度等于第一DDR存储器304和第二DDR存储器305的厚度时，第一DDR存储器304和第二DDR存储器305直接设置于平行转接板30311与主板302之间。

图8为又一种本申请实施例提供的封装结构的截面图。

如图8所示，当SoC芯片302的厚度大于第一DDR存储器304和第二DDR存储器305的厚度时，第一DDR存储器304和第二DDR存储器305直接设置于平行转接板30311靠近主板302的一侧，并可以在第一DDR存储器304和第二DDR存储器305靠近主板302的一侧设置点胶310，以使第一DDR存储器304和第二DDR存储器305位于平行转接板30311和主板302之间。

图9为又一种本申请实施例提供的封装结构的截面图。

如图9所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、与主板301平行的平行转接板30311、第一DDR存储器304和第二DDR存储器305，SoC芯片302设置于主板301与转接板3031之间，第一DDR存储器304和第二DDR存储器305设置于平行转接板30311靠近主板302的一侧，且分别位于SoC芯片302的两个侧面。SoC芯片302通过平行转接板30311与第一DDR存储器304和第二DDR存储器305电连接。由于SoC芯片302的厚度小于第一DDR存储器304和/或第二DDR存储器305的厚度，因此可以在主板301靠近平行转接板30311一侧设置两个第一凹槽306、307，使第一DDR存储器304和/或第二DDR存储器305可以嵌入两个第一凹槽306、307，从而使第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

图10为又一种本申请实施例提供的封装结构的截面图。

如图10所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、与主板301平行的平行转接板30311、第一DDR存储器304和第二DDR存储器305，SoC芯片302设置于主板301与转接板3031之间，第一DDR存储器304和第二DDR存储器305设置于平行转接板30311靠近主板302的一侧，且分别位于SoC芯片302的两个侧面。SoC芯片302通过平行转接板30311与第一DDR存储器304和第二DDR存储器305电连接。由于SoC芯片302的厚度小于第一DDR存储器304和/或第二DDR存储器305的厚度，因此可以在平行转接板30311靠近主板301一侧设置两个第二凹槽308、309，使第一DDR存储器304和/或第二DDR存储器305可以嵌入两个第二凹槽308、309并固定，从而使第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

示例性地，在本申请实施例的一种实现方式中，还可以同时在主板301设置第三凹槽，在平行转接板30311设置第四凹槽，以使第一DDR存储器304和第二DDR存储器305同时位于第三凹槽和第四凹槽。

图11为又一种本申请实施例提供的封装结构的透视图。

如图11所示，在本申请实施例的一种实现方式中，第一DDR存储器304和第二DDR存储器305可以分别设置于SoC芯片302相对的两个侧面。

图12为又一种本申请实施例提供的封装结构的透视图。

如图12所示，在本申请实施例的一种实现方式中，第一DDR存储器304和第二DDR存储器305可以分别设置于SoC芯片302相邻的两个侧面。

图13为又一种本申请实施例提供的封装结构的结构示意图。

如图13所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、控制器件302、半包围主板301的包围转接板30312、第一存储器件304和第二存储器件305，控制器件302设置于主板301与包围转接板30312之间，第一存储器件304和第二存储器件305可以设置于主板301或包围转接板30312，从而使控制器件302至少通过包围转接板30312连接第一存储器件304和第二存储器件305。

可选地，在本申请实施例中，第一存储器件304和第二存储器件305既可以同时设置在主板301，也可以同时设置在包围转接板30312，还可以一个设置在主板301，另一个设置在包围转接板30312，从而通过第一存储器件304和第二存储器件305共同为控制器件302提供存储容量，有效扩大电子设备的存储容量。

图14（a）为又一种本申请实施例提供的封装结构的截面图。

如图14（a）所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、包围转接板30312、第一DDR存储器304和第二DDR存储器305，SoC芯片302设置于主板301，包围转接板30312包围SoC芯片302，第一DDR存储器304和第二DDR存储器305设置于主板301且分别位于包围转接板30312的两个侧面，SoC芯片302通过包围转接板30312和部分主板302连接第一DDR存储器304和第二DDR存储器305，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

可选地，包围转接板30321为一体结构。

图14（b）为又一种本申请实施例提供的封装结构的截面图。

如图14（b）所示，在本申请实施例的一种实现方式中，相较于如图14（a）中的两个DDR存储器，其中一个DDR存储器可以采用MCP封装结构替换。由于在电子设备100的MCP封装结构中已经包含一个DDR存储器，所以在本申请实施例中，采用MCP封装结构替换一个DDR存储器，复用MCP封装结构中的DDR存储器，可以减少本申请对于DDR存储器的需求。

图15为又一种本申请实施例提供的封装结构的俯视图。

如图15所示，在本申请实施例的一种实现方式中，第一DDR存储器304和第二DDR存储器305可以分别设置于SoC芯片302相对的两个侧面，包围转接板30312采用拱桥式结构，可以包围SoC芯片302的两个侧面，并起到连接第一DDR存储器304、第二DDR存储器305和SoC芯片302的作用。

图16为又一种本申请实施例提供的封装结构的俯视图。

如图16所示，在本申请实施例的一种实现方式中，第一DDR存储器304和第二DDR存储器305可以分别设置于SoC芯片302相邻的两个侧面，包围转接板30312采用无底面的箱式结构，可以包围SoC芯片302的四个侧面，并起到连接第一DDR存储器304、第二DDR存储器305和SoC芯片302的作用。

图17为又一种本申请实施例提供的封装结构的结构示意图。

如图17所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、包围转接板30312、第一DDR存储器304和第二DDR存储器305，包围转接板30312包括支撑板303121和承载板303122，承载板303122通过支撑板303121与主板302连接，SoC芯片302设置于主板301且位于支撑板303121和承载板303122包围的空间，第一DDR存储器304和第二DDR存储器305均设置于承载板303122板远离主板302上方，SoC芯片302通过承载板303122与第一DDR存储器304和第二DDR存储器305电连接，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

可选地，在本申请实施例中，由于通过支撑板303121和承载板303122组合得到包围转接板30312，所以为了减少公差，可以在支撑板303121和承载板303122之间设置点胶310，从而稳固承载板303122的位置，防止承载板303122、第一DDR存储器304和第二DDR存储器305与SoC芯片302发生位移。

图18为又一种本申请实施例提供的封装结构的截面图。

如图18所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、与主板301平行的双面转接板30313、第一DDR存储器304和第二DDR存储器305，SoC芯片302和第一DDR存储器304设置于主板301，第二DDR存储器305设置于双面转接板30313靠近第一DDR存储器304的一侧，SoC芯片302通过双面转接板30313连接第一DDR存储器304和第二DDR存储器305，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

图19为又一种本申请实施例提供的封装结构的截面图。

如图19所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、与主板301平行的双面转接板30313、第一DDR存储器304和第二DDR存储器305，SoC芯片302和第一DDR存储器304设置于主板301，第二DDR存储器305设置于双面转接板30313靠近SoC芯片302的一侧，SoC芯片302通过双面转接板30313连接第一DDR存储器304和第二DDR存储器305，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

图20为又一种本申请实施例提供的封装结构的截面图。

如图20所示，在本申请实施例的一种实现方式中，封装结构30还包括配重块311，配重块311设置于双面转接板30313上方。因为当第一DDR存储器304设置于主板301，第二DDR存储器305设置于双面转接板30313的一侧时，容易使整个封装结构30失衡，所以可以在双面转接板30313的另一侧设置配重块311，从而使整个封装结构更加稳定，不易损坏。适应性地，当第二DDR存储器305设置于双面转接板30313靠近第一DDR存储器304的一侧，配重块311设置于双面转接板30313靠近SoC芯片302的一侧。当第二DDR存储器305设置于双面转接板30313靠近SoC芯片302的一侧，配重块311设置于双面转接板30313靠近第一DDR存储器304的一侧。

可选地，在上述图5至图20的方案中，为了使第一存储器件304和第二存储器件305更加稳固，不易被碰撞后发生位移，均可以在不同器件之间设置点胶。示例性地，如图8所示的方案，还可以在第一DDR存储器304和第二DDR存储器305的下方均填充点胶，支撑固定第一DDR存储器304和第二DDR存储器305。示例性地，如图17所示的方案，还可以在第一DDR存储器304和第二DDR存储器305与包围转接板30312之间的缝隙中填充点胶，以使第一DDR存储器304和第二DDR存储器305更加稳定，不易移动。

图21为又一种本申请实施例提供的封装结构的结构示意图。

如图21所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、控制器件302、包裹控制器件302的转接模块3032、第一存储器件304和第二存储器件305，控制器件302设置于主板301，第一存储器件304和第二存储器件305设置于控制器件302的两个侧面，从而使控制器件302通过转接模块3032连接第一存储器件304和第二存储器件305。

可选地，在本申请实施例中，第一存储器件304和第二存储器件305既可以同时设置在转接模块3032内部，也可以一个设置在转接模块3032内部，另一个设置在转接模块3032外部，从而通过第一存储器件304和第二存储器件305共同为控制器件302提供存储容量，有效扩大电子设备的存储容量。

可选地，转接模块3032可以采用陶瓷封装材料、金属封装材料和塑料封装材料等封装材料，例如树脂、陶瓷等。可选地，转接模块3032可以采用塑封工艺等封装工艺。

图22为又一种本申请实施例提供的封装结构的截面图。

如图22所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、转接模块3032、第一DDR存储器304、第二DDR存储器305和载板312，转接模块3032包裹SoC芯片302并形成一个整体，安装于主板301表面。SoC芯片302通过转接模块3032内部的键合线30321和主板301分别与第一DDR存储器304和第二DDR存储器305电连接，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

图23为又一种本申请实施例提供的封装结构的截面图。

如图23所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、转接模块3032、第一DDR存储器304、第二DDR存储器305和载板312，转接模块3032包裹SoC芯片302、第一DDR存储器304和第二DDR存储器305并形成一个整体，安装于主板301表面。SoC芯片302通过转接模块3032内部的重布线层30322分别与第一DDR存储器304和第二DDR存储器305电连接，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。示例性地，在本申请实施例中，通过在转接模块3032内逐层布置重布线层，将SoC芯片302与第一DDR存储器304和第二DDR存储器305进行连接。

图24为又一种本申请实施例提供的封装结构的截面图。

如图24所示，在本申请实施例的一种实现方式中，封装结构30包括主板301、SoC芯片302、转接模块3032、第一DDR存储器304、第二DDR存储器305和载板312，转接模块3032包裹SoC芯片302、第一DDR存储器304和第二DDR存储器305，并与载板312形成一个整体，安装于主板301表面。SoC芯片302通过转接模块3032内部的键合线30323和载板312分别与第一DDR存储器304和第二DDR存储器305电连接，从而通过第一DDR存储器304和第二DDR存储器305共同为SoC芯片302提供存储容量，有效扩大电子设备的存储容量。

图25为又一种本申请实施例提供的封装结构的截面图。

如图25所示，在本申请实施例的一种实现方式中，第一存储器件304和第二存储器件中305的一个可以采用电子设备100中原有的MCP封装结构，从而减少DDR存储器的消耗，减低成本。在本申请实施例中，因为MCP封装结构中至少包含一个DDR存储器，所以当电子设备100中设有MCP封装结构时，即意味着可以复用MCP封装结构中的DDP存储器作为一个存储器件，只需再增加一个存储器件即可满足主控器件302的运行需求和存储需求。

可选地，在上述图5至图20的方案中，第一存储器件304和第二存储器件中305也可以设置于控制器件302相对或相邻的两个侧面。

示例性地，当采用更多个存储器件与控制器件进行封装时，其连接关系和位置关系可参考上文所提供的结构和连接关系，达到有益效果也与上文类似，在此不再赘述。

本申请实施例还提供一种封装芯片10，包括如上所述的封装结构30。

图26为又一种本申请实施例提供的电子设备的结构示意图。

如图26所示，该电子设备100可以包括由上述封装结构30组成的封装芯片10以及电源子系统11等，这些器件可以通过各种互联总线或其他电连接方式耦合。

封装芯片10可以从基带信号中提取有用的信息或数据比特，或者将信息或数据比特转换为待发送的基带信号。这些信息或数据比特可以是表示语音、文本、视频等用户数据或控制信息的数据。示例性地，封装芯片10可以实现调制和解调，编码和解码等信号处理操作。对于不同的无线接入技术，例如5G NR和4G LTE，可以提供不同的基带信号处理操作。因此，为了支持多种移动通信模式，封装芯片10可同时包括多个处理核心，或者多个硬件加速器（hardware accelerator，HAC）。封装芯片10可以集成到一个或多个芯片中。

此外，由于远距离的传输信号一般是模拟信号，封装芯片10处理的信号主要是数字信号，电子设备中还需要有模数转换器件。模数转换器件可以包括将模拟信号转换为数字信号的模数转换器（analog to digital converter，ADC），以及数字信号转换为模拟信号的数模转换器（digital to analog converter，DAC）。

示例性的，封装芯片10可以为包含有SoC芯片、转接器件和多个DDR存储器的控制芯片。封装芯片10的软件组件可以在芯片出厂前内置在芯片的硬件组件中，也可以在芯片出厂后从其他非易失性存储器导入到芯片的硬件组件中，或者还可以通过网络以在线方式下载和更新这些软件组件。

电源子系统11用于为各个器件进行供电，例如，电源可以为封装芯片10提供电压。其中，该电源子系统11可以包括多个电源，该多个电源可以相同，也可以不同。该电源子系统11还可以为各子系统供电，可以采用相同的电源为各子系统供电，也可以采用不同的电源为各子系统供电。

除此之外，电子设备100还可以包括应用子系统，该应用子系统可作为电子设备100的主控制系统或主计算系统，用于运行主操作系统和应用程序，管理整个电子设备100的软硬件资源，并可为用户提供用户操作界面。应用子系统可包括一个或多个处理核心。此外，应用子系统中也可以包括与其他子系统相关的驱动软件。

应理解，上述仅为针对电子设备100的结构的一种示例，电子设备100也可以包括其他子系统或器件，具体可以根据需要进行设置和修改，本申请实施例对此不进行任何限制。

上述本申请实施例提供的电子设备所能达到的有益效果可参考上文所提供的模块对应的有益效果，在此不再赘述。

应理解，上述只是为了帮助本领域技术人员更好地理解本申请实施例，而非要限制本申请实施例的范围。本领域技术人员根据所给出的上述示例，显然可以进行各种等价的修改或变化，例如，上述检测方法的各个实施例中某些步骤可以是不必须的，或者可以新加入某些步骤等。或者上述任意两种或者任意多种实施例的组合。这样的修改、变化或者组合后的方案也落入本申请实施例的范围内。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

还应理解，上文对本申请实施例的描述着重于强调各个实施例之间的不同之处，未提到的相同或相似之处可以互相参考，为了简洁，这里不再赘述。

还应理解，在本申请的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

还应理解，本申请实施例中，“预先设定”、“预先定义”可以通过在设备(例如，包括电子设备)中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。

还应理解，本申请实施例中的方式、情况、类别以及实施例的划分仅是为了描述的方便，不应构成特别的限定，各种方式、类别、情况以及实施例中的特征在不矛盾的情况下可以相结合。

还应理解，在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。

最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准总之，以上所述仅为本申请技术方案的较佳实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种封装结构，其特征在于，包括主板、控制器件、转接器件和多个存储器件；

2.如权利要求1所述的封装结构，其特征在于，所述多个存储器件包括第一存储器件和第二存储器件；

3.如权利要求2所述的封装结构，其特征在于，所述转接器件包括转接板，所述控制器件设置于所述主板和所述转接板之间，所述第一存储器件和所述第二存储器件设置于所述转接板或所述主板，所述控制器件至少通过所述转接板与所述第一存储器件和所述第二存储器件电连接。

4.如权利要求3所述的封装结构，其特征在于，所述转接板包括与所述主板平行的平行转接板，所述第一存储器件和所述第二存储器件均设置于所述平行转接板靠近所述主板的一侧，且分别位于所述控制器件的两个侧面；所述控制器件通过所述平行转接板与所述第一存储器件和所述第二存储器件电连接。

5.如权利要求4所述的封装结构，其特征在于，当所述控制器件的厚度小于所述第一存储器件和/或所述第二存储器件的厚度时，所述主板靠近所述平行转接板一侧设置第一凹槽，以使所述第一存储器件和/或所述第二存储器件位于所述第一凹槽。

6.如权利要求4所述的封装结构，其特征在于，当所述控制器件的厚度小于所述第一存储器件和/或所述第二存储器件的厚度时，所述平行转接板靠近所述主板一侧设置第二凹槽，以使所述第一存储器件和/或所述第二存储器件位于所述第二凹槽。

7.如权利要求3所述的封装结构，其特征在于，所述转接板包括半包围所述控制器件的包围转接板，所述第一存储器件和所述第二存储器件设置于所述主板或所述包围转接板，所述控制器件至少通过所述包围转接板与所述第一存储器件和所述第二存储器件电连接。

8.如权利要求7所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件设置于所述主板且分别位于包围转接板的两个侧面，所述控制器件通过所述包围转接板和部分所述主板与所述第一存储器件和所述第二存储器件电连接。

9.如权利要求7所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件设置于所述包围转接板远离所述主板的一侧，所述控制器件通过所述包围转接板与所述第一存储器件和所述第二存储器件电连接。

10.如权利要求7至9任一项所述的封装结构，其特征在于，所述包围转接板为一体结构，或者，所述包围转接板包括支撑板和承载板，所述承载板通过所述支撑板与所述主板连接。

11.如权利要求4至8任一项所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件设置于所述控制器件相邻或相对的两个侧面。

12.如权利要求3所述的封装结构，其特征在于，所述转接板包括与所述主板平行的双面转接板，所述第一存储器件和所述第二存储器件分别设置于所述双面转接板的两侧，所述控制器件通过所述双面转接板与所述第一存储器件和所述第二存储器件电连接。

13.如权利要求12所述的封装结构，其特征在于，所述封装结构还包括配重块，所述配重块设置于所述双面转接板远离所述控制器件的一侧。

14.如权利要求2至9、12、13任一项所述的封装结构，其特征在于，所述封装结构还包括填充在所述第一存储器件与所述转接器件或所述主板之间、所述第二存储器件与所述转接器件或所述主板之间的点胶。

15.如权利要求2所述的封装结构，其特征在于，所述转接器件包括至少包裹所述控制器件的转接模块，所述第一存储器件和所述第二存储器件设置于控制器件的两个侧面，所述控制器件通过所述转接模块与所述第一存储器件和所述第二存储器件电连接。

16.如权利要求15所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件均设置于所述主板，所述控制器件通过包裹在所述转接模块内的键合线分别与所述第一存储器件和所述第二存储器件电连接。

17.如权利要求16所述的封装结构，其特征在于，所述转接器件还包括设置于所述主板的载板，所述控制器件、所述第一存储器件和所述第二存储器件均设置于所述载板；所述转接模块还包裹所述第一存储器件和所述第二存储器件，所述控制器件通过所述载板和包裹在所述转接模块内的键合线分别与所述第一存储器件和所述第二存储器件电连接。

18.如权利要求16所述的封装结构，其特征在于，所述转接模块还包裹所述第一存储器件和所述第二存储器件，所述控制器件通过包裹在所述转接模块内的重布线层与所述第一存储器件和所述第二存储器件电连接。

19.如权利要求15至18任一项所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件设置于所述控制器件相邻或相对的两个侧面。

20.如权利要求1至9、12、13、15至18任一项所述的封装结构，其特征在于，所述多个存储器件包括DDR存储器。

21.如权利要求4至6、8、15至18任一项所述的封装结构，其特征在于，所述第一存储器件和所述第二存储器件中的一个包括MCP封装结构。

22.如权利要求1至9、12、13、15至18任一项所述的封装结构，其特征在于，所述控制器件包括SoC芯片或调制解调器。

23.一种封装芯片，其特征在于，包括权利要求1至22中任一项所述的封装结构。

24.一种电子设备，其特征在于，包括：如权利要求23所述的封装芯片，

电源子系统，与所述封装芯片电连接，被配置为向所述封装芯片供电。