CN117374543A - 一种集成化谐振抑制功分器 - Google Patents

Abstract

本发明公开了一种集成化谐振抑制功分器，涉及功分器技术领域，包括耦合微带线和用于布局耦合微带线的介质基板，在所述介质基板上有总输入端口A、一阶输出端口B和二阶输出端口C；所述耦合微带线包括功分输入线段、一阶处理线段和二阶处理线段；还包括谐振抑制单元和滤波抑制单元，所述谐振抑制单元对称分布在一阶处理线段的左右两侧，所述滤波抑制单元对称分布在二阶处理线段的左右两侧。在功分器的紧凑形式布局中对称引入谐振抑制单元和滤波抑制单元，利用谐振抑制单元和滤波抑制单元对谐振进行抑制，在集成化功分器中显著降低了信号在功分器中的失真，抑制了在功分器中产生的谐振，有效地提高功分器的信号完整性。

Description

一种集成化谐振抑制功分器

技术领域

本发明涉及功分器技术领域，具体涉及一种集成化谐振抑制功分器。

背景技术

功分器是无线通信领域中一种重要的无源器件，在当前主要功分器中，由于Wilkinson功分器具有输出端口均匹配、损耗低、隔离度高等优点，现在被广泛应用于射频微波系统中。目前在如何使功分器通带内性能良好的同时，实现其尺寸的减小和谐波抑制性能成为国内外行业内关注的重点。高度集成的功分器通常需要在非常小的尺寸内完成复杂的电路设计，这可能导致电感、电容等元件的物理设计尺寸受到限制，使得在高频率下的谐振抑制更加困难，同时小尺寸元件可能在高频时表现出不良的谐振特性。而集成化功分器中常常包含一些非线性元件，可能在输入信号的非线性处理过程中产生谐波，即使功分器的主要设计目标是分配功率，这些非线性元件仍可能导致谐波的产生。而目前现有的主流集成化功分器在抑制谐波上的效果欠佳，因此现有技术中需要一种小型集成化的能够较好抑制谐波的功分器。

发明内容

本发明提供一种集成化谐振抑制功分器，解决现有的主流功分器在兼顾集成化设计时在抑制谐波方面的效果欠佳的问题。

本发明通过下述技术方案实现：

一种集成化谐振抑制功分器，包括耦合微带线和用于布局耦合微带线的介质基板，在所述介质基板上的前端设置有总输入端口，沿前后次序在介质基板上的左右两端均设置有一阶输出端口和二阶输出端口；所述耦合微带线包括功分输入线段、一阶处理线段和二阶处理线段；还包括谐振抑制单元和滤波抑制单元，所述谐振抑制单元对称分布在一阶处理线段的左右两侧，所述滤波抑制单元对称分布在二阶处理线段的左右两侧；功分输入线段的输入端连接至总输入端口，输出端连接至一阶处理线段的输入端；一阶处理线段的输出端分别连接至一阶输出端口和二阶处理线段的输入端；二阶处理线段的输出端连接至二阶输出端口。在目前现有的集成化功分器中常常包含一些非线性元件，可能在输入信号的非线性处理过程中产生谐波，即使功分器的主要设计目标是分配功率，这些非线性元件仍可能导致谐波的产生。而目前现有的主流集成化功分器在抑制谐波上的效果欠佳，因此现有技术中需要一种小型集成化的能够较好抑制谐波的功分器。

进一步地，所述功分输入线段包括第一传输带段和环形耦合带段，且环形耦合带段的输出端作为功分输入线段的输出端；所述总输入端口与第一传输带段、环形耦合带段、一阶处理线段的输入端顺次连接。

进一步地，所述一阶处理线段包括第二传输带段和第一输出带段，且第二传输带段的输入端和输出端分别作为一阶处理线段的输入端和输出端；所述功分输入线段的输出端与第二传输带段、二阶处理线段的输入端顺次连接；所述谐振抑制单元设于第二传输带段的外侧；所述第一输出带段的一端连接于第二传输带段的后端部侧面，另一端作为一阶处理线段的输出端连接至一阶输出端口。

进一步地，所述二阶处理线段包括第三传输带段和第二输出带段，且第三传输带段的输入端和第二输出带段的输出端分别作为二阶处理线段的输入端和输出端；所述一阶处理线段的输出端与第三传输带段、第二输出带段、二阶输出端口分别顺次连接；所述滤波抑制单元设于第三传输线段的外侧。

进一步地，所述和环形耦合带段设为梯形环带段，所述梯形环带段的上底作为环形耦合带段的输入端连接至第一传输带段的输出端，下底作为环形耦合带段的输出端连接至一阶处理线段的输入端。

进一步地，所述第二传输带段至少为两条相互平行的子带段，且在两条子带段之间连接设置有阻抗变换器。

进一步地，第三传输带段和第二输出带段之间连接设置有切角带段，所述切角带段沿第三传输带段和第二输出带段连接的拐角外角和拐角内角处均有切角结构。

进一步地，所述谐振抑制单元包括至少一组的第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电感L1、第二电感L2、第三电感L3、第四电感L4和第五电感L5；

所述第一电容C1的一端为接地端；所述第一电感L1的一端与第三电感L3的一端、第四电感L4的一端、第二电容C2的一端、第三电容C3的一端均连接至同一点，且第一电感L1的另一端连接至第一电容C1的另一端；所述第三电感L3的另一端与第二电感L2的一端、第四电容C4的一端连接至同一点，所述第四电感L4的另一端与第五电感L5的一端、第四电容C4的另一端连接至同一点；所述第二电感L2的另一端与第五电感L5的另一端均空置。

进一步地，所述滤波抑制单元包括一对带阻滤波组件和至少一个隔直电阻，所述隔直电阻均设于一对带阻滤波组件之间。

本发明与现有技术相比，以紧凑布局形式将总输入端口、一阶输出端口和二阶输出端口布置在介质基板的前端和两端，并在功分器中对称引入谐振抑制单元和滤波抑制单元，利用谐振抑制单元和滤波抑制单元对谐振进行抑制，在集成化功分器中显著降低了信号在功分器中的失真，抑制了在功分器中产生的谐振，有效地提高功分器的信号完整性。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明耦合微带线的布局结构示意图；

图2为本发明介质基板的结构示意图；

图3为本发明切角带段的部位示意图；

图4为本发明谐振抑制单元的结构示意图；

图5为本发明谐振抑制单元的抑制仿真图；

图6为本发明滤波抑制单元的抑制仿真图。

附图中标记及对应的零部件名称：

A-总输入端口，B-一阶输出端口，C-二阶输出端口，1-第一传输带段，11-介质基板，2-环形耦合带段，3-第二传输带段，31-阻抗变换器，4-第三传输带段，5-谐振抑制单元，6-第一输出带段，7-带阻滤波组件，71-隔直电阻，8-第二输出带段，81-切角带段，811-拐角外角，812-拐角内角。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例

如图1-图2所示，本实施例为一种集成化谐振抑制功分器，包括耦合微带线和用于布局耦合微带线的介质基板11，在所述介质基板11上的前端设置有总输入端口A，沿前后次序在介质基板11上的左右两端均设置有一阶输出端口B和二阶输出端口C；所述耦合微带线包括功分输入线段、一阶处理线段和二阶处理线段；还包括谐振抑制单元5和滤波抑制单元，所述谐振抑制单元5对称分布在一阶处理线段的左右两侧，所述滤波抑制单元对称分布在二阶处理线段的左右两侧；功分输入线段的输入端连接至总输入端口A，输出端连接至一阶处理线段的输入端；一阶处理线段的输出端分别连接至一阶输出端口B和二阶处理线段的输入端；二阶处理线段的输出端连接至二阶输出端口C。

更多地，所述功分输入线段包括第一传输带段1和环形耦合带段2，且环形耦合带段2的输出端作为功分输入线段的输出端；所述总输入端口A与第一传输带段1、环形耦合带段2、一阶处理线段的输入端顺次连接。所述一阶处理线段包括第二传输带段3和第一输出带段6，且第二传输带段3的输入端和输出端分别作为一阶处理线段的输入端和输出端；所述功分输入线段的输出端与第二传输带段3、二阶处理线段的输入端顺次连接；所述谐振抑制单元5设于第二传输带段3的外侧；所述第一输出带段6的一端连接于第二传输带段3的后端部侧面，另一端作为一阶处理线段的输出端连接至一阶输出端口B。所述二阶处理线段包括第三传输带段4和第二输出带段8，且第三传输带段4的输入端和第二输出带段8的输出端分别作为二阶处理线段的输入端和输出端；所述一阶处理线段的输出端与第三传输带段4、第二输出带段8、二阶输出端口C分别顺次连接；所述滤波抑制单元设于第三传输线段的外侧。

其中，所述功分输入线段用于连接总输入端口A，负责接收输入信号，并将其引导到功分器的内部。通过设置功分输入线段，实现了将总输入信号引导到功分器内部，为后续的功分和谐振抑制提供了输入信号。所述一阶处理线段用于一阶处理线段接收功分输入线段的输出，并将信号分配到一阶输出端口B和二阶处理线段。一阶处理线段通过将信号分配到一阶输出端口B和二阶处理线段，实现了功分器的基本功分功能，有助于将输入信号分配到不同的输出端口。所述二阶处理线段接收一阶处理线段的输出，并将信号分配到二阶输出端口C。所述二阶处理线段通过将信号分配到二阶输出端口C，进一步实现了功分器的功分功能，确保信号按照设计的方式分配到不同的输出端口。所述谐振抑制单元5的左右两侧，用于抑制或减小功分器内部可能存在的谐振。通过设置谐振抑制单元5，功分器可以减小谐振的影响，提高整体性能，特别是在高频段和宽带应用中。所述滤波抑制单元用于抑制或减小功分器内部可能存在的滤波。通过设置滤波抑制单元，功分器可以减小滤波的影响，提高整体性能，确保输出信号的干净度和纯度。更多地，所述一阶输出端口B连接至一阶处理线段的输出端，通过这个连接，功分输入线段的信号可以被分配到一阶输出端口B，这样功分器可以在一阶处理线段中实现功分比，即将输入功率分配到不同的输出端口上。通过设计一阶输出端口B的位置和参数，可以实现在一阶处理线段处的阻抗匹配，确保信号传输的匹配性能，有助于降低反射损耗，提高功分器的效率。所述二阶输出端口C连接至二阶处理线段的输出端，这意味着功分器可以在二阶处理线段中进一步对信号进行功分。采用多传输带段的级联设计，如第一传输带段1、第二传输带段3和第三传输带段4，有助于实现更灵活的信号处理。每个传输带段可以调整其几何参数，以满足特定频率范围的需求，实现更好的频率调谐性能。所述第一传输带段1、第二传输带段3和第三传输带段4为用于数据传输的微带线，起到数据信号传输的衔接作用。通过引入环形耦合带段2，有助于实现对信号的功率分配和相位控制，所述环形耦合器通常能够提供较好的功率分配特性，使得输入信号能够均匀地分配到一阶处理线段和二阶处理线段。

工作时，功分输入线段的输入端连接至总输入端口A，通过该输入线段将信号引入功分器。总输入端口A通过顺次连接到第一传输带段1、环形耦合带段2、一阶处理线段的输入端，这确保信号从总输入端口A进入功分器的第一传输带段1，并随后进入环形耦合带段2。谐振抑制单元5对称分布在一阶处理线段的左右两侧，所述谐振抑制单元5的作用是针对特定谐波频率产生谐振效应，在第二传输带段3中抑制谐振的产生，进而减小谐振的影响，从而减小或抑制这些谐波的传播。一阶处理线段的输出端也连接至二阶处理线段的输入端。这表示一部分信号经过一阶输出端口B被送至二阶处理线段。谐振抑制单元5对称分布在一阶处理线段的两侧，用于帮助减小一阶处理线段上的谐波传播，提高功分器的谐波抑制性能。二阶处理线段的输出端连接至二阶输出端口C。通过这个过程，功分器实现了信号的二阶分配。滤波抑制单元对称分布在二阶处理线段的左右两侧。这些滤波抑制单元的作用是对二阶处理线段中的特定频率进行滤波抑制，在第三传输带段4中抑制谐振的产生和进一步滤波，以提高功分器的谐波抑制能力，减小谐波的传播。一阶处理线段的输出端连接至第三传输带段4、第二输出带段8和二阶输出端口C，确保信号最终从功分器上的输出端口离开。在具体实施中，作为一种具体运用方式，如图5-图6所示，实线为实施例功分器信号，虚线为参考功分器信号。电路板制作板材采用的是相对介电常数εr=3.38，在工作频率2.42GHz处，谐波抑制功分器的S21=-3.06。在工作频率的二次谐波4.8GHz处谐波抑制功分器对信号的抑制为27dB。在工作频率的二次谐波7.2GHz处谐波抑制功分器对信号的抑制为60dB。滤波抑制单元的系数=-15dB，输出端口的反射系数=-18dB，并且输出端口隔离=-22dB，即在谐波抑制上有明显降低的有益效果。

进一步地，作为一种可行的实施方式，如图1所示，所述和环形耦合带段2设为梯形环带段，所述梯形环带段的上底作为环形耦合带段2的输入端连接至第一传输带段1的输出端，下底作为环形耦合带段2的输出端连接至一阶处理线段的输入端。所述第二传输带段3至少为两条相互平行的子带段，且在两条子带段之间连接设置有阻抗变换器31。圆环带段在连接到传输线时可能存在较大的阻抗不匹配，导致较高的反射损耗，不利于针对谐波频率进行参数调整。梯形环带段的上底作为环形耦合带段2的输入端，其宽度和长度可以被调整，以实现对谐波的频率调谐。通过优化梯形环带段的几何参数，可以选择性地抑制特定频率的谐波。这对于满足功分器不同频率工作条件有良好促进作用。由于梯形环带段具有更好的阻抗匹配和过渡特性，相较于圆环带段，梯形环带段的设计更有助于抑制谐波的产生。谐振抑制单元5在这样的设计中可能更为有效。所述阻抗变换器31用于在调整第二传输带段3的两条子带段之间的阻抗，以更好地匹配工作频率和实现阻抗的平稳过渡。所述阻抗匹配有助于减小信号在传输过程中的反射损耗，减小了子带段之间的阻抗不匹配，从而减小信号在子带段之间的反射损耗，能够显著提高功分器的整体效率和稳定性。

更多地，如图3所示，第三传输带段4和第二输出带段8之间连接设置有切角带段81，所述切角带段81沿第三传输带段4和第二输出带段8连接的拐角外角811和拐角内角812处均有切角结构。在拐角处引入切角结构有助于减小微带线拐角外角811和拐角内角812处的反射损耗。传统的尖锐拐角可能导致信号的反射，而切角结构能够减缓信号的变化，所述拐角外角811和拐角内角812均用于减小信号传输过程中的反射波和减少信号失真，降低谐振影响。同时改善微带线在拐角处的阻抗匹配。尖锐拐角可能导致阻抗不匹配，而切角结构能够平滑信号的过渡，减小阻抗不匹配，提高功分器的整体阻抗匹配性。

进一步地，作为一种可行的实施方式，如图4所示，所述谐振抑制单元5包括至少一组的第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电感L1、第二电感L2、第三电感L3、第四电感L4和第五电感L5；所述第一电容C1的一端为接地端；所述第一电感L1的一端与第三电感L3的一端、第四电感L4的一端、第二电容C2的一端、第三电容C3的一端均连接至同一点，且第一电感L1的另一端连接至第一电容C1的另一端；所述第三电感L3的另一端与第二电感L2的一端、第四电容C4的一端连接至同一点，所述第四电感L4的另一端与第五电感L5的一端、第四电容C4的另一端连接至同一点；所述第二电感L2的另一端与第五电感L5的另一端均空置。

所述第一电容C1与第一电感L1形成串联谐振，并通过接地为电路提供接地参考。所述第二电容C2与第三电感L3、第三电容C3与第四电感L4分别组成串联谐振。第四电容C4和相邻的电感以及谐振抑制单元5中的其他电容和电感构成一个谐振回路。当谐振回路处于谐振频率附近时，该回路呈现高阻抗，从而形成一个开路状态，谐振回路对谐振频率之外的信号呈现低阻抗，允许这些信号通过。第四电容C4的设计可以通过调整电容值来选择谐振频率。通过仔细设计电容值，可以确保在功分器工作频带内对特定谐振频率的抑制效果更为显著。当功分器中产生谐振时，谐振回路对特定谐振频率形成开路，阻断了谐振频率的信号传播，从而实现对谐振信号的抑制。这有助于提高功分器的线性度和抗干扰能力。通过合理设计谐第四电容C4，可以实现对特定频率范围内的谐振的抑制，而对其他频率范围内的信号基本不产生影响，从而保持功分器在非谐振频率范围内的正常工作。

进一步地，作为一种可行的实施方式，所述滤波抑制单元包括一对带阻滤波组件7和至少一个隔直电阻71，所述隔直电阻71均设于一对带阻滤波组件7之间。带阻滤波组件7允许使用者选择性地设置特定的频率范围来进行滤波，以更灵活地应对功分器可能面临的不同频率干扰情况。通过引入带阻滤波组件7，可以进一步提高功分器对谐波的抑制效果。带阻滤波组件7在特定频率范围内起到阻止信号传递的作用，有效降低谐波的影响。所述隔直电阻71隔直电阻71的主要作用是隔离或阻止直流信号的传递。在功分器中，隔直电阻71的引入有助于确保只有交流信号被传递，而直流分量被隔离，从而提高功分器的性能。通过隔直电阻71的引入，有效地隔离了直流信号的传递，有助于降低直流信号对功分器性能的影响，减小直流漂移的可能性。在本实施例中，所述隔直电阻71用于帮助防止功分器中的偏置漂移，同时减小直流偏置的影响以提高功分器的线性性能。作为一种具体运用，在具体实施中，将带阻滤波组件7设置为U形件，以U形上端面对接的形式通过搁置电阻连接设置。U形带阻滤波组件7是带阻滤波器的一种形式，通过其特殊的U形设计，能够选择性地抑制或传递特定频率范围内的信号，有助于更加有效地滤除特定频率范围内的谐波或其他干扰信号。同时U形带阻滤波组件7的设计可以实现更高的集成度和紧凑性，有助于将其嵌入功分器内部，减小整体尺寸，提高功分器的集成度。隔直电阻71通过搁置电阻连接设置在U形带阻滤波组件7之间。这种连接方式有助于确保隔直电阻71与U形带阻滤波组件7的有效连接，从而实现对直流信号的阻隔。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种集成化谐振抑制功分器，包括耦合微带线和用于布局耦合微带线的介质基板（11），其特征在于，在所述介质基板（11）上的前端设置有总输入端口A，沿前后次序在介质基板（11）上的左右两端均设置有一阶输出端口B和二阶输出端口C；所述耦合微带线包括功分输入线段、一阶处理线段和二阶处理线段；还包括谐振抑制单元（5）和滤波抑制单元，所述谐振抑制单元（5）对称分布在一阶处理线段的左右两侧，所述滤波抑制单元对称分布在二阶处理线段的左右两侧；

功分输入线段的输入端连接至总输入端口A，输出端连接至一阶处理线段的输入端；一阶处理线段的输出端分别连接至一阶输出端口B和二阶处理线段的输入端；二阶处理线段的输出端连接至二阶输出端口C。

2.根据权利要求1所述的一种集成化谐振抑制功分器，其特征在于，所述功分输入线段包括第一传输带段（1）和环形耦合带段（2），且环形耦合带段（2）的输出端作为功分输入线段的输出端；所述总输入端口A与第一传输带段（1）、环形耦合带段（2）、一阶处理线段的输入端顺次连接。

3.根据权利要求1所述的一种集成化谐振抑制功分器，其特征在于，所述一阶处理线段包括第二传输带段（3）和第一输出带段（6），且第二传输带段（3）的输入端和输出端分别作为一阶处理线段的输入端和输出端；所述功分输入线段的输出端与第二传输带段（3）、二阶处理线段的输入端顺次连接；所述谐振抑制单元（5）设于第二传输带段（3）的外侧；所述第一输出带段（6）的一端连接于第二传输带段（3）的后端部侧面，另一端作为一阶处理线段的输出端连接至一阶输出端口B。

4.根据权利要求1所述的一种集成化谐振抑制功分器，其特征在于，所述二阶处理线段包括第三传输带段（4）和第二输出带段（8），且第三传输带段（4）的输入端和第二输出带段（8）的输出端分别作为二阶处理线段的输入端和输出端；所述一阶处理线段的输出端与第三传输带段（4）、第二输出带段（8）、二阶输出端口C分别顺次连接；所述滤波抑制单元设于第三传输线段（4）的外侧。

5.根据权利要求2所述的一种集成化谐振抑制功分器，其特征在于，所述和环形耦合带段（2）设为梯形环带段，所述梯形环带段的上底作为环形耦合带段（2）的输入端连接至第一传输带段（1）的输出端，下底作为环形耦合带段（2）的输出端连接至一阶处理线段的输入端。

6.根据权利要求3所述的一种集成化谐振抑制功分器，其特征在于，所述第二传输带段（3）至少为两条相互平行的子带段，且在两条子带段之间连接设置有阻抗变换器（31）。

7.根据权利要求4所述的一种集成化谐振抑制功分器，其特征在于，第三传输带段（4）和第二输出带段（8）之间连接设置有切角带段（81），所述切角带段（81）沿第三传输带段（4）和第二输出带段（8）连接的拐角外角（811）和拐角内角（812）处均有切角结构。

8.根据权利要求1所述的一种集成化谐振抑制功分器，其特征在于，所述谐振抑制单元（5）包括至少一组的第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一电感L1、第二电感L2、第三电感L3、第四电感L4和第五电感L5；

所述第一电容C1的一端为接地端；所述第一电感L1的一端与第三电感L3的一端、第四电感L4的一端、第二电容C2的一端、第三电容C3的一端均连接至同一点，且第一电感L1的另一端连接至第一电容C1的另一端；所述第三电感L3的另一端与第二电感L2的一端、第四电容C4的一端连接至同一点，所述第四电感L4的另一端与第五电感L5的一端、第四电容C4的另一端连接至同一点；所述第二电感L2的另一端与第五电感L5的另一端均空置。

9.根据权利要求1所述的一种集成化谐振抑制功分器，其特征在于，所述滤波抑制单元包括一对带阻滤波组件（7）和至少一个隔直电阻（71），所述隔直电阻（71）均设于一对带阻滤波组件（7）之间。