CN117374110A - 一种半导体器件及电子设备 - Google Patents

Abstract

本申请实施例提供一种半导体器件及电子设备，半导体器件包括衬底、依次设置在衬底上的成核层、缓冲层、沟道层和势垒层，在势垒层上设置有源电极、栅电极和漏电极。还包括第一连接孔，且至少有源区内设置有第一连接孔，第一连接孔的宽度小于源电极或漏电极的宽度。第一连接孔的第一端延伸至衬底，第一连接孔的第二端依次贯穿成核层、缓冲层延伸至沟道层内部，不贯穿沟道层，第一连接孔内填充导热介质，通过第一连接孔及第一连接孔内的导热介质就将产热点沟道层和衬底直接连接，沟道层产生的热量能够通过导热介质直接传递至衬底实现散热，有效的提升了半导体器件的散热能力，且减小或避免了第一连接孔对器件性能的影响，提升了器件的可靠性。

Description

一种半导体器件及电子设备

技术领域

本申请实施例涉及半导体技术领域，并且尤其涉及一种半导体器件及电子设备。

背景技术

氮化镓(GaN)及其相关的宽带隙半导体被认为是下一代高功率、高频电子器件的潜在材料，GaN基半导体器件相比硅(Si)基半导体器件的击穿场和飘移速度较高，在高温和高压下可以产生较低的损耗。GaN基半导体器件的优越性能不仅与材料的固有特性相关，而且与GaN基异质结构的半导体器件技术相关，由于在异质结界面形成的二维电子气(2DEG)具有高迁移率，以GaN基异质结构为核心的高电子迁移率晶体管(High ElectronMobility，简称HEMT)器件为电源开关和射频应用提供了巨大的潜力。

GaN基的HEMT器件通常包括衬底，设置在衬底上的外延层，以及设置在外延层上的源电极、漏电极和栅电极，外延层包括依次设置在衬底上的成核层、缓冲层、沟道层和势垒层，源电极、漏电极和栅电极设置在势垒层上。完整的GaN HEMT器件具有有源区和无源区，部分源电极、部分栅电极和部分漏电极位于有源区内，有源区以外的区域为无源区。器件散热的方式主要为以下几种：一是通过衬底纵向散热，二是将有源区热量横向传递至无源区散热，三是通过与空气接触实现散热。

然而，通过上述方式实现半导体器件的散热，存在散热能力差的问题，影响器件的性能。

发明内容

本申请实施例提供一种半导体器件及电子设备，解决了现有的半导体器件散热性能较差而影响器件性能的问题。

本申请的第一方面提供一种半导体器件，包括：衬底、外延层、源电极、漏电极和栅电极，外延层包括依次设置在衬底上的沟道层和势垒层，沟道层和势垒层形成异质结结构，源电极、漏电极和栅电极设置在势垒层上。半导体器件包括有源区，部分源电极、部分漏电极和部分栅电极位于有源区内。

半导体器件还包括多个第一连接孔，第一连接孔的第一端延伸至衬底上，第一连接孔的第二端延伸至沟道层内，第一连接孔内填充有导热介质，也就是说，第一连接孔的第二端不贯穿沟道层，而位于沟道层内，不与势垒层接触。这样通过第一连接孔及第一连接孔内的导热介质就将产热点沟道层和衬底直接连接，半导体器件在工作时，沟道层产生的热量能够通过第一连接孔内的导热介质直接传递至衬底实现散热，有效的提升了散热效果，提升半导体器件的散热能力。

至少有源区内具有第一连接孔，有源区内产生的热量可以通过第一连接孔内的导热介质很好的传递至衬底实现散热，进一步提升散热效果。

每个第一连接孔在第一方向上的宽度小于源电极或漏电极在第一方向上的宽度，第一方向平行于衬底且垂直于源电极或漏电极的延伸方向，减小了第一连接孔的尺寸，能够减小第一连接孔的设置对外延层质量的影响，在提升半导体器件散热能力的条件下，保证半导体器件的性能，提升半导体器件的可靠性。

在一种可能的实现方式中，第一连接孔的第二端的端面与势垒层面向沟道层一端的端面之间的距离大于等于30nm。保证第一连接孔不会贯穿沟道层而与势垒层接触，从而通过第一连接孔及其内的导热介质实现沟道层与衬底间的直接散热，提升散热性能。

此外，能够使第一连接孔的第二端距沟道层和势垒层间形成的异质结结构及二维电子气较远，减小或避免第一连接孔的开设对二维电子气的影响，保证半导体器件的性能，提升器件可靠性。

在一种可能的实现方式中，有源区包括第一区域、第二区域和第三区域，第一区域在衬底上的垂直投影位于源电极在衬底上的垂直投影内，第二区域在衬底上的垂直投影位于漏电极在衬底上的垂直投影内，第三区域为有源区除去第一区域和第二区域的区域。

多个第一连接孔分别位于第一区域、第二区域和第三区域内，也就是说，源电极的正下方、漏电极的正下方、以及源电极和漏电极之间区域(例如，栅电极所在区域)的正下方均可以开设有第一连接孔，使半导体器件具有较好的散热能力。

在一种可能的实现方式中，有源区包括第一区域、第二区域和第三区域，第一区域在衬底上的垂直投影位于源电极在衬底上的垂直投影内，第二区域在衬底上的垂直投影位于漏电极在衬底上的垂直投影内，第三区域为有源区除去第一区域和第二区域的区域。

多个第一连接孔分别位于第一区域和第二区域内，第三区域内不设置第一连接孔，也即仅在源电极和漏电极的正下方设置有第一连接孔，而源电极和漏电极之间的区域(如栅电极)的正下方不设置第一连接孔。在提升半导体器件散热能力的条件下，能够减小有源区内第一连接孔的数量，降低第一连接孔对外延层质量的影响，保证半导体器件的性能。

在一种可能的实现方式中，位于第一区域与第二区域内的第一连接孔在衬底上的垂直投影的面积和占第一区域与第二区域在衬底上的垂直投影的面积和的比例为0.1％-15％。在提升半导体器件散热能力的条件下，减小了位于源电极和漏电极正下方的第一连接孔的数量，降低第一连接孔的开设对外延层质量的影响，保证半导体器件的性能，提升器件的可靠性。

在一种可能的实现方式中，位于第三区域内的第一连接孔在衬底上的垂直投影的面积和占第三区域在衬底上的垂直投影的面积比例小于等于10％。在提升半导体器件散热能力的条件下，减小源电极和漏电极之间的区域正下方的第一连接孔数量，保证半导体器件的性能。

此外，使源电极和漏电极之间的区域正下方的第一连接孔减小较多，能够降低第一连接孔对源电极和漏电极连接线路的影响，进一步提升半导体器件的性能。

在一种可能的实现方式中，还包括散热基底，散热基底位于衬底背向外延层的一侧，且第一连接孔的第一端贯穿衬底并延伸至散热基底上。沟道层产生的热量能够通过第一连接孔内的导热介质直接传递至散热基底实现散热，进一步提升散热效果，提升半导体器件的散热能力。

在一种可能的实现方式中，还包括接地层，接地层位于衬底背向外延层的一侧，第一连接孔的第一端贯穿衬底并延伸至接地层上，沟道层的热量可以通过第一连接孔内的导热介质直接传递至接地层实现散热，也能够有效的提升散热效果。

还包括接地源电极，接地源电极设置在势垒层上，且接地源电极位于有源区外。

还包括位于有源区外的第二连接孔，第二连接孔的第一端延伸至接地层上，第二连接孔的第二端贯穿衬底、外延层并延伸至接地源电极上，且第二连接孔在衬底上的垂直投影位于第三投影内，第二连接孔中填充有导电导热介质。这样接地源电极就通过第二连接孔内的导电导热介质与接地层实现了电性连接，实现源极的接地。而且第二连接孔贯穿衬底、外延层后延伸至接地源电极，外延层的沟道层等中产生的热量也能够通过第二连接孔内的导电导热介质传递至衬底和接地层进行散热，有助于进一步提升散热效果，在实现半导体器件源电极接地的同时，提升了半导体器件的散热能力。

在一种可能的实现方式中，导热介质包括导热率大于等于200W/m·K的导热材料。保证导热介质能够很好的将沟道层内热量传递至衬底实现散热，提升散热效果。

在一种可能的实现方式中，导热材料包括金属材料、绝缘材料、半导体材料中的一种或多种组合。

在一种可能的实现方式中，外延层还包括成核层和缓冲层，有助于沟道层和势垒层的成型，并提升沟道层和势垒层的质量。

成核层设置在衬底和缓冲层之间，缓冲层设置在成核层和沟道层之间，第一连接孔的第二端贯穿成核层和缓冲层并延伸至沟道层内。

在一种可能的实现方式中，成核层的成型材料包括氮化铝或氮化镓。

缓冲层的成型材料包括铝镓氮或氮化镓。

沟道层的成型材料包括氮化镓。

势垒层的成型材料包括铝镓氮、铟铝镓氮、铟镓氮或氮化铝。

在一种可能的实现方式中，势垒层的成型材料中至少包括铝元素或铟元素中的一种，且势垒层的成型材料中铝或铟组分占总组分的比值大于等于0.01，有利于提升外延层的质量。

在一种可能的实现方式中，衬底的成型材料包括硅、碳化硅、氧化铝、金刚石或氮化镓。

在一种可能的实现方式中，散热基底的成型材料包括金属材料、绝缘材料或半导体材料。

本申请的第二方面提供一种电子设备，至少包括壳体和上述任一的半导体器件，半导体器件设置在壳体内。通过包括半导体器件，该半导体器件具有很好的散热能力，以及较高的可靠性，有助于提升电子设备的散热效果和稳定性，进而提升电子设备的性能。

附图说明

图1为本申请实施例提供的一种半导体器件的剖面结构示意图；

图2为本申请实施例提供的另一种半导体器件的剖面结构示意图；

图3为本申请实施例提供的再一种半导体器件的局部透视结构示意图；

图4为本申请实施例提供的又一种半导体器件的剖面结构示意图；

图5为本申请实施例提供的再一种半导体器件的局部透视结构的正视示意图；

图6为本申请实施例提供的再一种半导体器件的剖面结构示意图；

图7为本申请实施例提供的再一种半导体器件的局部结构剖面示意图；

图8为本申请实施例提供的又一种半导体器件的剖面结构示意图；

图9为本申请实施例提供的再一种半导体器件的局部透视结构示意图；

图10为本申请实施例提供的再一种半导体器件的局部结构剖面示意图；

图11为本申请实施例提供的再一种半导体器件的剖面结构正视示意图；

图12为本申请实施例提供的再一种半导体器件的剖面结构示意图；

图13为本申请实施例提供的又一种半导体器件在一视角下的局部透视结构示意图；

图14为本申请实施例提供的又一种半导体器件的剖面结构示意图；

图15为本申请实施例提供的又一种半导体器件的局部结构剖面示意图；

图16为本申请实施例提供的再一种半导体器件在另一视角下的局部透视结构示意图。

附图标记说明：

100-半导体器件； 10-衬底； 20-外延层；

21-成核层； 22-缓冲层； 23-沟道层；

24-势垒层； 25-二维电子气； 30-源电极；

40-漏电极； 50-栅电极； 60a-有源区；

61a-第一区域； 61b-第二区域； 61c-第三区域；

60b-无源区； 70-第一连接孔； 80-第二连接孔；

90-散热基底； 110-接地层； 120-接地源电极。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

本申请实施例提供的一种电子设备，可以为射频(Radio Frequency，简称RF)器件，例如，可以为功率放大器、低噪声放大器等，或者，该电子设备也可以为电源开关器件，例如，可以为耐高压开关器件等。

以电子设备为功率放大器为例，电子设备可以包括壳体和半导体器件，半导体器件设置在壳体内。其中，半导体器件是利用导电性介于良导电体与绝缘体之间的半导体材料的特殊电特性，来完成特定功能的电子器件，可用来实现产生、控制、接收、变换、放大信号和进行能量转换等。

具体的，该半导体器件可以是高电子迁移率晶体管(HighElectron MobilityTransistor，简称HEMT)，是一种利用异质结或调制掺杂结构中二维电子气高迁移率特性的场效应晶体管。例如，该半导体器件可以是氮化镓(GaN)基的HEMT器件，当然，在一些其他示例中，该半导体器件也可以是基于其他半导体材料的场效应晶体管。

图1为本申请实施例提供的一种半导体器件的剖面结构示意图。

参见图1所示，半导体器件100包括衬底10、外延层20、源电极30、漏电极40和栅电极50，其中，外延层20设置在衬底10上，源电极30、漏电极40和栅电极50设置在外延层20上背向衬底10的一侧，具体的，外延层20可以包括依次层叠设置在衬底10上的成核层21、缓冲层22、沟道层23和势垒层24，源电极30、漏电极40和栅电极50可以设置在势垒层24上。

需要说明的是，在一些其他示例中，外延层20还可以包括有其他膜层，例如，外延层20还可以包括有帽层(图中未示出)，帽层设置在势垒层24上背向沟道层23的一侧，帽层能够对势垒层24起到保护的作用，源电极30、栅电极50和漏电极40可以形成于帽层上。

其中，衬底10的成型材料可以包括硅(Si)、碳化硅(SiC)、氧化铝(Al₂O₃)、金刚石、氮化镓(GaN)。可以采用分子束外延(Molecular Beam Epitaxy，简称MBE)的方法在衬底10上依次形成成核层21、缓冲层22、沟道层23和势垒层24。

当然，在一些其他示例中，也可以采用其他方式在衬底10上依次形成成核层21、缓冲层22和沟道层23，例如，可以采用金属有机物化学气相沉积等方式。

具体的，成核层21的成型材料可以包括但不限于氮化铝(AlN)或氮化镓(GaN)。

缓冲层22的成型材料可以包括但不限于铝镓氮(AlGaN)或氮化镓(GaN)。

沟道层23的成型材料可以包括但不限于氮化镓(GaN)。

势垒层24的成型材料中至少可以包括有铝元素(Al)或铟元素(In)中的一种，例如，势垒层24的成型材料可以包括但不限于铝镓氮(AlGaN)、铟铝镓氮(InAlGaN)、铟镓氮(InGaN)或氮化铝(AlN)。

在势垒层24的成型材料中，铝或铟组成占材料总组成的比值大于等于0.01，例如，以势垒层24的成型材料为铝镓氮(AlGaN)为例，其中，铝的组分质量占铝镓氮总组分质量大于等于0.01，有利于提升外延层20的质量。

其中，成核层21和沟道层23可以形成异质结结构，在异质结结构界面处可以形成二维电子气25(Two Dimensional Electron Gas，简称2DEG)。源电极30和漏电极40能够在电场效应下使二维电子气25于源电极30和漏电极40之间的沟道层23内流动，源电极30和漏电极40之间的导通发生在沟道层23中的二维电子气25处。栅电极50可以延伸至源电极30和漏电极40之间，用于施加电信号控制源极和漏极之间的二维电子气25的浓度。

源电极30、栅电极50和漏电极40的成型材料可以为金属材料，例如，源电极30和漏电极40的成型材料可以包括但不限于钛(Ti)、铝(Al)或含有硅(Si)的金属或合金。栅电极50的成型材料可以包括但不限于钛(Ti)、镍(Ni)、金(Au)。

继续参见图1所示，半导体器件还包括有源区60a和无源区60b，有源区60a之外的区域为无源区60b。

其中，需要说明的是，仅在有源区60a内存在二维电子气25，无源区60b内的二维电子气不存在或被破坏。例如，参见图1所示，可以通过刻蚀等方式去除无源区60b内的势垒层。或者，也可以采用在无源区60b内势垒层注入杂质等方式，使该部分势垒层失效，使位于无源区的势垒层和沟道层之间不能形成二维电子气。

图2为本申请实施例提供的另一种半导体器件的剖面结构示意图。

参见图2所示，半导体器件100可以包括多个有源单元101，以源电极30、栅电极50和漏电极40组成的一组为一个有源单元101，无源区60b位于相邻两个有源单元101之间，以隔离相邻两个有源单元101之间的二维电子气。

其中，需要说明的是，一个有源单元101中可以包括一个源电极30、一个栅电极50和一个漏电极40，或者，一个有源单元101中也可以包括多个源电极30、多个栅电极50和多个漏电极40。

图3为本申请实施例提供的再一种半导体器件的局部透视结构示意图。

具体的，参见图3所示，源电极30和漏电极40可以相对设置，栅电极50的第一端伸入至源电极30和漏电极40之间，栅电极50的第二端位于源电极30和漏电极40之间的区域外。其中，位于衬底10和沟道层23之间的成核层21和缓冲层22未在图3中显示。

源电极30可以包括面向势垒层24的源极底面和背向势垒层24的源极顶面，漏电极40可以包括面向势垒层24的漏极底面和背向势垒层24的漏极顶面，栅电极50可以包括面向势垒层24的栅极底面和背向势垒层24的栅极顶面。源电极30还包括与漏电极40相背的第一侧面30a，以及连接第一侧面30a、源极顶面和源极底面的第二侧面30b，且第二侧面30b位于源电极30靠近栅电极50第二端的一侧。漏电极40还包括与源电极30相背的第三侧面40a，以及连接第三侧面40a、漏极顶面和漏极底面的第四侧面40b，第四侧面40b位于漏电极40靠近栅电极50第二端的一侧。栅电极50第一端的端面50a所在平面、第二侧面30b和第四侧面40b所在平面、第一侧面30a所在平面以及第三侧面40a所在平面相交共同围成有源区60a。

源电极30的部分位于有源区60a内，部分位于无源区60b内，漏电极40也是部分位于有源区60a内，部分位于无源区60b内，栅电极50也为部分位于有源区60a内，部分位于无源区60b内。

半导体器件工作时会产热，其热点主要位于有源区内沟道层以及各外延层之间的界面处。而半导体器件的散热方式通常包括以下几种：一是通过衬底纵向散热，半导体器件产生的大部分热量纵向传递至衬底实现散热，散热能力有限。二是将半导体器件工作产生的热量从有源区导向无源区进行散热，例如相关技术中，在有源区和无源区之间沉积散热介质，这种方式会增加器件成本且散热效果也有待提升。三是通过器件表面上的空气进行散热，需要与空气大面积接触，对封装的半导体器件散热效果有限。四是利用接地背孔实现接地源极接地的同时实现散热，例如，在衬底上开设接地背孔，接地背孔位于无源区内，接地背孔从衬底贯穿延伸至无源区内的接地源极，实现接地的同时通过接地背孔也能够实现散热，但散热效果仍有待进一步提升。

而半导体器件工作产生的热量较高，不能及时的散热易对半导体器件的结构及性能产生很大的影响。例如，可能会导致肖特基接触退化，降低势垒高度，从而导致栅电极泄漏电流增大，严重情况下会导致器件失效。而且随着温度的升高，器件中载流子的能量也随之增大，载流子更容易越过势垒层，从而也会引起栅电极泄漏电流的增大。此外，随着温度的升高，沟道中的二维电子气所受到的声子散射也会增大，二维电子气的迁移率会迅速降低，使器件的输出电流也迅速降低，从而影响到功率器件的输出功率，进而引起器件射频、微波性能的退化等。

图4为本申请实施例提供的又一种半导体器件的剖面结构示意图。

基于此，在本申请实施例中，为提升半导体器件的散热性能，结合图3和图4所示，使半导体器件100还包括多个第一连接孔70，第一连接孔70内可以填充有导热介质。

第一连接孔70的第一端延伸至衬底10上，具体的，第一连接孔70的第一端可以开设在衬底10上，第一连接孔70可以贯穿衬底10，或者，第一连接孔70也可以伸入衬底10内，但不贯穿衬底10。或者，第一连接孔70的第一端端口也可以仅与衬底10接触，而不延伸至衬底10内，能够使第一连接孔70内填充的导热介质与衬底10接触实现导热即可。

本申请实施例中，继续参见图3所示，源电极30、栅电极50和漏电极40的延伸方向相互平行，如图3中的x方向。外延层20中成核层21、缓冲层22、沟道层23和势垒层24等组分层的层叠方向与源电极30等的延伸方向相垂直，如图中的z方向。以与外延层20各组分层的层叠方向以及源电极30等的延伸方向垂直的方向为第一方向，如图中的y方向。第一连接孔70的延伸方向可以与衬底10相垂直，为z方向。

第一连接孔70的第二端依次贯穿成核层21、缓冲层22后延伸至沟道层23内，需要说明的是，第一连接孔70的第二端延伸至沟道层23内，也就是说第一连接孔70的第二端不贯穿沟道层23，结合图4所示，第一连接孔70的第二端位于沟道层23内，不与势垒层24接触。这样通过第一连接孔70及第一连接孔70内的导热介质就将产热点沟道层23和衬底10直接连接，半导体器件100在工作时，沟道层23产生的热量能够通过第一连接孔70内的导热介质直接传递至衬底10实现散热，有效的提升了散热效果，提升半导体器件100的散热能力。

其中，参见图4所示，至少有源区60a内具有第一连接孔70。也即至少部分第一连接孔70位于有源区60a内。换言之，以有源区60a在衬底10上或x-y平面上的垂直投影为第一投影，至少部分第一连接孔70在衬底10上的垂直投影位于第一投影内。半导体器件100在工作时，有源区60a内沟道层等产生的热量可以通过第一连接孔70内的导热介质很好的传递至衬底10实现散热，进一步提升散热效果。

其中，需要说明的是，无源区60b内也可以设置有第一连接孔70，也即以无源区60b在衬底10或x-y平面上上的垂直投影为第二投影，多个第一连接孔70在衬底10(x-y平面)上的垂直投影可以分别分布在第一投影和第二投影内。

或者，结合图3和图4所示，也可以仅有源区60a内具有第一连接孔70，也即多个第一连接孔70在衬底10上的垂直投影均位于第一投影内，在提升半导体器件100散热能力的条件下，可以减少第一连接孔70的数量，从而降低背孔的开设对外延层20质量的影响，保证半导体器件100的性能，提升半导体器件100的可靠性。

多个第一连接孔70可以是采用规则的阵列排布的方式分布，例如，当有源区60a内具有第一连接孔70时，也就是说，源电极30、漏电极40以及源电极30和漏电极40之间的区域正下方分别具有第一连接孔70(参照图3所示)。第一连接孔70可以分别均匀的分布在源电极30正下方、漏电极40正下方、源电极30和漏电极40之间区域(如栅电极50)的正下方。位于源电极30正下方的多个第一连接孔70还可以沿着源电极30的延伸方向(x方向)均匀分布，相应的，位于漏电极40、源电极30和漏电极40间区域正下方的多个第一连接孔70也可以沿着x方向均匀分布。

当然，在一些其他示例中，多个第一连接孔70也可以采用不规则的方式分布，具体的排布方式可以根据散热需求选择设定。

第一连接孔70的截面形状(沿x-y平面形成的截面)可以是圆形、方形等规则图形，也可以是不规则图形，多个第一连接孔70的截面形状可以相同，或者也可以不同。

此外，多个第一连接孔70的延伸长度可以相同，或者也可以不同。多个第一连接孔70的截面尺寸也可以相同，或者也可以不同。

第一连接孔70内填充的导热介质可以是高导热材料，例如，导热介质可以为导热率不小于200W/m·K的导热材料，保证导热介质能够很好的将沟道层23内热量传递至衬底10实现散热，提升散热效果。

导热介质所包括的导热材料可以是金属材料、绝缘材料、半导体材料中的一种，或者也可以是上述导热材料中的几种组合。

图5为本申请实施例提供的再一种半导体器件的局部透视结构的正视示意图。

其中，每个第一连接孔70在第一方向上的宽度可以小于源电极30或漏电极40在第一方向上的宽度，使每个第一连接孔70在衬底10上的垂直投影的尺寸(在x方向和在y方向上的尺寸大小)小于源电极30或漏电极40在衬底10上的垂直投影的尺寸(在x方向和在y方向上的尺寸大小)的。参见图3所示，以第一连接孔70在第一方向上的宽度为d1，其中，需要说明的是，第一连接孔70在第一方向上的宽度，是指第一连接孔70沿第一方向上的最大宽度，以第一连接孔70的截面形状为圆形为例，第一连接孔70在y方向上的宽度即为第一连接孔70的直径。

其中，源电极30和漏电极40在第一方向上的宽度可以相等，或者也可以不相等。例如，以源电极30和漏电极40在第一方向上的宽度均为d2为例，相应的，源电极30或漏电极40在第一方向上的宽度，也是指源电极30或漏电极40沿第一方向上的最大宽度。如以源电极30为长方形为例，其延伸方向(x方向)为其长度方向，则源电极30在y方向上的宽度即为源电极30在宽度方向上的长度。

使d1小于d2，减小了第一连接孔70的尺寸，能够进一步减小第一连接孔70的设置对外延层20质量的影响，在提升半导体器件100散热能力的条件下，保证半导体器件100的性能，提升半导体器件100的可靠性。

其中，第一连接孔70的第二端不贯穿沟道层23，也即第一连接孔70与势垒层24面向沟道层23的一端断面之间具有一定的距离。具体的，继续参见图5所示，第一连接孔70第二端的端面与势垒层24面向沟道层23一端的端面之间的垂直距离为h，h可以大于等于30nm。保证第一连接孔70不会贯穿沟道层23而与势垒层24接触，从而通过第一连接孔70内的导热介质实现沟道层23与衬底10间的直接散热，提升散热性能。

此外，使h大于等于30nm，还能够使第一连接孔70的第二端距沟道层23和势垒层24间形成的异质结结构及二维电子气25较远，减小或避免第一连接孔70的开设对二维电子气25的影响，保证半导体器件100的性能，提升器件可靠性。

图6为本申请实施例提供的再一种半导体器件的剖面结构示意图。

为进一步提升散热效果，参见图6所示，半导体器件100还可以包括有散热基底90，具体的，散热基底90可以位于衬底10上背向外延层20的一侧，第一连接孔70的第一端可以贯穿衬底10并延伸至散热基底90上。通过第一连接孔70及其内的导热介质就将沟道层23和散热基底90直接连接，沟道层23产生的热量能够通过第一连接孔70内的导热介质直接传递至散热基底90实现散热，进一步提升散热效果，提升半导体器件100的散热能力。

散热基底90的成型材料可以是金属材料、绝缘材料、半导体材料中的一种，或者也可以是上述材料中几种的组合，具有较好的导热效果即可。散热基底90可以为单层，或者，散热基底90也可以是由多层组成。

其中，第一连接孔70的第一端可以贯穿散热基底90，或者，第一连接孔70的第一端也可以伸入散热基底90内，但不贯穿散热基底90。或者，第一连接孔70的第一端端口也可以仅与散热基底90接触，而不延伸至散热基底90内，能够使第一连接孔70内填充的导热介质与散热基底90接触实现导热即可。

本申请实施例中，以仅在有源区60a内设置有多个第一连接孔70，也即第一连接孔70在衬底10上的垂直投影均位于有源区60a的第一投影内为例进行说明。

具体的，继续参见图6所示，可以将有源区60a划分为第一区域61a、第二区域61b和第三区域61c，其中，第一区域61a在衬底10上的垂直投影为第一部分投影，第一部分投影全部位于源电极30在衬底10上的垂直投影内，也即第一区域61a与源电极30正相对。第二区域61b在衬底10上的垂直投影为第二部分投影，第二部分投影全部位于漏电极40在衬底10上的垂直投影内，也即第二区域61b与漏电极40正相对。第三区域61c为有源区60a除去第一区域61a和第二区域61b的区域，第三区域61c在衬底10上的垂直投影可以为第三部分投影，第三部分投影全部位于源电极30和漏电极40之间区域在衬底10上的垂直投影内，也即第三区域61c与源电极30和漏电极40之间的区域正相对。

相应的，有源区60内的多个第一连接孔70的排布方式可以是多种的。例如，在第一区域61a、第二区域61b和第三区域61c内均可以设置有第一连接孔70。或者，可以在第一区域61a、第二区域61b和第三区域61c的其中两个区域内设置第一连接孔70。或者，可以仅在第一区域61a、第二区域61b和第三区域61c的其中一个区域内设置第一连接孔70。

例如，在一种可能的实施方式中，参见图6所示，在第一区域61a、第二区域61b和第三区域61c内均设置有第一连接孔70，也即多个第一连接孔70分布在第一区域61a、第二区域61b和第三区域61c内，多个第一连接孔70在衬底10上的垂直投影分别分布在第一部分投影、第二部分投影和第三部分投影内。

图7为本申请实施例提供的再一种半导体器件的局部结构剖面示意图。

结合图6和图7所示，也就是说，源电极30的正下方、漏电极40的正下方、以及源电极30和漏电极40之间区域(例如，栅电极50所在区域)的正下方均可以开设有第一连接孔70，使半导体器件100具有较好的散热能力。

具体的，多个第一连接孔70可以按照规则的阵列分布的方式分别设置在第一区域61a、第二区域61b和第三区域61c内。当然，在一些其他示例中，多个第一连接孔70也可以按照不规则的方式分布。

其中，在第一区域61a内和第二区域61b内，以第一连接孔70在衬底10上的垂直投影的面积和为S1，也即源电极30和漏电极40正下方的第一连接孔70在衬底10上的垂直投影的面积和为S1。以第一区域61a和第二区域61b在衬底10上的垂直投影(即第一部分投影和第二部分投影)的面积和为S2，则S1和S2的比值为0.1％-15％。这样在提升半导体器件100散热能力的条件下，减小了位于源电极30和漏电极40正下方的第一连接孔70的数量，也即减小有源区60a内的第一连接孔70的数量，降低第一连接孔70的开设对外延层20质量的影响，保证半导体器件100的性能，提升器件的可靠性。

在第三区域61c内，以第一连接孔70在衬底10上的垂直投影的面积和为S3，以第三区域61c在衬底10上的垂直投影(即第三部分投影)的面积为S4，则S3与S4的比值小于等于10％，同样的，在提升半导体器件100散热能力的条件下，减小源电极30和漏电极40之间的区域正下方的第一连接孔70数量，减小有源区60a内的第一连接孔70的数量，保证半导体器件100的性能。

此外，使源电极30和漏电极40之间的区域(如栅电极50所在区域)正下方的第一连接孔70减小较多，能够降低第一连接孔70对源电极30和漏电极40连接线路的影响，进一步提升半导体器件100的性能。

图8为本申请实施例提供的又一种半导体器件的剖面结构示意图，图9为本申请实施例提供的再一种半导体器件的局部透视结构示意图，图10为本申请实施例提供的再一种半导体器件的局部结构剖面示意图。

或者，在另一种可能的实施方式中，参见图8所示，仅在第一区域61a和第二区域61b内设置有第一连接孔70，也即多个第一连接孔70分布在第一区域61a和第二区域61b内，第三区域61c内不具有第一连接孔70，多个第一连接孔70在衬底10上的垂直投影仅位于第一部分投影和第二部分投影内。

结合图9和图10所示，换言之，仅在源电极30和漏电极40的正下方设置有第一连接孔70，而源电极30和漏电极40之间的区域(如栅电极50)的正下方不设置第一连接孔70。在提升半导体器件100散热能力的条件下，能够减小第一连接孔70的数量，降低有源区60a内第一连接孔70的开设对外延层20质量的影响，保证半导体器件100的性能。

此外，使源电极30和漏电极40间的区域(如栅电极50所在区域)正下方不设置第一连接孔70，能够减小或避免第一连接孔70对源电极30和漏电极40连接线路的影响，进一步提升半导体器件100的性能。

其中，位于第一区域61a和第二区域61b内的第一连接孔70在衬底10上的垂直投影的面积和S1，与第一区域61a和第二区域61b在衬底10上的垂直投影的面积和S2的比值范围也可以为0.1％-15％。在提升半导体器件100散热性能的条件下，保证半导体器件100的性能。

图11为本申请实施例提供的再一种半导体器件的剖面结构正视示意图，图12为本申请实施例提供的再一种半导体器件的剖面结构示意图。

此外，在本实现方式中，第一连接孔70的第一端可以延伸至衬底10上(参照图8所示)，或者，参见图11所示，在衬底10上背向外延层20的一侧也可以设置散热基底90，结合图12所示，第一连接孔70的第一端可以贯穿衬底10并延伸至散热基底90，从而使沟道层23产生的热量能够通过第一连接孔70内的导热介质直接传递至散热基底90实现散热。

图13为本申请实施例提供的又一种半导体器件在一视角下的局部透视结构示意图，图14为本申请实施例提供的又一种半导体器件的剖面结构示意图，图15为本申请实施例提供的又一种半导体器件的局部结构剖面示意图。

在本申请实施例中，参见图13所示，在衬底10背向外延层20的一侧还可以设置有接地层110，结合图14所示，第一连接孔70的第一端可以贯穿衬底10并延伸至接地层110上，第一连接孔70的第二端依次贯穿成核层21和缓冲层22并延伸至沟道层23内。通过第一连接孔70及第一连接孔70内的导热介质将沟道层23和接地层110直接连接，沟道层23的热量可以通过第一连接孔70内的导热介质直接传递至接地层110实现散热，也能够有效的提升散热效果。

相应的，第一连接孔70的第一端也可以贯穿接地层110，或者，第一连接孔70的第一端也可以伸入接地层110内，但不贯穿接地层110。或者，第一连接孔70的第一端端口也可以仅与接地层110接触，而不延伸至接地层110内，能够使第一连接孔70内填充的导热介质与接地层110接触实现导热即可。

半导体器件100还可以包括有设置在势垒层24上的接地源电极120，接地源电极120位于无源区内，用于实现源电极的接地，其中，接地源电极120在衬底10上的垂直投影可以为第三投影，则第三投影就位于无源区的第二投影内。

半导体器件100还可以包括第二连接孔80，第二连接孔80位于无源区内，第二连接孔80在衬底10上的垂直投影可以位于第三投影内。结合图15所示，也即第二连接孔80可以位于接地源电极120的正下方，第二连接孔80的延伸方向为z方向，每个第二连接孔80在衬底10上的垂直投影的尺寸可以(在x方向和y方向上的长度)小于接地源电极120在衬底10上的垂直投影的尺寸(在x方向和y方向上的长度)，从而使第二连接孔80在衬底10上的垂直投影能够全部落在第三投影内。

第二连接孔80的第一端可以延伸至接地层110上，第二连接孔80的第二端依次贯穿衬底10、成核层21、缓冲层22、沟道层23、势垒层24并延伸至接地源电极120上，与接地源电极120能够实现电性接触。在第二连接孔80内可以填充有导电导热介质，接地源电极120就通过第二连接孔80内的导电导热介质与接地层110实现了电性连接，实现源极的接地。

此外，第二连接孔80贯穿衬底10、外延层20后延伸至接地源电极120，外延层20的沟道层23等中产生的热量也能够通过第二连接孔80内的导电导热介质传递至衬底10和接地层110进行散热，有助于进一步提升散热效果。也即通过接地层110以及第一连接孔70和第二连接孔80的设置，在实现半导体器件100的源电极接地的同时，提升了半导体器件100的散热能力。

其中，接地层110的成型材料可以是具有导电性的金属材料，或者，也可以是其他具有导电导热性的非金属材料。接地层110的成型材料可以与散热基底90的成型材料相同，或者也可以不同。

接地层110既用于实现源电极30接地，也用于实现散热，接地层110可以作为散热基底90使用。在一个半导体器件100中可以仅包括接地层110，实现源电极30接地的同时提升散热能力，或者，也可以包括有接地层110和散热基底90，其中，散热基底90可以位于接地层110上背离衬底10的一侧。

此外，第二连接孔80中填充的导电导热介质可以为导电且导热材料，例如，可以为金属材料，导电导热材料的导热率也可以大于等于200W/m·K。第二连接孔80中的导电导热介质的材料可以与第一连接孔70中的导热介质的材料相同，或者也可以不同。

第二连接孔80的数量也可以为多个，一个接地源电极120可以对应一个第二连接孔80，或者，一个接地源电极120也可以对应多个第二连接孔80。

多个第二连接孔80的截面形状可以是圆形、方形等规则图形，也可以是不规则图形。多个第二连接孔80的截面形状可以相同，或者也可以不同，多个第二连接孔80的截面尺寸也可以相同，或者也可以不同。

应当理解的是，采用第二连接孔80及接地层110实现接地并兼顾提升散热性能的架构中，可以使有源区内设置有第一连接孔70，无源区内也可以设置有第一连接孔70，也即多个第一连接孔70在衬底10上的垂直投影分别位于有源区的第一投影和无源区的第二投影内。

或者，也可以仅在有源区内设置有第一连接孔70，无源区内不具有第一连接孔70(参照图13所示)，也即多个第一连接孔70在衬底10上的垂直投影均位于有源区的第一投影内，而不位于第二投影内，这样能够在提升半导体散热能力的条件下，保证半导体器件100的性能。

以仅在有源区内设置有多个第一连接孔70为例，相应的，第一连接孔70的排布方式也可以是多种的，例如，多个第一连接孔70可以分别分布在有源区的第一区域、第二区域和第三区域内，也即在源电极30的正下方、漏电极40的正下方、以及源电极30和漏电极40之间区域(如栅电极50所在区域)的正下方均可以设置有第一连接孔70(参照图13所示)。

图16为本申请实施例提供的再一种半导体器件在另一视角下的局部透视结构示意图。

或者，也可以使多个第一连接孔70分别位于第一区域和第二区域内，而第三区域内不设置第一连接孔70。

参见图16所示，也就是说，仅在源电极30和漏电极40的正下方设置有第一连接孔70，在源电极30和漏电极40之间的区域(如栅电极50)的正下方不设置第一连接孔70。在提升半导体散热能力的条件下，保证了半导体器件100的性能。

第一连接孔70的结构、分布方式、延伸方向等可参见前文中的第一连接孔70。具体的，如每个第一连接孔70的在第一方向上的宽度也可以小于源电极30或漏电极40在第一方向上的宽度，使每个第一连接孔70在衬底10上的垂直投影的尺寸(在x方向和在y方向上的尺寸大小)小于源电极30或漏电极40在衬底10上的垂直投影的尺寸(在x方向和在y方向上的尺寸大小)。进一步减小第一连接孔70的设置对外延层20质量的影响，在提升半导体器件100散热能力的条件下，提高半导体器件100的可靠性。

第一连接孔70第二端的端面与势垒层24面向沟道层23一端的端面之间的垂直距离也可以大于等于30nm，在提升散热能力的条件下，保证半导体器件100的性能。

位于第一区域和第二区域内的第一连接孔70在衬底10上的垂直投影的面积和S1，与第一区域和第二区域在衬底10上的垂直投影的面积和S2的比值范围也可以为0.1％-15％。位于第三区域内的第一连接孔70在衬底10上的垂直投影的面积和S3，与第三区域在衬底10上的垂直投影的面积S4比值范围小于等于10％。在提升半导体器件100散热性能的条件下，降低有源区60a内第一连接孔70的开设对外延层20质量的影响，保证半导体器件100的性能。

需要说明的是，本申请实施例中对于半导体器件的制备方法不作限定，例如，半导体器件制备时，可以先进行外延层上的电极(源电极、漏电极及栅电极)制备，再进行连接孔(第一连接孔和第二连接孔)制备；也可以先进行连接孔制备，再进行电极制备。另外，源电极、漏电极、栅电极的底部和顶部可以不在同一水平面。此外，势垒层也可以先进行部分刻蚀，再进行二次外延生长。上述列举的器件制备方法在本申请实施例中均不作限制。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的相连或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。

本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。

Claims (16)

1.一种半导体器件，其特征在于，包括：衬底、外延层、源电极、漏电极和栅电极，所述外延层包括依次设置在所述衬底上的沟道层和势垒层，所述沟道层和所述势垒层形成异质结结构，所述源电极、所述漏电极和所述栅电极设置在所述势垒层上，所述半导体器件还包括有源区，部分所述源电极、部分所述漏电极和部分所述栅电极位于所述有源区内；

所述半导体器件还包括多个第一连接孔，所述第一连接孔的第一端延伸至所述衬底上，所述第一连接孔的第二端延伸至所述沟道层内，所述第一连接孔内填充有导热介质；

至少所述有源区内具有所述第一连接孔，且每个所述第一连接孔在第一方向上的宽度小于所述源电极或所述漏电极在所述第一方向上的宽度，所述第一方向平行于所述衬底且垂直于所述源电极或所述漏电极的延伸方向。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一连接孔的第二端的端面与所述势垒层面向所述沟道层一端的端面之间的距离大于等于30nm。

3.根据权利要求1或2所述的半导体器件，其特征在于，所述有源区包括第一区域、第二区域和第三区域，所述第一区域在所述衬底上的垂直投影位于所述源电极在所述衬底上的垂直投影内，所述第二区域在所述衬底上的垂直投影位于所述漏电极在所述衬底上的垂直投影内，所述第三区域为所述有源区除去所述第一区域和所述第二区域的区域；

多个所述第一连接孔分别位于所述第一区域、所述第二区域和所述第三区域内。

4.根据权利要求1或2所述的半导体器件，其特征在于，所述有源区包括第一区域、第二区域和第三区域，所述第一区域在所述衬底上的垂直投影位于所述源电极在所述衬底上的垂直投影内，所述第二区域在所述衬底上的垂直投影位于所述漏电极在所述衬底上的垂直投影内，所述第三区域为所述有源区除去所述第一区域和所述第二区域的区域；

多个所述第一连接孔分别位于所述第一区域和所述第二区域内。

5.根据权利要求3或4所述的半导体器件，其特征在于，位于所述第一区域与所述第二区域内的所述第一连接孔在所述衬底上的垂直投影的面积和占所述第一区域与所述第二区域在所述衬底上的垂直投影的面积和的比例为0.1％-15％。

6.根据权利要求3所述的半导体器件，其特征在于，位于所述第三区域内的所述第一连接孔在所述衬底上的垂直投影的面积和占所述第三区域在所述衬底上的垂直投影的面积比例小于等于10％。

7.根据权利要求1-6任一所述的半导体器件，其特征在于，还包括散热基底，所述散热基底位于所述衬底背向所述外延层的一侧，且所述第一连接孔的第一端贯穿所述衬底并延伸至所述散热基底上。

8.根据权利要求1-7任一所述的半导体器件，其特征在于，还包括接地层，所述接地层位于所述衬底背向所述外延层的一侧，所述第一连接孔的第一端贯穿所述衬底并延伸至所述接地层上；

还包括接地源电极，所述接地源电极设置在所述势垒层上，且所述接地源电极位于所述有源区外；

还包括位于有源区外的第二连接孔，所述第二连接孔的第一端延伸至所述接地层上，所述第二连接孔的第二端贯穿所述衬底、所述外延层并延伸至所述接地源电极上，所述第二连接孔中填充有导电导热介质。

9.根据权利要求1-8任一所述的半导体器件，其特征在于，所述导热介质包括导热率大于等于200W/m·K的导热材料。

10.根据权利要求9所述的半导体器件，其特征在于，所述导热材料包括金属材料、绝缘材料、半导体材料中的一种或多种组合。

11.根据权利要求1-10任一所述的半导体器件，其特征在于，所述外延层还包括成核层和缓冲层；

所述成核层设置在所述衬底和所述缓冲层之间，所述缓冲层设置在所述成核层和所述沟道层之间，所述第一连接孔的第二端贯穿所述成核层和所述缓冲层并延伸至所述沟道层内。

12.根据权利要求11所述的半导体器件，其特征在于，所述成核层的成型材料包括氮化铝或氮化镓；

所述缓冲层的成型材料包括铝镓氮或氮化镓；

所述沟道层的成型材料包括氮化镓；

所述势垒层的成型材料包括铝镓氮、铟铝镓氮、铟镓氮或氮化铝。

13.根据权利要求1-12任一所述的半导体器件，其特征在于，所述势垒层的成型材料中至少包括铝元素或铟元素中的一种，且所述势垒层的成型材料中铝或铟组分占总组分的比值大于等于0.01。

14.根据权利要求1-13任一所述的半导体器件，其特征在于，所述衬底的成型材料包括硅、碳化硅、氧化铝、金刚石或氮化镓。

15.根据权利要求7所述的半导体器件，其特征在于，所述散热基底的成型材料包括金属材料、绝缘材料或半导体材料。

16.一种电子设备，其特征在于，至少包括壳体和上述权利要求1-15任一所述的半导体器件，所述半导体器件设置在所述壳体内。