CN117374002A - 一种金铝互联传输线及其制备方法 - Google Patents

一种金铝互联传输线及其制备方法 Download PDF

Info

Publication number
CN117374002A
CN117374002A CN202311297414.0A CN202311297414A CN117374002A CN 117374002 A CN117374002 A CN 117374002A CN 202311297414 A CN202311297414 A CN 202311297414A CN 117374002 A CN117374002 A CN 117374002A
Authority
CN
China
Prior art keywords
gold
aluminum
transmission line
transmission belt
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311297414.0A
Other languages
English (en)
Inventor
李仕俊
杨阳阳
徐达
常青松
袁彪
史光华
王真
王胜奎
闫妍
杨曌
戈江娜
王二超
魏少伟
杨彦锋
马成龙
吴浩宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202311297414.0A priority Critical patent/CN117374002A/zh
Publication of CN117374002A publication Critical patent/CN117374002A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种金铝互联传输线及其制备方法，涉及半导体封装技术领域。本发明通过在临时基板上电镀制备长度大于等于金铝焊盘间距的金传输带，在金传输带上制备镍阻挡层、铝焊盘，去除临时基板后得到带状金铝互联传输线。带状金铝互联传输线用于柔性连接独立芯片的铝焊盘与电路板的金焊盘，一端的铝焊盘连接独立芯片的铝焊盘，另一端的金传输带连接电路板的金焊盘。如此可实现单个独立芯片的铝焊盘与电路板的金焊盘之间互联。进一步的，通过在金层和铝层之间设置镍阻挡层，隔绝金铝界面，减少了金铝扩散，在实现独立芯片与电路板的异种金属互联的同时，减小了金铝界面失效风险，增加了金铝互联可靠性。

Description

一种金铝互联传输线及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种金铝互联传输线及其制备方法。
背景技术
随着MOSFET(金属-氧化物-半导体场效应晶体管)器件在汽车产业、航天工业等重要领域的广泛应用，其可靠性日益受到密切的关注，其中金铝键合系统可靠性是影响MOSFET器件可靠性的重要因素之一。目前，在国内外半导体器件及IC组装工艺中，质量等级较高的产品其内引线连接仍以铝丝-金层或金丝-铝层超声键合为主。据统计，在混合集成电路中，内引线键合失效分别占总模块失效的23.2％。可见，键合系统对整个器件甚至电路的可靠性来说，是非常重要的。
金铝键合失效的机理研究较为成熟，金属间化合物(IMC)的5种类型和相互转换相图为铝丝-金层或金丝-铝层超声键合寿命预测提供了有力支撑。通过加速老化测试可较好的预测键合失效时间点。实际使用中压延成型的键合丝纯度很高，但是电镀的金层或者铝层有PPM级别的杂质。杂质的引入会严重影响金铝键合系统的寿命，特别是对宇航级的混合集成电路产品，寿命预测偏差容忍度很低。
为消除金铝键合系统的失效风险，有几种不同的技术路线。一种是化镀方法，即在晶圆上将硅芯片表面电极的铝焊盘化镀的方式改为金焊盘；另一种是再布线方法，即采用晶圆RDL(Redistribution Layer，再布线层)再布线或铜柱镀锡方式将键合焊盘改为BGA(球栅阵列)焊盘。上述方法均需要在晶圆上对铝焊盘进行改造。
但是，当晶圆被切割成多个独立芯片后，由于单个芯片的面积过小，无法采用上述的化镀方法，在单个独立芯片上制备光阻掩膜进行铝焊盘化镀；也无法采用上述再布线方法，在单个独立芯片上进行生长介质层、刻蚀通孔进行再布线。因此，现有通过晶圆级铝焊盘改造降低金铝键合失效风险的方式，无法直接应用在单个芯片上，实现独立芯片与电路板的异种金属互联。而在独立芯片与电路板间直接使用金线键合，又会增加独立芯片的铝焊盘与电路板的金焊盘之间，金铝键合失效的风险，无法实现独立芯片与电路板的异种金属互联。
发明内容
本发明实施例提供了一种金铝互联传输线及其制备方法，以解决如何实现独立芯片与电路板之间的异种金属互联的问题。
第一方面，本发明实施例提供了一种金铝互联传输线的制备方法，所述方法基于临时基板制备金铝互联传输线。所述方法包括：在预先构建的临时基板上进行电镀金，制备金传输带。所述金传输带的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层。在所述镍阻挡层的上表面，制备铝焊盘。所述镍阻挡层上的铝焊盘用于连接独立芯片的铝焊盘。去除临时基板，得到带状金铝互联传输线。所述金传输带一端的铝焊盘用于连接独立芯片的铝焊盘，所述金传输带的另一端用于连接电路板的金焊盘。
在一种可能的实现方式中，所述临时基板的材料为有机材料。相应的，所述去除临时基板，得到带状金铝互联传输线包括：通过浸泡丙酮溶液以溶解有机材料，去除临时基板，得到带状金铝互联传输线。
在一种可能的实现方式中，所述临时基板的材料为光敏玻璃。相应的，所述去除临时基板，得到带状金铝互联传输线包括：通过激光诱导工艺剥离光敏玻璃，去除临时基板，得到带状金铝互联传输线。
在一种可能的实现方式中，所述在预先构建的临时基板上进行电镀金，制备金传输带包括：在预先构建的临时基板的上表面制备种子层。在所述种子层上电镀金，制备金传输带。
在一种可能的实现方式中，在所述种子层上电镀金，制备金传输带包括：在所述种子层上制备第一光阻层。第一光阻层的未遮蔽区域为条形区域。在种子层表面的所述第一光阻层未遮蔽的条形区域，进行电镀金，制备得到金传输带。所述条形区域的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。
在一种可能的实现方式中，所述第一光阻层的遮蔽区域构成所述金传输带外围区域。相应的，在所述去除临时基板，得到带状金铝互联传输线之前还包括：通过激光蚀刻，去除所述金传输带外围区域的种子层。
在一种可能的实现方式中，在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层包括：在金传输带上制备第二光阻层，其中，第二光阻层在所述金传输带上与独立芯片的铝焊盘区对应的位置设有未遮蔽区域。在所述金传输带上、第二光阻层的未遮蔽区域，进行电镀镍，制备得到作为金铝界面、隔绝金铝的镍阻挡层。
在一种可能的实现方式中，在所述镍阻挡层的上表面，制备铝焊盘包括：在金传输带和镍阻挡层上制备第三光阻层，其中，所述第三光阻层在所述镍阻挡层的上表面设有未遮蔽区域，所述未遮蔽区域的面积小于镍阻挡层的表面积。通过半导体沉积工艺，在第三光阻层和未遮蔽区域生长铝膜层。通过光阻剥离工艺，剥离第三光阻层和第三光阻层遮蔽区域上表面的铝膜层，在第三光阻层的未遮蔽区域制备得到铝焊盘。
在一种可能的实现方式中，在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层之后还包括：在所述镍阻挡层上和临时基板上，制备铝传输带，其中，所述铝传输带的一端与所述铝焊盘连接，所述铝传输带的另一端设于临时基板上远离金传输带的区域。
第二方面，本发明实施例提供了一种金铝互联传输线，所述金铝互联传输线应用于连接独立芯片的铝焊盘与电路板的金焊盘。所述金铝互联传输线基于上述任一项可能的实现方式中所述的金铝互联传输线的制备方法制备得到。
本发明实施例提供一种金铝互联传输线及其制备方法。本发明通过在临时基板上电镀制备长度大于等于金铝焊盘间距的金传输带，在金传输带上制备镍阻挡层、铝焊盘，去除临时基板后得到带状金铝互联传输线。带状金铝互联传输线用于柔性连接独立芯片的铝焊盘与电路板的金焊盘，一端的铝焊盘连接独立芯片的铝焊盘，另一端的金传输带连接电路板的金焊盘。如此可实现单个独立芯片的铝焊盘与电路板的金焊盘之间互联。进一步的，通过在金层和铝层之间设置镍阻挡层，隔绝金铝界面，减少了金铝扩散，在实现独立芯片与电路板的异种金属互联的同时，减小了金铝界面失效风险，增加了金铝互联可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的金铝互联传输线的制备方法的实现流程图；
图2是本发明实施例提供的制备金传输带后的俯视结构示意图；
图3是本发明实施例提供的制备金传输带后的截面结构示意图；
图4是本发明实施例提供的制备镍阻挡层后的俯视结构示意图；
图5是本发明实施例提供的制备镍阻挡层后的截面结构示意图；
图6是本发明实施例提供的制备铝焊盘后的俯视结构示意图；
图7是本发明实施例提供的制备铝焊盘后的截面结构示意图；
图8是本发明实施例提供的去除临时基板后的截面结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含，并不仅限于文中列举的示例。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细的描述：
采用铝丝－金层或金丝－铝层键合时，在键合丝与管壳电极之间形成了一个铝金界面。在温度应力下，由于金/铝相互扩散，界面上产生了界面金属间化合物(IMC)和柯肯德尔空洞。随着温度的升高和时间的增加，接触电阻逐步增加，键合强度逐步下降，最终可能造成焊点开裂，器件失效。特别是对于高等级的宇航级混合集成电路产品，需要经过长时间的高温存储、加电老化等筛选测试。该过程加速了金铝键合界面金属间化合物的生成，导致失效风险累积。因此，直接对铝焊盘芯片进行金丝键合的封装方式会增加失效风险。
在铝焊盘芯片的封装应用中，因具体应用场景不同，芯片的铝焊盘可能需要与电路板的铝焊盘连接，也可能需要与电路板的金焊盘连接。因此，为适应于多种应用场景，不能在晶圆级统一将铝焊盘改造为金焊盘。
但是，当晶圆被切割成多个独立芯片后，现有通过晶圆级铝焊盘改造降低金铝键合失效风险的方式，无法直接应用在单个芯片上，实现独立芯片与电路板的异种金属互联。而在独立芯片与电路板间直接使用金线键合，又会增加金铝键合失效的风险，无法实现独立芯片与电路板的异种金属互联。
本发明实施例通过在临时基板上制备金传输带、镍阻挡层、铝焊盘，去除临时基板后得到带状金铝互联传输线。制备得到的带状金铝互联传输线用于柔性连接独立芯片的铝焊盘与电路板的金焊盘，一端的铝焊盘连接独立芯片的铝焊盘，另一端的金传输带连接电路板的金焊盘。如此可实现单个独立芯片的铝焊盘与电路板的金焊盘之间互联。
图1为本发明实施例提供的一种金铝互联传输线的制备方法的实现流程图。参照图1，该方法基于临时基板制备金铝互联传输线。金铝互联传输线用于连接独立芯片的铝焊盘与电路板的金焊盘。
在一些实施例中，上述电路板上设置有独立芯片和金焊盘。独立芯片上设置有铝焊盘。独立芯片的铝焊盘用于与电路板的金焊盘电连接。
上述金铝互联传输线的制备方法包括：
在步骤101中、在预先构建的临时基板上进行电镀金，制备金传输带。金传输带的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。
在一些实施例中，临时基板的材料为有机材料或光敏玻璃。示例性的，临时基板的材料可以是可溶解的有机材料。例如，临时基板的材料为亚克力材料。
在一些实施例中，金传输带是材料为金、形状为带状的传输线。示例性的，带状的金传输带的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。如此，可实现独立芯片的铝焊盘区与电路板的金焊盘区之间的弯曲连接。
实际生产中采用相同的半导体制备工艺，在大尺寸基板上同时制备多个阵列排布单元，以提升生产效率。以下示意图中只选取了单个单元作为代表进行说明。
本发明实施例可以先在基板上制备种子层，以实现通过电镀制备金传输带。图2本发明实施例提供的制备金传输带后的俯视结构示意图。图3为本发明实施例提供的制备金传输带后的截面结构示意图。图3为图2中A-A截面的结构示意图。参照图2、图3：图3中最下层为临时基板，临时基板的上层为种子层，种子层的上层为第一光阻层和金传输带。其中，图2俯视图中，外围区域为第一光阻层遮蔽区域，第一光阻层的中间未遮蔽区域为金传输带。
在一种可能的实现方式中，在预先构建的临时基板上进行电镀金，制备金传输带包括：在预先构建的临时基板的上表面制备种子层。在种子层上电镀金，制备金传输带。
在一些实施例中，种子层的材料为金。示例性的，种子层的厚度范围为50nm至200nm。
在一些实施例中，制备种子层的沉积方法包括高能溅射工艺和分子束外延工艺。示例性的，沉积种子层的功率密度≥10W/cm2ba。
在一些实施例中，上述在预先构建的临时基板的上表面制备种子层之前还包括：采用清洗液去除临时基板表面的污染物。并采用刻蚀液将临时基板表面的粗糙度增加到80纳米至120纳米。
示例性的，制备得到的种子层可采用3M的610胶测试粘附性。以此确保保证种子层与临时基板粘附性。
如此，制备得到的种子层可作为后续电镀工艺的电化学沉积基础。进一步的，还可以在种子层上表面定义电镀图形，以制备得到预设长度的金传输带。
在一种可能的实现方式中，在种子层上电镀金，制备金传输带包括：在种子层上制备第一光阻层。第一光阻层的未遮蔽区域为条形区域。在种子层表面的第一光阻层未遮蔽的条形区域，进行电镀金，制备得到金传输带。条形区域的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。
在一些实施例中，制备第一光阻层的材料可以是高粘度光刻胶。例如，可以是JSR公司的THB系列负性光刻胶。
在一些实施例中，制备第一光阻层的材料还可以是高解析度光敏干膜。例如，可以是Dupont公司的ST系列干膜。
在一些实施例中，制备第一光阻层的方法包括：将光阻通过旋涂或覆膜热压方式涂覆在种子层表面得到光阻膜。通过对光阻膜进行曝光、显影等标准光刻工艺获得第一光阻层。
示例性的，第一光阻层的厚度大于25微米。第一光阻层的线条解析度小于10微米。
示例性的，第一光阻层的未遮蔽区域为条形区域，遮蔽区域为条形区域的外围区域。其中，条形区域的种子层未受遮蔽，在后续电镀工艺中可与电镀液接触、制备电镀金、得到金传输带。
在一些实施例中，在种子层表面的第一光阻层未遮蔽的条形区域，进行电镀金，制备得到金传输带。即，将第一光阻层定义的图形采用电化学沉积法镀金加厚，得到金传输带。
示例性的，制备得到金传输带的厚度范围为10至20微米。
示例性的，电镀方法可采用下述一项或多项：脉冲镀和直流镀。例如，可单独采用脉冲镀或者直流镀。再例如，也可采用脉冲镀和直流镀交替组合，以提升电镀后镀层的厚度均匀性。
在一些实施例中，在电镀金之后还包括：依次采用研磨和化学机械抛光(CMP)对电镀层进行表面处理。以此，可以得到更低表面粗糙度的金传输带。
本发明实施例可以在金传输带上制备镍阻挡层，以形成金层与铝层的界面。图4是本发明实施例提供的制备镍阻挡层后的俯视结构示意图。图5是本发明实施例提供的制备镍阻挡层后的截面结构示意图。图5为图4中B-B截面的结构示意图。参照图4、图5：图5中第一光阻层和金传输带的上层为第二光阻层和镍阻挡层。其中，图4中，外围区域为第二光阻层遮蔽区域，中间未遮蔽区域为镍阻挡层。示例性的，镍阻挡层的面积小于金传输带的面积。示例性的，镍阻挡层的长度小于金传输带的长度，且镍阻挡层的宽度小于金传输带的宽度。
在步骤102中、在金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层。
在一些实施例中，镍阻挡层的厚度范围为1.5至3微米。
在一些实施例中，金传输带的一端用于连接独立芯片的铝焊盘区，另一端用于连接电路板的金焊盘区。
示例性的，金传输带用于连接独立芯片的一端，即为金传输带与独立芯片的铝焊盘区对应的位置。
本发明实施例可以在步骤101图形化电镀得到金传输带后，在金传输带上制备第二光阻层，以进一步图形化电镀镍得到镍阻挡层。参照图5所示结构：
在一种可能的实现方式中，在金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层包括：在金传输带上制备第二光阻层，其中，第二光阻层在金传输带上与独立芯片的铝焊盘区对应的位置设有未遮蔽区域。在金传输带上、第二光阻层的未遮蔽区域，进行电镀镍，制备得到作为金铝界面、隔绝金铝的镍阻挡层。
在一些实施例中，本发明实施例可以在图形化电镀得到金传输带后，保留第一光阻层，并在第一光阻层和金传输带上制备第二光阻层，以进一步电镀镍得到镍阻挡层。
在一些实施例中，制备第二光阻层的方法包括：将光阻通过旋涂或覆膜热压方式涂覆在金传输带表面得到光阻膜。通过对光阻膜进行曝光、显影等标准光刻工艺获得第二光阻层。
在一些实施例中，本发明实施例可以在图形化电镀得到镍阻挡层后，采用磨抛工艺对镍镀层进行厚度减薄和表面平坦化。
在一些实施例中，本发明实施例可以在图形化电镀得到镍阻挡层后，保留第二光阻层，以便于进一步在第二光阻层和镍阻挡层上制备铝焊盘。
本发明实施例可以在镍阻挡层上制备铝焊盘，以通过半导体工艺形成金层、镍层与铝层的界面。图6是本发明实施例提供的制备铝焊盘后的俯视结构示意图。图7是本发明实施例提供的制备铝焊盘后的截面结构示意图。图7为图6中C-C截面的结构示意图。参照图6、图7：图7中，第二光阻层和镍阻挡层的上层为第三光阻层和铝膜层。其中，覆盖在第三光阻层的未遮蔽区域的铝膜层为铝焊盘，对应图6中虚线框内部区域。覆盖在第三光阻层的遮蔽区域铝膜层为待去除部分，对应图7中虚线框外部区域。
在步骤103中、在镍阻挡层的上表面，制备铝焊盘。镍阻挡层上的铝焊盘用于连接独立芯片的铝焊盘。
在一些实施例中，铝焊盘的厚度范围为厚度1至5微米。示例性的，铝焊盘的面积小于镍阻挡层的面积。
在一种可能的实现方式中，在镍阻挡层的上表面，制备铝焊盘包括：在金传输带和镍阻挡层上制备第三光阻层，其中，第三光阻层在镍阻挡层的上表面设有未遮蔽区域，未遮蔽区域的面积小于镍阻挡层的表面积。通过半导体沉积工艺，在第三光阻层和未遮蔽区域生长铝膜层。通过光阻剥离工艺，剥离第三光阻层和第三光阻层遮蔽区域上表面的铝膜层，在第三光阻层的未遮蔽区域制备得到铝焊盘。
在一些实施例中，第三光阻层的材料为剥离型光阻。示例性的，基于剥离型光阻制备得到的第三光阻层的截面呈倒T型。示例性的，可通过将剥离型光阻旋涂或覆膜热压方式涂覆在金传输带表面得到光阻膜。通过对光阻膜进行曝光、显影等标准光刻工艺获得第三光阻层。
在一些实施例中，半导体沉积工艺包括溅射工艺或蒸发工艺。相应的，通过半导体沉积工艺，在第三光阻层和未遮蔽区域生长铝膜层包括：去除镍阻挡层表面的氧化层后，采用溅射或者蒸发的方式将铝膜层沉积到镍阻挡层的表面。
本发明实施例可以在制备得到铝焊盘后，去除临时基板，释放制备的铝焊盘、镍阻挡层和金传输带，得到金铝互联传输线。
图8是本发明实施例提供的去除临时基板后的截面结构示意图。自下而上，铝焊盘、镍阻挡层和金传输带构成带状金铝互联传输线。参照图8：
在步骤104中、去除临时基板，得到带状金铝互联传输线。金传输带一端的铝焊盘用于连接独立芯片的铝焊盘，金传输带的另一端用于连接电路板的金焊盘。
在一种可能的实现方式中，第一光阻层的遮蔽区域构成金传输带外围区域。相应的，在去除临时基板，得到带状金铝互联传输线之前还包括：通过激光蚀刻，去除金传输带外围区域的种子层。
示例性的，激光蚀刻的方法为3D空间可调制皮秒激光刻蚀。
本发明实施例通过激光刻蚀工艺去除非图形区域的种子层，避免采用金属刻蚀液，避免金属刻蚀液损伤铝焊盘。
在一种可能的实现方式中，临时基板的材料为有机材料。相应的，去除临时基板，得到带状金铝互联传输线包括：通过浸泡丙酮溶液以溶解有机材料，去除临时基板，得到带状金铝互联传输线。
本发明实施例通过浸泡丙酮溶液的方式溶解去除临时基板。由于丙酮溶液不损伤表面的活性金属铝焊盘，由此可以实现无损剥离临时基板、减少了对铝焊盘的损伤。
在一种可能的实现方式中，临时基板的材料为光敏玻璃。相应的，去除临时基板，得到带状金铝互联传输线包括：通过激光诱导工艺剥离光敏玻璃，去除临时基板，得到带状金铝互联传输线。
在一种可能的实现方式中，在去除临时基板，得到带状金铝互联传输线之后还包括：对带状金铝互联传输线进行真空热处理。
本发明实施例通过真空热处理增加了金、镍和铝的粘附性。
示例性的，真空热处理的温度范围为150至350℃。真空热处理的时间范围为10至30min。
本发明实施例通过在临时基板上电镀制备长度大于等于金铝焊盘间距的金传输带，在金传输带上制备镍阻挡层、铝焊盘，去除临时基板后得到带状金铝互联传输线。带状金铝互联传输线用于柔性连接独立芯片的铝焊盘与电路板的金焊盘，一端的铝焊盘连接独立芯片的铝焊盘，另一端的金传输带连接电路板的金焊盘。如此可实现单个独立芯片的铝焊盘与电路板的金焊盘之间互联。进一步的，通过在金层和铝层之间设置镍阻挡层，隔绝金铝界面，减少了金铝扩散，在实现独立芯片与电路板的异种金属互联的同时，减小了金铝界面失效风险，增加了金铝互联可靠性。
本发明实施例提供了制作金铝复合端面的键合互联线制备的新的工艺途径，采用制作半导体芯片的加工方式，具有定制性强，开发周期短，加工精度高，成品率高的优势。采用背板溶蚀方法实现剥离表面金属层无损剥离，不需要引入金属牺牲层，简化工艺流程。
进一步的，本发明实施例提供的上述带状金铝互联传输线，在超声波键合金镍铝端时会对金镍铝界面造成一定损伤，降低镍阻挡层的隔离作用、导致金铝扩散增加、降低了可靠性。
进一步的，在一种可能的实现方式中，在金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层之后还包括：在镍阻挡层上和临时基板上，制备铝传输带，其中，铝传输带的一端与铝焊盘连接，铝传输带的另一端设于临时基板上远离金传输带的区域。
本发明实施例制备得到的金铝互联传输线包括一端的铝传输带、中间的铝镍金界面和另一端金传输带。一端的铝传输带、另一端的金传输带分别键合连接独立芯片的铝焊盘、电路板的金焊盘，中间铝镍金界面实现电连接且不需要进行键合。由此，避免了键合对镍阻挡层的损坏，提升了可靠性。
本发明实施例提供了一种金铝互联传输线。金铝互联传输线应用于连接独立芯片的铝焊盘与电路板的金焊盘。上述金铝互联传输线基于上述任一项可能的实现方式提供的金铝互联传输线的制备方法制备得到。
以上实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种金铝互联传输线的制备方法，其特征在于，所述方法基于临时基板制备金铝互联传输线；所述方法包括：
在预先构建的临时基板上进行电镀金，制备金传输带；所述金传输带的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离；
在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层；
在所述镍阻挡层的上表面，制备铝焊盘；所述镍阻挡层上的铝焊盘用于连接独立芯片的铝焊盘；
去除临时基板，得到带状金铝互联传输线；所述金传输带一端的铝焊盘用于连接独立芯片的铝焊盘，所述金传输带的另一端用于连接电路板的金焊盘。
2.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，所述临时基板的材料为有机材料；
相应的，所述去除临时基板，得到带状金铝互联传输线包括：
通过浸泡丙酮溶液以溶解有机材料，去除临时基板，得到带状金铝互联传输线。
3.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，所述临时基板的材料为光敏玻璃；
相应的，所述去除临时基板，得到带状金铝互联传输线包括：
通过激光诱导工艺剥离光敏玻璃，去除临时基板，得到带状金铝互联传输线。
4.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，所述在预先构建的临时基板上进行电镀金，制备金传输带包括：
在预先构建的临时基板的上表面制备种子层；
在所述种子层上电镀金，制备金传输带。
5.如权利要求4所述的金铝互联传输线的制备方法，其特征在于，在所述种子层上电镀金，制备金传输带包括：
在所述种子层上制备第一光阻层；第一光阻层的未遮蔽区域为条形区域；
在种子层表面的所述第一光阻层未遮蔽的条形区域，进行电镀金，制备得到金传输带；所述条形区域的长度大于等于待连接的独立芯片的铝焊盘区与电路板的金焊盘区之间的距离。
6.如权利要求5所述的金铝互联传输线的制备方法，其特征在于，所述第一光阻层的遮蔽区域构成所述金传输带外围区域；
相应的，在所述去除临时基板，得到带状金铝互联传输线之前还包括：
通过激光蚀刻，去除所述金传输带外围区域的种子层。
7.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层包括：
在金传输带上制备第二光阻层，其中，第二光阻层在所述金传输带上与独立芯片的铝焊盘区对应的位置设有未遮蔽区域；
在所述金传输带上、第二光阻层的未遮蔽区域，进行电镀镍，制备得到作为金铝界面、隔绝金铝的镍阻挡层。
8.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，在所述镍阻挡层的上表面，制备铝焊盘包括：
在金传输带和镍阻挡层上制备第三光阻层，其中，所述第三光阻层在所述镍阻挡层的上表面设有未遮蔽区域，所述未遮蔽区域的面积小于镍阻挡层的表面积；
通过半导体沉积工艺，在第三光阻层和未遮蔽区域生长铝膜层；
通过光阻剥离工艺，剥离第三光阻层和第三光阻层遮蔽区域上表面的铝膜层，在第三光阻层的未遮蔽区域制备得到铝焊盘。
9.如权利要求1所述的金铝互联传输线的制备方法，其特征在于，在所述金传输带上与独立芯片的铝焊盘区对应的位置，进行图形化电镀镍，得到作为金铝界面、隔绝金铝的镍阻挡层之后还包括：
在所述镍阻挡层上和临时基板上，制备铝传输带，其中，所述铝传输带的一端与所述铝焊盘连接，所述铝传输带的另一端设于临时基板上远离金传输带的区域。
10.一种金铝互联传输线，其特征在于，所述金铝互联传输线应用于连接独立芯片的铝焊盘与电路板的金焊盘；
所述金铝互联传输线基于权利要求1至9任一项所述的金铝互联传输线的制备方法制备得到。
CN202311297414.0A 2023-10-08 2023-10-08 一种金铝互联传输线及其制备方法 Pending CN117374002A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311297414.0A CN117374002A (zh) 2023-10-08 2023-10-08 一种金铝互联传输线及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311297414.0A CN117374002A (zh) 2023-10-08 2023-10-08 一种金铝互联传输线及其制备方法

Publications (1)

Publication Number Publication Date
CN117374002A true CN117374002A (zh) 2024-01-09

Family

ID=89395627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311297414.0A Pending CN117374002A (zh) 2023-10-08 2023-10-08 一种金铝互联传输线及其制备方法

Country Status (1)

Country Link
CN (1) CN117374002A (zh)

Similar Documents

Publication Publication Date Title
US11257729B2 (en) Semiconductor device and method of forming encapsulated wafer level chip scale package (eWLCSP)
US8999756B2 (en) Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US9984961B2 (en) Chip-size, double side connection package and method for manufacturing the same
KR100605315B1 (ko) 집적회로 칩의 입출력 패드 구조
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
CN105340089B (zh) 具有在金属化层之下的应力缓冲层的led
US20030134453A1 (en) Process and structure improvements to shellcase style packaging technology
KR20010009429A (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US8022508B2 (en) Semiconductor wafer
CN103035618A (zh) 用于3dic测试的结构设计
US20150364430A1 (en) Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability
KR20200068958A (ko) 배선 구조체 및 이의 형성 방법
US6534874B1 (en) Semiconductor device and method of producing the same
TW202114121A (zh) 半導體封裝及其製造方法
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
CN117374002A (zh) 一种金铝互联传输线及其制备方法
CN111952190B (zh) 半导体封装方法
JP3813482B2 (ja) 半導体パッケージの製造方法
US20240006351A1 (en) Selective plating for packaged semiconductor devices
CN112582333B (zh) 一种重新布线层及其制备方法
CN112397460B (zh) 多晶粒封装结构、芯片封装结构以及各自的制作方法
CN210403718U (zh) 一种重新布线层
CN116072548A (zh) 半导体装置的制造方法
CN115881558A (zh) 扇出型埋入式芯片封装方法及封装结构
CN116190252A (zh) 一种扇出型芯片封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination