CN117355206A - 一种用于提供电源滤波电容的方法和装置 - Google Patents

一种用于提供电源滤波电容的方法和装置 Download PDF

Info

Publication number
CN117355206A
CN117355206A CN202311310741.5A CN202311310741A CN117355206A CN 117355206 A CN117355206 A CN 117355206A CN 202311310741 A CN202311310741 A CN 202311310741A CN 117355206 A CN117355206 A CN 117355206A
Authority
CN
China
Prior art keywords
layer
power
power supply
plane
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311310741.5A
Other languages
English (en)
Inventor
逯永广
杨晓君
杜树安
杨光林
郭瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202311310741.5A priority Critical patent/CN117355206A/zh
Publication of CN117355206A publication Critical patent/CN117355206A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种用于提供电源滤波电容的方法和装置,该装置包括平面层、信号层、第一电源层和第一接地层,平面层和信号层之间具有第一介质层,第一电源层和第一接地层之间具有第二介质层,第二介质层中设置有第二电源层和第二接地层,第一电源层和第二电源层经由过孔电连接,第一接地层和第二接地层经由过孔电连接,第二电源层和第二接地层之间的介质层为第三介质层,第二电源层、第二接地层和第三介质层共同形成第一电源层和第一接地层之间的电源滤波电容。本发明的方案在增大电源滤波电容的同时节省了基板表层空间,减少了对高速信号的影响,实现了可缩放的电容滤波效果。

Description

一种用于提供电源滤波电容的方法和装置
技术领域
本发明涉及芯片供电系统技术领域,尤其涉及一种用于提供电源滤波电容的方法和装置。
背景技术
芯片的运行需要芯片供电系统的电力支持。在芯片供电系统中,由电源平面负责提供电流。由于系统包含多种电源及信号,同时电源信号本身也有一定的噪声,因此供电系统是非理想的,电源平面和过孔也是非理想的,会有一定的寄生参数,这些寄生参数以及干扰源耦合在一起就对供电系统产生了噪声,为了滤除这些噪声,避免传输电源受噪声干扰进而对器件造成损害,就需要使用滤波电容对这些电源进行滤波,将噪声信号通过电容导入地平面(GND)中,如图1所示。
发明内容
有鉴于此,本发明提供了一种用于提供电源滤波电容的方法和装置,旨在通过简单的工艺在芯片基板内部增加电源滤波电容。
本发明在第一方面提供了一种基板,包括平面层、信号层、第一电源层和第一接地层,所述平面层和所述信号层之间具有第一介质层,所述第一电源层和所述第一接地层之间具有第二介质层,其特征在于,所述第二介质层中还设置有第二电源层和第二接地层,所述第一电源层和所述第二电源层经由过孔电连接,所述第一接地层和所述第二接地层经由过孔电连接,所述第二电源层和所述第二接地层之间设置有第三介质层,其中,所述第二电源层、所述第二接地层和所述第三介质层构成滤波电容。
优选地,所述第一介质层的厚度小于所述第二介质层的厚度。
优选地,所述第二电源层被划分为多个分区,所述多个分区分别经由过孔与所述第一电源层电连接,以形成多个电源平面,所述多个电源平面具有各自独立的面积和电源电压,并且每个分区与所述第二接地层分别形成各自独立的滤波电容。
优选地,所述第二电源层包括多个沿平行于所述第一电源层分段设置的第二电源子层,其中,所述第二电源子层与所述第一电源层经由过孔连接。
优选地,所述第二接地层包括多个沿平行于所述第一电源层分段设置的第二接地子层,其中,所述第二接地子层与所述第一接地层经由过孔连接。
优选地,所述第二电源层包括多个沿平行于第一电源层分段设置的第二电源子层,所述第二接地层包括多个沿平行于第一电源层分段设置的第二接地子层,第二电源子层与第一电源层经由过孔连接,第二接地子层与第一接地层经由过孔连接,
其中,所述第二电源子层、所述第二接地子层和所述第三介质层构成所述滤波电容中的各个滤波子电容。
优选地,所述第三介质层的厚度大于所述第一介质层的厚度和所述第二介质层的厚度中的至少一个。
本发明在第二方面还提供了一种用于提供电源滤波电容的方法,包括:
依次设置平面层、信号层、第一电源层和第一接地层;
在所述平面层和所述信号层之间设置第一介质层,并在所述第一电源层和所述第一接地层之间设置第二介质层;
在所述第二介质层中设置第二电源层和第二接地层,
将所述第一电源层和所述第二电源层经由过孔电连接,并将所述第一接地层和所述第二接地层经由过孔电连接;
其中所述第二电源层和所述第二接地层之间设置有第三介质层,以使所述第二电源层、所述第二接地层和所述第三介质层构成滤波电容。
优选地,所述第一介质层的厚度小于所述第二介质层的厚度。
优选地,方法进一步包括:
通过改变所述第二电源层和所述第二接地层的正对面积,或改变所述第三介质层的厚度,来调整所述电源滤波电容的电容值。
优选地,方法还包括:
将所述第二电源层划分为多个分区,将所述多个分区分别经由过孔与所述第一电源层电连接,以形成多个电源平面,所述多个电源平面具有各自独立的面积和电源电压,并且每个分区与所述第二接地层分别形成各自独立的滤波电容。
优选地,所述在所述第二介质层中设置第二电源层和第二接地层,将所述第一电源层和所述第二电源层经由过孔电连接,并将所述第一接地层和所述第二接地层经由过孔电连接,进一步包括:
在所述第二介质层中设置多个第二电源层和多个第二接地层,每个第二电源层、第二接地层以及相应的第三介质层组成芯层;
将所述多个芯层经由过孔分别电连接到所述第一电源层和所述第一接地层,其中,将所述第一电源层和每个第二电源层经由过孔电连接,并将所述第一接地层和每个第二接地层经由过孔电连接,使每个芯层形成一个滤波电容。
可以看出,本发明的用于提供电源滤波电容的方法和装置,使用芯层组合实现电源的滤波电容,使得基板表层不再设置电容,节省了基板表层空间,同时也减少了对高速信号的影响。而且可以通过调整电源层和接地层的面积或者间距来实现不同的电容值,实现可缩放的电容滤波效果。
附图说明
为了更清楚地说明本发明实施例或技术中的技术方案,下面将对实施例或技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了根据相关技术的电源滤波原理示意图。
图2示出了根据相关技术的电源供电系统俯视图。
图3示出了根据相关技术的电源供电系统侧视图。
图4示出了根据相关技术的电源供电系统埋容结构侧视图。
图5示出了根据相关技术的基板叠层示意图。
图6示出了根据本发明一个实施例所述的基板叠层示意图。
图7示出了根据本发明所述的配置为一个电源的第一电源层俯视图。
图8示出了根据本发明所述的配置为多个电源的第一电源层俯视图。
图9示出了根据本发明另一实施例所述的基板叠层示意图。
图10示出了根据本发明所述的用于提供电源滤波电容的方法的流程图。
图11示出了根据本发明所述的芯层切割状态示意图。
图12示出了根据本发明所述的基板介质层挖开状态示意图。
图13示出了根据本发明所述的芯层埋入基板介质层的挖开状态示意图。
图14示出了根据本发明所述的芯层埋入基板介质层后的封装状态示意图。
图15示出了根据本发明所述的芯层埋入基板介质层后的平面连接状态示意图。
具体实施方式
为了更好地理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,为了更加清楚说明本发明,在以下的具体实施例中描述了众多技术细节,本领域技术人员应当理解,没有其中的某些细节,本发明同样可以实施。另外,为了凸显本发明的发明主旨,涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述,但是,这并不影响本发明的实施。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在硬件基板及主板设计过程中,由于供电电压的不同,经常会分成不同的电源供电路径,这些供电路径都是由电源平面、走线、过孔以及滤波电容构成的,传输的电流比较小并且用电引脚(Pin)比较少的情况下,可以用比较粗的印刷电路板(PCB)走线进行连接,但是传输的电流比较大并且用电Pin比较多的情况下,一般使用电源平面进行电流传输,如图2所示。电源走线10用于为电流较小的电源Pin供电。锡球焊盘(Bal1 pad)7用于连接基板3和主板,用电主体即晶片1(Die)和基板3通过凸点(Bump)2和Ball pad连接,11是供电电源输入口。滤波电容9正极接电源平面4,负极接GND,通过一定容值的电容对电源进行滤波。
设置滤波电容的方式例如包括将滤波电容放置于基板或者主板表面,然后经由过孔和内层电源实现连接。具体地,参考图2和图3,图3是图2中提供的电源供电系统的侧视图。图3中,Die 1与基板3通过Bump 2连接,第一电源层4和第一接地层6经由过孔8连接到滤波电容9,基板3通过Ball Pad 7与Ball 5连接。
设置滤波电容的方式例如还包括将滤波电容通过埋容加工工艺将电容放置于内层,然后经由过孔和内层电源实现连接,如图4所示。与图3的区别是,图4的滤波电容不在基板表面上,而是置于内层。
然而,图3的上述方案存在以下缺点,一是电容放置于基板或者主板表面,占用了一定的空间,影响其他器件摆放;二是经由过孔和内层电源连接,为了避免干扰,过孔区域基本不能传输高速信号,因此高速信号的走线空间会被过孔连接压缩。而图4的上述方案缺点是加工工艺复杂,埋容设计仅适用于具有足够厚度的主板,而基板由于增层(Build up层)较薄而无法实现埋容设计,只能在芯层(Core层)进行埋容,但是受限于加工工艺,埋容的数量和电容值很难满足电源平面的滤波要求,并且加工成本会随之增加,因此基板埋容技术目前没有实现大规模的广泛应用。
为了应对上述问题或其他问题,本发明提供了一种用于提供电源滤波电容的方法和装置,在基板叠层中增加多个电源层和GND层,直接形成电容结构,以此增加多个电容平面,从而增大电源平面的滤波电容,也可以直接将制成的电容结构通过埋容技术埋入基板叠层中,以实现增大电源滤波电容的目的。
本发明首先提供了一种用于提供电源滤波电容的基板。图5和图6分别示出了应用根据本发明所述的用于提供电源滤波电容的方案前后的基板叠层示意图。在图5设计的基板设计方案中,叠层的分布示例包括多个层1、2、3和4,可以减小整个基板的翘曲(warpage)。
在上述基板设计的基础上,本发明的基板叠层的组成部分如图6所示。在第一电源层3和第一接地层4的介质层中设置第二电源层7和第二接地层8。将第一电源层3和第二电源层7通过一个或多个过孔5电连接,将第一接地层4和第二接地层8通过一个或多个过孔5电连接。由此,第一电源层3和第二电源层7及其中间的介质层构成一层薄的芯层,第一接地层4和8及其中间的介质层构成另一层薄的芯层。两层薄的芯层组成的组合芯层6。
在两层薄的芯层之间,即第二电源层7和第二接地层8之间填充有第三介质层m3,实现薄芯层的连接。所述第二电源层7和第二接地层8可以是铜,第二电源层7和第二接地层8以及中间的介质层构成了新的芯层,也作为支撑层。
在一个优选实施例中,第三介质层m3的厚度大于第一介质层m1的厚度和第二介质层m2的厚度中的至少一个。类似于第二介质层,第三介质层m3的厚度越大,整个基板的翘曲将会越小。
由于第二电源层7经由过孔5与第一电源层3相连接,因此所述第二电源层7也作为第一电源层,类似于第一电源层3。即第一电源层3和第二电源层7的作用是相同的,并且可以形成同一个电源。例如,在一个芯片系统中,Die内不同的模块需要的电压是不同的,因此电源系统中会包含不同的电源,不同的电源所施加的电压可不相同。第一电源层3和第二电源层7例如施加的电压相同并且网络名相同,例如都是VDD_0.8V(如图7所示),这时可以认为第一电源层3和第二电源层7对应的电源是同一个电源。第一电源层及过孔的共同作用将电流从底层输送到表层Die用电处(如图4所示)。
所述第二接地层8经由过孔5与第一接地层4相连接。由于第一接地层4是GND层,因此第二接地层8也设置为GND层。基于上述结构,由于第二电源层7和第二接地层8分别经由过孔5与第一电源层和GND层相连接,因此第二电源层7和第二接地层8及其中间介质组成的芯层可以形成电源滤波电容。
可选地,也可以划分成多个不同的电源(如图8所示),例如在同一层中,可以配置多个电源平面。在这种情况下,第二电源层7被划分为多个分区,该多个分区分别经由过孔与第一电源层3电连接,以形成多个电源平面。如图8所示,多个电源平面的面积和电源电压各不相同,并且每个分区与所述第二接地层8分别形成相应的滤波电容。
电源平面的滤波电容值根据平行板电容器的计算公式(1)得到,根据不同的电源滤波要求,通过调整电源平面面积或者组合芯层厚度实现滤波电容值的设计目标。具体滤波电容值调整方案如下:
C=εA/d (1)
其中C是电容量,ε是介电常数,具体到本发明中,是指第二电源层7和第二接地层8之间的介电常数,A表示平行板电容器正对面积,即第一电源层的面积(GND是完整平面),d是平行板之间的距离,在本发明中表示第二电源层7和第二接地层8之间的介质厚度。
由公式(1)可以看出,电容值和介电常数ε及正对面积A成正比,和平行板距离成反比,因此,为了增大电源滤波电容,可以采取以下方式:
(1)增大介电常数ε。在该方案中,可以选择介电常数更大的介质材料;
(2)增大平行板正对面积A。本发明中可以通过将图6中第二电源层7的面积分配得尽量大。(参考图8,VDD_0.8V的面积比VDD_1.8V的面积更大),同时将图6中GND 8设置成整个完整的GND平面;
(3)减小平行板距离d,本发明中是使两个薄Core中间的介质层更薄。
作为一种可选的实施方式,在图5的基板设计的基础上,也可以将薄的芯材进行切割,通过埋容技术嵌入厚的芯材中,然后再经由过孔5实现第一电源层和芯层电源、第一GND层和芯层GND的连接。如图9所示,在第一电源层3和第一接地层4之间并列设置多个芯层9,每个芯层9通过一个或多个过孔5电连接到第一电源层3和第一接地层4,并包括第二电源子层10和第二接地子层11以及两者之间的介质层。多个第二电源子层10沿平行于第一电源层3的方向分段设置。多个第二电源子层11沿平行于第一电源层3的方向分段设置。
具体地,第一电源层3和第二电源子层10通过一个或多个过孔5电连接,第一接地层4和第二接地子层11通过一个或多个过孔5电连接。所述第二电源子层10和第二接地子层11可以是铜。由于第一电源层3和第一接地层4分别是第一电源层和GND层,而第二电源子层10和第二接地子层11分别经由过孔5与第一电源层3和第一接地层4相连接,因此每个芯层9均可以形成一个电源滤波子电容。
本发明还包括一种用于提供电源滤波电容的方法,即前述用于提供电源滤波电容的基板的制造方法。参见图10所示的用于提供电源滤波电容的方法的流程图,具体步骤包括:
步骤S101,依次设置平面层、信号层、第一电源层和第一接地层,在所述平面层和所述信号层之间设置第一介质层,并在所述第一电源层和所述第一接地层之间设置第二介质层。
图5和图6的叠层的分布示例包括多个层1、2、3和4。层1为平面(Plane)层,分配为电源或者GND层。层2为信号层。层3是第一电源层,层4是第一GND层。可以设置多组平面层1和信号层2,每组之间填充的是介质层,第一电源层3和第一接地层4之间也填充有介质层。该介质层例如可以是玻璃纤维。层1、2、3和4例如可以是金属层。平面层1和信号层2之间的第一介质层m1的厚度可以小于第一电源层3和第一接地层4之间的第二介质层m2的厚度。
步骤S102,在第二介质层中设置第二电源层和第二接地层,将所述第一电源层和所述第二电源层经由过孔电连接,并将所述第一接地层和所述第二接地层经由过孔电连接;所述第二电源层和所述第二接地层之间设置有第三介质层,以使所述第二电源层、所述第二接地层和所述第三介质层共同形成所述第一电源层和所述第一接地层之间的电源滤波电容。
如图6所示,在第一电源层3和第一接地层4的介质层中设置第二电源层7和第二接地层8。将第一电源层3和第二电源层7通过一个或多个过孔5电连接,将第一接地层4和第二接地层8通过一个或多个过孔5电连接。第一电源层3和第二电源层7及其中间的介质层构成一层薄的芯层,第一接地层4和8及其中间的介质层构成另一层薄的芯层。两层薄的芯层组成的组合芯层6。
在两层薄的芯层之间,即第二电源层7和第二接地层8之间也填充有介质层,实现薄芯层的连接。所述第二电源层7和第二接地层8可以是铜,第二电源层7和第二接地层8以及中间的介质层构成了新的芯层,也作为支撑层。
由于第二电源层7和第二接地层8分别经由过孔5与第一电源层和第一GND层相连接,因此第二电源层7和第二接地层8及其中间介质组成的芯层可以形成电源滤波电容。
根据电容的计算公式(1),类似地,通过改变介电常数ε、平行板正对面积A和平行板距离d,可以调整该电源滤波电容的电容值。
可选地,如图8所示,同一基板上也可以划分成多个不同的电源,例如在同一层中,可以配置多个电源平面。在这种情况下,所述方法进一步包括:
将第二电源层7划分为多个分区,将该多个分区分别经由过孔与第一电源层3电连接,以形成多个电源平面。其中多个电源平面的面积和电源电压各不相同,使得每个分区与所述第二接地层8分别形成相应的滤波电容。
作为一种可选的实施方式,在图5的基板设计的基础上,也可以将薄的芯材进行切割,通过埋容技术嵌入厚的芯材中,然后再经由过孔5实现第一电源层和芯层电源、第一GND层和芯层GND的连接,如图9所示。参见图11-图15的埋容工艺示意图,所述步骤S102进一步包括:
步骤S121,在所述第二介质层中设置多个第二电源层和多个第二接地层,每个第二电源层、第二接地层以及相应的第三介质层组成芯层。
图9中,在第一电源层3和第一接地层4之间并列设置多个芯层9,每个芯层可以是图6中新形成的滤波电容按照电源的电容值要求切割而成的不同面积大小的一部分。所述芯层包括第二电源子层10和第二电源子层11以及两者之间的介质层。多个第二电源子层10沿平行于第一电源层3分段设置。多个第二电源子层11沿平行于第一电源层3分段设置。图11示出了切割形成的4个芯层。
步骤S122,将所述多个芯层经由过孔分别电连接到所述第一电源层和所述第一接地层,其中,所述第一电源层和每个第二电源层经由过孔电连接,所述第一接地层和每个第二接地层经由过孔电连接,使每个芯层形成一个电源滤波电容。
将每个芯层通过一个或多个过孔5电连接到第一电源层3和第一接地层4。具体地,从第一电源层3和第一接地层4之间的介质层中挖开多个空腔,将切割后的芯层埋入第一电源层3和第一接地层4之间的介质层中。将埋入的芯层周围填充以与原介质层相同的介质,然后将挖开的缺口镀铜处理。将第一电源层3和第二电源子层10通过一个或多个过孔5电连接,并将第一接地层4和第二接地子层11通过一个或多个过孔5电连接,从而形成图9所示的基板叠层。
所述第二电源子层10和第二接地子层11可以是铜。由于第一电源层3和第一接地层4分别是第一电源层和GND层,而第二电源子层10和第二接地子层11分别经由过孔5与第一电源层3和第一接地层4相连接,因此每个芯层9均可以形成一个电源滤波子电容。
可以看出,本发明提供的用于提供电源滤波电容的方法和装置,与技术相比,具备以下优点:
本发明的用于提供电源滤波电容的方法和装置,使用芯层组合实现电源的滤波电容,使得基板表层不再设置电容,节省了基板表层空间,同时也减少了对高速信号的影响。由于芯层面积比较大,因此可以通过调整电源层和接地层的面积或者间距来实现不同的电容值,实现可缩放的电容滤波效果。
上文描述了本发明实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种变更与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种基板,包括平面层、信号层、第一电源层和第一接地层,所述平面层和所述信号层之间具有第一介质层,所述第一电源层和所述第一接地层之间具有第二介质层,其特征在于,所述第二介质层中还设置有第二电源层和第二接地层,所述第一电源层和所述第二电源层经由过孔电连接,所述第一接地层和所述第二接地层经由过孔电连接,所述第二电源层和所述第二接地层之间设置有第三介质层,其中,所述第二电源层、所述第二接地层和所述第三介质层构成滤波电容。
2.根据权利要求1所述的基板,其特征在于,所述第一介质层的厚度小于所述第二介质层的厚度。
3.根据权利要求1所述的基板,其特征在于,所述第二电源层被划分为多个分区,所述多个分区分别经由过孔与所述第一电源层电连接,以形成多个电源平面,所述多个电源平面具有各自独立的面积和电源电压,并且每个分区与所述第二接地层分别形成各自独立的滤波电容。
4.根据权利要求1所述的基板,其特征在于,所述第二电源层包括多个沿平行于所述第一电源层分段设置的第二电源子层,其中,所述第二电源子层与所述第一电源层经由过孔连接。
5.根据权利要求1所述的基板,其特征在于,所述第二接地层包括多个沿平行于所述第一电源层分段设置的第二接地子层,其中,所述第二接地子层与所述第一接地层经由过孔连接。
6.根据权利要求1所述的基板,所述第二电源层包括多个沿平行于所述第一电源层分段设置的第二电源子层,所述第二接地层包括多个沿平行于所述第一电源层分段设置的第二接地子层,所述第二电源子层与所述第一电源层经由过孔连接,所述第二接地子层与所述第一接地层经由过孔连接,
其中,所述第二电源子层、所述第二接地子层和所述第三介质层构成所述滤波电容中的各个滤波子电容。
7.根据权利要求4-6中任一项所述的基板,所述第三介质层的厚度大于所述第一介质层的厚度和所述第二介质层的厚度中的至少一个。
8.一种用于提供电源滤波电容的方法,其特征在于,包括:
依次设置平面层、信号层、第一电源层和第一接地层;
在所述平面层和所述信号层之间设置第一介质层,并在所述第一电源层和所述第一接地层之间设置第二介质层;
在所述第二介质层中设置第二电源层和第二接地层,
将所述第一电源层和所述第二电源层经由过孔电连接,并将所述第一接地层和所述第二接地层经由过孔电连接;
其中所述第二电源层和所述第二接地层之间设置有第三介质层,以使所述第二电源层、所述第二接地层和所述第三介质层构成滤波电容。
9.根据权利要求8所述的用于提供电源滤波电容的方法,其特征在于,所述第三介质层的厚度大于所述第一介质层的厚度和所述第二介质层的厚度中的至少一个。
10.根据权利要求8所述的用于提供电源滤波电容的方法,其特征在于,进一步包括:
通过改变所述第二电源层和所述第二接地层的正对面积,或改变所述第三介质层的厚度,来调整所述电源滤波电容的电容值。
11.根据权利要求8所述的用于提供电源滤波电容的方法,其特征在于,还包括:
将所述第二电源层划分为多个分区,将所述多个分区分别经由过孔与所述第一电源层电连接,以形成多个电源平面,所述多个电源平面具有各自独立的面积和电源电压,并且每个分区与所述第二接地层分别形成各自独立的滤波电容。
12.根据权利要求8所述的用于提供电源滤波电容的方法,其特征在于,所述在所述第二介质层中设置第二电源层和第二接地层,将所述第一电源层和所述第二电源层经由过孔电连接,并将所述第一接地层和所述第二接地层经由过孔电连接,进一步包括:
在所述第二介质层中设置多个第二电源层和多个第二接地层,每个第二电源层、第二接地层以及相应的第三介质层组成芯层;
将所述多个芯层经由过孔分别电连接到所述第一电源层和所述第一接地层,其中,将所述第一电源层和每个第二电源层经由过孔电连接,并将所述第一接地层和每个第二接地层经由过孔电连接,使每个芯层形成一个滤波子电容。
CN202311310741.5A 2023-10-10 2023-10-10 一种用于提供电源滤波电容的方法和装置 Pending CN117355206A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311310741.5A CN117355206A (zh) 2023-10-10 2023-10-10 一种用于提供电源滤波电容的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311310741.5A CN117355206A (zh) 2023-10-10 2023-10-10 一种用于提供电源滤波电容的方法和装置

Publications (1)

Publication Number Publication Date
CN117355206A true CN117355206A (zh) 2024-01-05

Family

ID=89358900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311310741.5A Pending CN117355206A (zh) 2023-10-10 2023-10-10 一种用于提供电源滤波电容的方法和装置

Country Status (1)

Country Link
CN (1) CN117355206A (zh)

Similar Documents

Publication Publication Date Title
US6395996B1 (en) Multi-layered substrate with a built-in capacitor design
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US8094429B2 (en) Multilayer capacitors and methods for making the same
US7889509B2 (en) Ceramic capacitor
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
CN104205268B (zh) 三维无源多器件结构
US7781889B2 (en) Shielded via
CN1925721B (zh) 布线基板、陶瓷电容器
US9839132B2 (en) Component-embedded substrate
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
CN106663670A (zh) 包括嵌入式电容器的封装基板
TW200306141A (en) Reconfigurable multilayer printed circuit board
US20150325375A1 (en) Embedded package substrate capacitor with configurable/controllable equivalent series resistance
JP2023514055A (ja) 部品パッドに結合されたコンデンサを含む電力分配ネットワークを備えた電子システム
US20200126879A1 (en) Surface Mounted Device in Cavity
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN117355206A (zh) 一种用于提供电源滤波电容的方法和装置
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US8848386B2 (en) Electronic circuit
TW200529727A (en) Wiring structure for improving wiring response
CN115881715B (zh) 一种基于厚薄膜电路基板的lange电桥及其制备方法
US20050168913A1 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN220627803U (zh) 半导体封装结构以及包括其的芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination