CN117349215A - 一种扩展单元的超高速串行通信方法及系统 - Google Patents
一种扩展单元的超高速串行通信方法及系统 Download PDFInfo
- Publication number
- CN117349215A CN117349215A CN202311121436.1A CN202311121436A CN117349215A CN 117349215 A CN117349215 A CN 117349215A CN 202311121436 A CN202311121436 A CN 202311121436A CN 117349215 A CN117349215 A CN 117349215A
- Authority
- CN
- China
- Prior art keywords
- slave
- data
- host
- serial communication
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 14
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 238000004590 computer program Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000004075 alteration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及一种扩展单元的超高速串行通信方法及系统,该串行通信方法包括:将主机的各个扩展单元作为该主机的从机并设置各个从机的唯一的id号,将主机和各个从机通过lvds按照id号进行依次串联建立通信链路;主机基于id号以及通信链路与指定的从机进行数据的发送和接收;设计了基于LVDS信号传输的超高速协议,LVDS信号能够建立超高传输的硬件通道,再基于cpld实现解码,能够实现建立超高传输的软件通道;通讯的速率取决于通信的总线速度,LVDS最大可以达到400M,从而实现超高速数据传输。
Description
技术领域
本发明涉及可编程逻辑控制或运动控制领域,尤其涉及一种扩展单元的超高速串行通信方法及系统。
背景技术
在通用可编程控制器中,扩展单元的必不可少的,传统的主机与扩展单元之间的连接采用的是485或者can总线来挂载系统,受限于这些总线接口的速率影响,传输的最大速率不超过2M。
而随着扩展单元需求的种类以及性能的需求,总线的速率要求越来越高。
发明内容
本发明针对现有技术中存在的技术问题,提供一种扩展单元的超高速串行通信方法及系统,设计了基于LVDS信号传输的超高速协议,通过lvds信号,组合成ebus网络,实现多个单元的识别和数据传输,理论最大速率400M,大大超出之前的速度。
根据本发明的第一方面,提供了一种扩展单元的超高速串行通信方法,包括:
步骤1,将主机的各个扩展单元作为该主机的从机并设置各个所述从机的唯一的id号,将所述主机和各个所述从机通过lvds按照id号进行依次串联建立通信链路;
步骤2,所述主机基于所述id号以及所述通信链路与指定的所述从机进行数据的发送和接收。
在上述技术方案的基础上,本发明还可以作出如下改进。
可选的,所述主机与各个所述从机之间基于LVDS的扩展单元接口连接后,使所述通信链路组成ebus总线,所述主机与各个所述从机之间的连接识别通过cpld来实现。
可选的,所述主机与各个所述从机之间数据传输的过程中,采用cpld对传输的数据进行解码。
可选的,所述步骤2中所述主机将数据发送给指定id号为m的从机m的过程包括:
步骤201,所述主机发送携带有id号为m的数据包给从机1;
步骤202,从机1利用cpld的特性,将所述数据包透传给从机2;
步骤203,从机2~从机m-1依次透传将所述数据包发送给从机m。
可选的,所述步骤2中所述主机将数据发送给指定id号为m的从机的过程中,任一所述从机接收到所述数据包后检测所述数据包中的携带的id号是否为自身的id号:
从机2到从机m-1检测到携带的id号m不是自身的id号时,将所述数据包透传给下一个从机;
从机m检测到携带的id号m是自身的id号时,将数据保存处理后,返回处理后的数据。
可选的,所述步骤2中所述从机m返回处理后的数据的过程包括:
步骤204,从机m返回处理后的数据给从机m-1,从机m-1到从机1依次透传后将所述数据包发送给主机,从而完成一个通信回环周期。
根据本发明的第二方面,提供一种扩展单元的超高速串行通信系统,包括:主机以及表示所述主机的各个扩展单元的各个从机;各个所述从机设置有唯一的id号;
所述主机和各个所述从机通过lvds按照id号进行依次串联建立通信链路;所述主机基于所述id号以及所述通信链路与指定的所述从机进行数据的发送和接收。
根据本发明的第三方面,提供了一种电子设备,包括存储器、处理器,所述处理器用于执行存储器中存储的计算机管理类程序时实现扩展单元的超高速串行通信方法的步骤。
根据本发明的第四方面,提供了一种计算机可读存储介质,其上存储有计算机管理类程序,所述计算机管理类程序被处理器执行时实现扩展单元的超高速串行通信方法的步骤。
本发明提供的一种扩展单元的超高速串行通信方法、系统、电子设备及存储介质,设计了基于LVDS信号传输的超高速协议,LVDS信号能够建立超高传输的硬件通道,再基于cpld实现解码,能够实现建立超高传输的软件通道;通讯的速率取决于通信的总线速度,LVDS最大可以达到400M,从而实现超高速数据传输。
附图说明
图1为本发明提供的一种扩展单元的超高速串行通信系统的结构框图;
图2为本发明提供的一种可能的电子设备的硬件结构示意图;
图3为本发明提供的一种可能的计算机可读存储介质的硬件结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
本发明提供了一种扩展单元的超高速串行通信方法,包括:
步骤1,将主机的各个扩展单元作为该主机的从机并设置各个从机的唯一的id号,将主机和各个从机通过lvds(Low Voltage Differential Signaling,低电压差分信号)按照id号进行依次串联建立通信链路。
具体实施中,主机连接从机1,从机1连接从机2,从机2连接从机3依次类推。
步骤2,主机基于id号以及通信链路与指定的从机进行数据的发送和接收。通过主机发送的毫无延时到达从机,从机毫无延时的返回给主机,从而实现高速的数据传输。
本发明提供了一种扩展单元的超高速串行通信方法,设计了基于LVDS信号传输的超高速协议,通过lvds信号,组合成ebus网络,实现多个单元的识别和数据传输,理论最大速率400M,大大超出之前的速度。
实施例1
本发明提供的实施例1为本发明提供的一种扩展单元的超高速串行通信方法的实施例,结合图2可知,该串行通信方法的实施例包括:
步骤1,将主机的各个扩展单元作为该主机的从机并设置各个从机的唯一的id号,将主机和各个从机通过lvds按照id号进行依次串联建立通信链路。
在一种可能的实施例方式中,主机与各个从机之间基于LVDS的扩展单元接口连接后,使通信链路组成ebus总线,主机与各个从机之间的连接识别通过cpld来实现。
EBUS是LVDS标准定义的数据传输标准,可以直接连接ESC芯片,不需要额外的物理层芯片,从而避免了物理层的附加传输延时,一个端口的传输延时约为100ns。
在一种可能的实施例方式中,主机与各个从机之间数据传输的过程中,采用cpld对传输的数据进行解码。
步骤2,主机基于id号以及通信链路与指定的从机进行数据的发送和接收。
在一种可能的实施例方式中,步骤2中主机将数据发送给指定id号为m的从机m的过程包括:
步骤201,主机发送携带有id号为m的数据包给从机1。
步骤202,从机1利用cpld的特性,将数据包透传给从机2。
步骤203,从机2~从机m-1依次透传将数据包发送给从机m,从而达到毫无延迟的从主机到达各个从机。
在一种可能的实施例方式中,步骤2中主机将数据发送给指定id号为m的从机的过程中,任一从机接收到数据包后检测数据包中的携带的id号是否为自身的id号:
从机2到从机m-1检测到携带的id号m不是自身的id号时,将数据包透传给下一个从机。
从机m检测到携带的id号m是自身的id号时,将数据保存处理后,返回处理后的数据。
在一种可能的实施例方式中,步骤2中从机m返回处理后的数据的过程包括:
步骤204,从机m返回处理后的数据给从机m-1,从机m-1到从机1依次透传后将数据包发送给主机,从而完成一个通信回环周期.
返回数据需要经过它所之前的从机,那么从机的接收到返回的数据,立即透传出去,从而也能够毫无延时的传输给主机。
实施例2
本发明提供的实施例2为本发明提供的一种扩展单元的超高速串行通信系统的实施例,图1为本发明实施例提供的一种扩展单元的超高速串行通信系统结构图,结合图1可知,该串行通信系统的实施例包括:主机以及表示主机的各个扩展单元的各个从机;各个从机设置有唯一的id号。
主机和各个从机通过lvds按照id号进行依次串联建立通信链路;主机基于id号以及通信链路与指定的从机进行数据的发送和接收。
可以理解的是,本发明提供的一种扩展单元的超高速串行通信系统与前述各实施例提供的扩展单元的超高速串行通信方法相对应,扩展单元的超高速串行通信系统的相关技术特征可参考扩展单元的超高速串行通信方法的相关技术特征,在此不再赘述。
请参阅图2,图2为本发明实施例提供的电子设备的实施例示意图。如图2所示,本发明实施例提了一种电子设备,包括存储器1310、处理器1320及存储在存储器1310上并可在处理器1320上运行的计算机程序1311,处理器1320执行计算机程序1311时实现以下步骤:将主机的各个扩展单元作为该主机的从机并设置各个从机的唯一的id号,将主机和各个从机通过lvds按照id号进行依次串联建立通信链路;主机基于id号以及通信链路与指定的从机进行数据的发送和接收。
请参阅图3,图3为本发明提供的一种计算机可读存储介质的实施例示意图。如图3所示,本实施例提供了一种计算机可读存储介质1400,其上存储有计算机程序1411,该计算机程序1411被处理器执行时实现如下步骤:将主机的各个扩展单元作为该主机的从机并设置各个从机的唯一的id号,将主机和各个从机通过lvds按照id号进行依次串联建立通信链路;主机基于id号以及通信链路与指定的从机进行数据的发送和接收。
本发明实施例提供的一种扩展单元的超高速串行通信方法、系统、电子设备及存储介质,设计了基于LVDS信号传输的超高速协议,LVDS信号能够建立超高传输的硬件通道,再基于cpld实现解码,能够实现建立超高传输的软件通道;通讯的速率取决于通信的总线速度,LVDS最大可以达到400M,从而实现超高速数据传输。
需要说明的是,在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式计算机或者其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种扩展单元的超高速串行通信方法,其特征在于,所述串行通信方法包括:
步骤1,将主机的各个扩展单元作为该主机的从机并设置各个所述从机的唯一的id号,将所述主机和各个所述从机通过lvds按照id号进行依次串联建立通信链路;
步骤2,所述主机基于所述id号以及所述通信链路与指定的所述从机进行数据的发送和接收。
2.根据权利要求1所述的串行通信方法,其特征在于,所述主机与各个所述从机之间基于LVDS的扩展单元接口连接后,使所述通信链路组成ebus总线,所述主机与各个所述从机之间的连接识别通过cpld来实现。
3.根据权利要求1所述的串行通信方法,其特征在于,所述主机与各个所述从机之间数据传输的过程中,采用cpld对传输的数据进行解码。
4.根据权利要求1所述的串行通信方法,其特征在于,所述步骤2中所述主机将数据发送给指定id号为m的从机m的过程包括:
步骤201,所述主机发送携带有id号为m的数据包给从机1;
步骤202,从机1利用cpld的特性,将所述数据包透传给从机2;
步骤203,从机2~从机m-1依次透传将所述数据包发送给从机m。
5.根据权利要求4所述的串行通信方法,其特征在于,所述步骤2中所述主机将数据发送给指定id号为m的从机的过程中,任一所述从机接收到所述数据包后检测所述数据包中的携带的id号是否为自身的id号:
从机2到从机m-1检测到携带的id号m不是自身的id号时,将所述数据包透传给下一个从机;
从机m检测到携带的id号m是自身的id号时,将数据保存处理后,返回处理后的数据。
6.根据权利要求5所述的串行通信方法,其特征在于,所述步骤2中所述从机m返回处理后的数据的过程包括:
步骤204,从机m返回处理后的数据给从机m-1,从机m-1到从机1依次透传后将所述数据包发送给主机,从而完成一个通信回环周期。
7.一种扩展单元的超高速串行通信系统,其特征在于,所述串行通信系统包括:主机以及表示所述主机的各个扩展单元的各个从机;各个所述从机设置有唯一的id号;
所述主机和各个所述从机通过lvds按照id号进行依次串联建立通信链路;所述主机基于所述id号以及所述通信链路与指定的所述从机进行数据的发送和接收。
8.一种电子设备,其特征在于,包括存储器、处理器,所述处理器用于执行存储器中存储的计算机管理类程序时实现如权利要求1-6任一项所述的扩展单元的超高速串行通信方法的步骤。
9.一种计算机可读存储介质,其特征在于,其上存储有计算机管理类程序,所述计算机管理类程序被处理器执行时实现如权利要求1-6任一项所述的扩展单元的超高速串行通信方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311121436.1A CN117349215A (zh) | 2023-08-31 | 2023-08-31 | 一种扩展单元的超高速串行通信方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311121436.1A CN117349215A (zh) | 2023-08-31 | 2023-08-31 | 一种扩展单元的超高速串行通信方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117349215A true CN117349215A (zh) | 2024-01-05 |
Family
ID=89356449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311121436.1A Pending CN117349215A (zh) | 2023-08-31 | 2023-08-31 | 一种扩展单元的超高速串行通信方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117349215A (zh) |
-
2023
- 2023-08-31 CN CN202311121436.1A patent/CN117349215A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2012238883B2 (en) | Method and apparatus for adapting the data transmission security in a serial bus system | |
CN103490966A (zh) | 一种双冗余can总线数据接收处理方法 | |
CN103218331A (zh) | 采用同步模式切换及帧优先级自动调整的总线装置及方法 | |
EP2928108B1 (en) | System, method and apparatus for multi-lane auto-negotiation over reduced lane media | |
US10331610B2 (en) | UART with automated protocols | |
CN102946294A (zh) | 一种高速串行通信通道之间去偏差的方法 | |
US10162777B2 (en) | Transmission unit with checking function | |
CN117349215A (zh) | 一种扩展单元的超高速串行通信方法及系统 | |
CN106716392A (zh) | 用于串行通信的栈定时调整 | |
CN106506118B (zh) | Usxgmii多通道ipg精确补偿的方法及系统 | |
CN106788916B (zh) | 用于总线的数据传输方法及数据传输装置 | |
CN113595845B (zh) | 一种环网通信实现方法 | |
CN113904762A (zh) | 一种带环形缓冲区的全双工485总线通信系统及方法 | |
CN109324994B (zh) | 一种芯片互连方法及系统 | |
CN104750021A (zh) | 数值控制系统 | |
EP3082298B1 (en) | Slave device and method for controlling the same | |
CN104333771A (zh) | 视频流的同步控制方法和装置 | |
CN114443551B (zh) | 一种单线路实现i2c通信的方法、系统、设备以及介质 | |
WO2019117960A1 (en) | Actuation of data transmission lanes between states | |
EP4277216A1 (en) | Ethernet transceiver coding module | |
US20240097947A1 (en) | Data interface equalization adjustment method and apparatus, device, and storage medium | |
KR102456630B1 (ko) | 차량용 제어기 및 그 데이터 전송 제어방법 | |
WO2015117502A1 (zh) | 报文收发方法及装置、通道单元及通信设备 | |
CN116886461A (zh) | 一种提高通信效率的基于can总线的通讯协议方法 | |
CN104881392A (zh) | 一种多路复用的rs485电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |