CN114443551B - 一种单线路实现i2c通信的方法、系统、设备以及介质 - Google Patents

一种单线路实现i2c通信的方法、系统、设备以及介质 Download PDF

Info

Publication number
CN114443551B
CN114443551B CN202111605650.5A CN202111605650A CN114443551B CN 114443551 B CN114443551 B CN 114443551B CN 202111605650 A CN202111605650 A CN 202111605650A CN 114443551 B CN114443551 B CN 114443551B
Authority
CN
China
Prior art keywords
slave device
master device
baud rate
response
square wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111605650.5A
Other languages
English (en)
Other versions
CN114443551A (zh
Inventor
王宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111605650.5A priority Critical patent/CN114443551B/zh
Publication of CN114443551A publication Critical patent/CN114443551A/zh
Application granted granted Critical
Publication of CN114443551B publication Critical patent/CN114443551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种单线路实现I2C通信的方法，包括以下步骤：主器件向从器件基于当前波特率发送标识位；响应于主器件在预设时间段后未接收到从器件返回的标识位，向从器件发送预设个数的高电平；响应于从器件接收到预设个数的高电平，配置为中断输入状态；利用主器件向处于中断输入状态的从器件发送方波信号；从器件根据方波信号的占空比计算波特率并基于计算得到的波特率向主器件发送标识位以通过主器件频率配置完成，进而进行后续数据通信。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对scl的依赖性，并且节约了通信资源。

Description

一种单线路实现I2C通信的方法、系统、设备以及介质
技术领域
本发明涉及I2C领域，具体涉及一种单线路实现I2C通信的方法、系统、设备以及存储介质。
背景技术
I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。
主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下.主机负责产生定时时钟和终止数据传送。
对于I2C通信，首先要发送起始条件，要结束通信，要发送一个停止条件，通信时如果不希望其他主机进来打断我，可以选择不发送停止条件，或者可以多次发送起始条件完成多段通信，避免其他主机把总线抢走，这种通信方式决定了I2C实际是半双工通信方式而无法实现全双工通信。
I2C协议对数据的采样发生在SCL高电平期间，除了起始和停止信号，在数据传输期间，SCL为高电平时，SDA必须保持稳定，不允许改变，在SCL低电平时才可以进行变化，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种单线路实现I2C通信的方法，包括以下步骤：
主器件向从器件基于当前波特率发送标识位；
响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
在一些实施例中，还包括：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态，进一步包括：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，其特征在于，所述从器件根据所述方波信号的占空比计算波特率，进一步包括：
根据所述计时器的计时计算所述方波信号的占空比。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种单线路实现I2C通信的系统，包括：
第一发送模块，配置为使主器件向从器件基于当前波特率发送标识位；
第二发送模块，配置为响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
模式更改模块，配置为响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
第三发送模块，配置为利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
计算模块，配置为所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
在一些实施例中，还包括接收模块，配置为：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，模式更改模块还配置为：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，计算模块还配置为：
根据所述计时器的计时计算所述方波信号的占空比。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如上所述的任一种单线路实现I2C通信的方法的步骤。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行如上所述的任一种单线路实现I2C通信的方法的步骤。
本发明具有以下有益技术效果之一：本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对scl的依赖性，并且节约了通信资源，大大提高了I2C协议的实用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的单线路实现I2C通信的方法的流程示意图；
图2为本发明的实施例提供的方波信号示意图；
图3为本发明的实施例提供的单线路实现I2C通信的系统的结构示意图；
图4为本发明的实施例提供的计算机设备的结构示意图；
图5为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种单线路实现I2C通信的方法，如图1所示，其可以包括步骤：
S1，主器件向从器件基于当前波特率发送标识位；
S2，响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
S3，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
S4，利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
S5，所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
由于I2C是同步半双工通信，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系，本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对scl的依赖性，并且节约了通信资源，大大提高了I2C协议的实用性。
在一些实施例中，还包括：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态，进一步包括：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，其特征在于，所述从器件根据所述方波信号的占空比计算波特率，进一步包括：
根据所述计时器的计时计算所述方波信号的占空比。
具体的，当通信开始时，master端发送起始信号。master端在起始信号后，会在当前波特率的前提下发送一个0xff，如果slave端波特率和master端一样则发送一个0xff，这样就可以通信了；如果slave端识别不是0xff，则丢弃这一帧，master端在超时后，会重新发起配置频率过程，由于i2c的最低波特率为100kbit/s，所以要维持两个100us的高电平，slave端接收到两个100us高电平后，将模式配置为中断输入状态，并启用计时器，为下面的波特率同步做准备。
接着，master端发出需要通信的频率，例如可以发送一个如图2所示的方波信号，slave端在接收到频率信号后会按照占空比计算出通信频率，然后设置波特率，并且发送一个0xff信号给master端，告诉master端slave端的频率已配置完成。
这样，当频率初始化完毕后，master端和slave端可以正常在SDA线路上收发数据，此时在使用i2c协议通信时，就可以使用单线实现i2c的数据通信了。
需要说明的是，上述过程中主从器件之间的交互均是通过单线完成的。
由于I2C是同步半双工通信，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系，本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对scl的依赖性，并且节约了通信资源，大大提高了i2c协议的实用性。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种单线路实现I2C通信的系统400，如图3所示，包括：
第一发送模块401，配置为使主器件向从器件基于当前波特率发送标识位；
第二发送模块402，配置为响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
模式更改模块403，配置为响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
第三发送模块404，配置为利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
计算模块405，配置为所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
在一些实施例中，还包括接收模块，配置为：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，模式更改模块403还配置为：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，计算模块405还配置为：
根据所述计时器的计时计算所述方波信号的占空比。
由于I2C是同步半双工通信，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系，本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对scl的依赖性，并且节约了通信资源，大大提高了i2c协议的实用性。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行以下步骤：
主器件向从器件基于当前波特率发送标识位；
响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
在一些实施例中，还包括：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态，进一步包括：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，其特征在于，所述从器件根据所述方波信号的占空比计算波特率，进一步包括：
根据所述计时器的计时计算所述方波信号的占空比。
由于I2C是同步半双工通信，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系，本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对SCL的依赖性，并且节约了通信资源，大大提高了I2C协议的实用性。
基于同一发明构思，根据本发明的另一个方面，如图5所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序指令610，计算机程序指令610被处理器执行时执行以下步骤：
主器件向从器件基于当前波特率发送标识位；
响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
在一些实施例中，还包括：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
在一些实施例中，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态，进一步包括：
响应于所述从器件处于中断输入状态，启用计时器。
在一些实施例中，其特征在于，所述从器件根据所述方波信号的占空比计算波特率，进一步包括：
根据所述计时器的计时计算所述方波信号的占空比。
由于I2C是同步半双工通信，这就导致了双线I2C对SDA信号对SCL的信号要求严格一致性，产生严重的依赖关系，本发明提出的方案通过对主器件和从器件之间的波特率的同步，实现单线即可完成主从器件之间的数据通信，解决了对SCL的依赖性，并且节约了通信资源，大大提高了I2C协议的实用性。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种单线路实现I2C通信的方法，其特征在于，包括以下步骤：
主器件向从器件基于当前波特率发送标识位；
响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
2.如权利要求1所述的方法，其特征在于，还包括：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
3.如权利要求1所述的方法，其特征在于，响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态，进一步包括：
响应于所述从器件处于中断输入状态，启用计时器。
4.如权利要求3所述的方法，其特征在于，所述从器件根据所述方波信号的占空比计算波特率，进一步包括：
根据所述计时器的计时计算所述方波信号的占空比。
5.一种单线路实现I2C通信的系统，其特征在于，包括：
第一发送模块，配置为使主器件向从器件基于当前波特率发送标识位；
第二发送模块，配置为响应于所述主器件在预设时间段后未接收到所述从器件返回的所述标识位，向所述从器件发送预设个数的高电平；
模式更改模块，配置为响应于所述从器件接收到所述预设个数的高电平，配置为中断输入状态；
第三发送模块，配置为利用所述主器件向处于中断输入状态的所述从器件发送方波信号；
计算模块，配置为所述从器件根据所述方波信号的占空比计算波特率并基于计算得到的波特率向所述主器件发送所述标识位以通过所述主器件频率配置完成，进而进行后续数据通信。
6.如权利要求5所述的系统，其特征在于，还包括接收模块，配置为：
响应于所述主器件在预设时间段内收到所述从器件返回的所述标识位，直接与所述从器件进行数据通信。
7.如权利要求5所述的系统，其特征在于，模式更改模块还配置为：
响应于所述从器件处于中断输入状态，启用计时器。
8.如权利要求7所述的系统，其特征在于，计算模块还配置为：
根据所述计时器的计时计算所述方波信号的占空比。
9.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-4任意一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-4任意一项所述的方法的步骤。
CN202111605650.5A 2021-12-25 2021-12-25 一种单线路实现i2c通信的方法、系统、设备以及介质 Active CN114443551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111605650.5A CN114443551B (zh) 2021-12-25 2021-12-25 一种单线路实现i2c通信的方法、系统、设备以及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111605650.5A CN114443551B (zh) 2021-12-25 2021-12-25 一种单线路实现i2c通信的方法、系统、设备以及介质

Publications (2)

Publication Number Publication Date
CN114443551A CN114443551A (zh) 2022-05-06
CN114443551B true CN114443551B (zh) 2023-07-14

Family

ID=81363793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111605650.5A Active CN114443551B (zh) 2021-12-25 2021-12-25 一种单线路实现i2c通信的方法、系统、设备以及介质

Country Status (1)

Country Link
CN (1) CN114443551B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109358256A (zh) * 2018-12-20 2019-02-19 上海欧秒电力监测设备有限公司 Rs485通讯中实现同步采样的避雷器在线监测系统
CN111694785A (zh) * 2020-05-20 2020-09-22 哈尔滨工业大学 反馈型的uart自适应波特率系统及自适应波特率方法
CN113609043A (zh) * 2021-06-20 2021-11-05 山东云海国创云计算装备产业创新中心有限公司 一种i2c主机的数据传输方法、装置、设备及可读介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050076924A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 양방향 통신이 가능한 ｉ2ｃ 통신시스템 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109358256A (zh) * 2018-12-20 2019-02-19 上海欧秒电力监测设备有限公司 Rs485通讯中实现同步采样的避雷器在线监测系统
CN111694785A (zh) * 2020-05-20 2020-09-22 哈尔滨工业大学 反馈型的uart自适应波特率系统及自适应波特率方法
CN113609043A (zh) * 2021-06-20 2021-11-05 山东云海国创云计算装备产业创新中心有限公司 一种i2c主机的数据传输方法、装置、设备及可读介质

Also Published As

Publication number Publication date
CN114443551A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN101626334B (zh) 通讯总线控制方法和装置
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
US9990330B2 (en) Simultaneous edge toggling immunity circuit for multi-mode bus
US11088868B2 (en) Method for communicating between a microcontroller and a transceiver component
CN111988106A (zh) 一种单线传输pps及tod信息的同步系统
CN114443551B (zh) 一种单线路实现i2c通信的方法、系统、设备以及介质
CN112269749B (zh) I2c通信系统
CN112817895B (zh) 一种基于gpio的通信方法
CN108476245B (zh) 建立端口连接的方法及端口芯片
CN108024350B (zh) 一种动态时间分配方法及装置
JP2010141819A (ja) 通信装置、通信方法および通信プログラム
WO2017000737A1 (zh) 一种传输校验方法、节点、系统与计算机存储介质
JP2008236217A (ja) ＦｌｅｘＲａｙネットワーク接続方法、ＦｌｅｘＲａｙネットワーク及びＦｌｅｘＲａｙネットワーク用電子制御ユニット
US10728064B2 (en) Interface circuit
CN114448594B (zh) 一种通信频率同步方法及系统
JP5958335B2 (ja) 通信ノード、及び通信システム
EP3618317A1 (en) Message sending method and message receiving method and apparatus
CN108040059A (zh) 数据传输方法及装置
CN117743222A (zh) 一种串口通信方法、系统、设备以及存储介质
EP3547617B1 (en) Modular ups system, and data transmission method for power devices
CN107329919A (zh) 单线通信方法及电子设备
CN112134771B (zh) 用于冰箱的半双工通信方法与冰箱
CN114253894A (zh) 一种基于i2c协议的全双工通信方法、装置及电子设备
CN114817116A (zh) 一种波特率同步方法、装置、设备及介质
CN113597012A (zh) 一种收发密集型窄带无线远距离通信的防冲突方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant