CN104333771A - 视频流的同步控制方法和装置 - Google Patents

Abstract

本发明公开了一种视频流的同步控制方法和装置。其中，视频流的同步控制方法包括：控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，主控制芯片和从控制芯片构成视频流的时序控制芯片；以及在主控制芯片和从控制芯片每完成一次行同步之后，主控制芯片和从控制芯片分别发送缓存的视频流的行数据至对应的显示单元。通过本发明，解决了现有技术中双控制芯片视频流难以同步的问题，进而达到了在高速传输视频流信号的基础上，既保证信号传输的完整性，又优化视频流显示效果。

Description

视频流的同步控制方法和装置

技术领域

本发明涉及视频传输领域，具体而言，涉及一种视频流的同步控制方法和装置。

背景技术

在大尺寸LCD显示屏中，视频时序控制芯片到屏左右两边驱动芯片的距离很大，导致时序控制芯片到屏左右两边驱动芯片的连线很长，从而影响高速传输信号的完整性。基于以上情况，目前大尺寸显示屏一般都采用两颗时序控制芯片来控制一个屏幕的策略，就是左右两颗芯片各控制一半的显示屏，不过左右两颗芯片各控制一半的显示屏的策略，存在两颗时序控制芯片视频流难以同步的问题。

针对相关技术中双控制芯片视频流难以同步的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种视频流的同步控制方法和装置，以解决现有技术中双控制芯片视频流难以同步的问题。

根据本发明的一个方面，提供了一种视频流的同步控制方法。

根据本发明的视频流的同步控制方法包括：控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，所述主控制芯片和所述从控制芯片构成所述视频流的时序控制芯片；以及在所述主控制芯片和所述从控制芯片每完成一次所述行同步之后，所述主控制芯片和所述从控制芯片分别发送缓存的所述视频流的行数据至对应的显示单元。

进一步地，控制主控制芯片和从控制芯片依次进行帧同步和行同步包括：初始化同步信号线上的电平信号为第一电平信号，其中，所述同步信号线连接在所述主控制芯片和所述从控制芯片之间；驱动所述同步信号线上的电平信号为第二电平信号，其中，在所述同步信号线上的电平信号为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述帧同步，所述第二电平信号和所述第一电平信号为不同的电平信号；在所述主控制芯片和所述从控制芯片进行所述帧同步之后，驱动所述同步信号线上的电平信号为所述第一电平信号；以及再次驱动所述同步信号线上的电平信号为所述第二电平信号，其中，在所述同步信号线上的电平信号再次为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述行同步。

进一步地，驱动所述同步信号线上的电平信号为第二电平信号包括：在所述主控制芯片接收到所述视频流的帧同步信号的情况下，驱动所述同步信号线上的电平信号为所述第二电平信号；再次驱动所述同步信号线上的电平信号为所述第二电平信号包括：在所述主控制芯片和所述从控制芯片均接收到所述视频流的行数据的情况下，再次驱动所述同步信号线上的电平信号为所述第二电平信号。

进一步地，初始化同步信号线上的电平信号为第一电平信号包括：控制所述主控制芯片对所述同步信号线进行驱动，并控制所述从控制芯片不对所述同步信号线进行驱动，以初始化所述同步信号线上的电平信号为所述第一电平信号；驱动所述同步信号线上的电平信号为第二电平信号包括：控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号；驱动所述同步信号线上的电平信号为所述第一电平信号包括：控制所述主控制芯片和所述从控制芯片均对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第一电平信号；再次驱动所述同步信号线上的电平信号为所述第二电平信号包括：控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号。

根据本发明的另一方面，提供了一种视频流的同步控制装置。

根据本发明的同步控制装置包括：控制单元，用于控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，所述主控制芯片和所述从控制芯片构成所述视频流的时序控制芯片；以及发送单元，用于在所述主控制芯片和所述从控制芯片每完成一次所述行同步之后，所述主控制芯片和所述从控制芯片分别发送缓存的所述视频流的行数据至对应的显示单元。

进一步地，所述控制单元包括：初始化子单元，用于初始化同步信号线上的电平信号为第一电平信号，其中，所述同步信号线连接在所述主控制芯片和所述从控制芯片之间；第一驱动子单元，用于驱动所述同步信号线上的电平信号为第二电平信号，其中，在所述同步信号线上的电平信号为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述帧同步，所述第二电平信号和所述第一电平信号为不同的电平信号；第二驱动子单元，用于在所述主控制芯片和所述从控制芯片进行所述帧同步之后，驱动所述同步信号线上的电平信号为所述第一电平信号；以及第三驱动子单元，用于再次驱动所述同步信号线上的电平信号为所述第二电平信号，其中，在所述同步信号线上的电平信号再次为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述行同步。

进一步地，所述第一驱动子单元包括：第一驱动模块，用于在所述主控制芯片接收到所述视频流的帧同步信号的情况下，驱动所述同步信号线上的电平信号为所述第二电平信号；所述第三驱动子单元包括：第二驱动模块，用于在所述主控制芯片和所述从控制芯片均接收到所述视频流的行数据的情况下，再次驱动所述同步信号线上的电平信号为所述第二电平信号。

进一步地，所述初始化子单元包括：第一控制模块，用于控制所述主控制芯片对所述同步信号线进行驱动，并控制所述从控制芯片不对所述同步信号线进行驱动，以初始化所述同步信号线上的电平信号为所述第一电平信号；所述第一驱动子单元包括：第二控制模块，用于控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号；所述第二驱动子单元包括：第三控制模块，用于控制所述主控制芯片和所述从控制芯片均对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第一电平信号；所述第三驱动子单元包括：第四控制模块，用于控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号。

在本发明中，采用控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，所述主控制芯片和所述从控制芯片构成所述视频流的时序控制芯片；以及在所述主控制芯片和所述从控制芯片每完成一次所述行同步之后，所述主控制芯片和所述从控制芯片分别发送缓存的所述视频流的行数据至对应的显示单元。通过在两个控制芯片传输视频流数据至显示单元之前，先控制这两个控制芯片进行帧同步和行同步，然后每完成一次行同步之后，再分别发送各自缓存的视频流的行数据至对应的显示单元，实现了两个控制芯片以同样的时钟、同样的起始点和同步过的相关信息进行视频流传输，从而保证传输至下游的视频流是完全同步的，解决了现有技术中双控制芯片视频流难以同步的问题，进而达到了在高速传输视频流信号的基础上，既保证信号传输的完整性，又优化视频流显示效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的视频流的同步控制方法的硬件环境图；

图2是根据本发明实施例的视频流的同步控制方法中PLL产生的内部时钟的示意图；

图3是根据本发明实施例的视频流的同步控制方法的流程图；

图4是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行同步的同步信号(SYNC)的时序图；

图5是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行同步的同步信号(SYNC)和数据信号(DATA)的时序图；

图6是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行帧同步的时序图；

图7是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行行同步的时序图；以及

图8是根据本发明实施例的视频流的同步控制装置的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

实施例1

根据本发明实施例，提供了一种可以通过本申请装置实施例实施或执行的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

根据本发明实施例，提供了一种视频流的同步控制方法，以下对本发明实施例所提供的视频流的同步控制方法做具体介绍。

在本发明实施例中，上述视频流的同步控制方法可以应用于图1中示出的主控制芯片100和从控制芯片200所构成的硬件环境图。如图1所示，主控制芯片100和从控制芯片200是控制视频流在显示屏上显示的两个时序控制芯片，二者之间通过3个低速信号互联起来：REF_CLK、SYNC和DATA，它们的最高速度都在30MHz左右，其中，REF_CLK作为主控制芯片(Master芯片)的PLL(锁相环，Phase Locked Loop，简称PLL)参考时钟，输出并提供给从控制芯片(Slave芯片)做PLL参考时钟，其中，主控制芯片100的PIN_MS_SL管脚接收高电平信号，从控制芯片200的PIN_MS_SL管脚接收低电平信号。如图2所示，PLL根据参考时钟C1(REF_CLK)会产生频率较高的内部时钟C2(INTERNAL_CLK)，用于芯片内电路工作，还用于采样DATA/SYNC线上数据。通过完全相同的REF_CLK可以保证两颗芯片的内部时钟频率一致，最终保证两颗芯片往下游输出的视频流时序一致。

SYNC是主控制芯片100和从控制芯片200进行视频流传输的同步信号，包括帧同步信号和行同步信号。两个控制芯片中都带有对SYNC信号进行驱动的上拉电路，当两个控制芯片都没有对SYNC信号进行驱动时，SYNC信号在同步信号线上被上拉成高电平。任意一颗控制芯片对SYNC信号进行驱动时，SYNC信号在同步信号线上被驱动为低电平。当SYNC信号为高电平时，主控制芯片100和从控制芯片200进行同步。

DATA线用来传输主控制芯片100和从控制芯片200之间的同步信息。它由芯片内部PLL产生的较高频率时钟来采样，采样周期可通过寄存器配置。DATA线数据采样只在SYNC信号处于高电平期间进行，从SYNC信号线上升沿到DATA首bit有效数据到来的准备时间，同样可通过寄存器配置。在每次SYNC信号处于高电平，DATA线上的首bit用来表示当前的SYNC类型是帧同步或是行同步。

图3是根据本发明实施例的视频流的同步控制方法的流程图，如图3所示，该方法包括如下的步骤S302至步骤S304：

S302：控制主控制芯片100和从控制芯片200依次进行帧同步和行同步，其中，主控制芯片100和从控制芯片200构成视频流的时序控制芯片。

S304：在主控制芯片100和从控制芯片200每完成一次行同步之后，主控制芯片100和从控制芯片200分别发送缓存的视频流的行数据至对应的显示单元。

本发明实施例所提供的视频流的同步控制方法，通过在两个控制芯片传输视频流数据至显示单元之前，先控制这两个控制芯片进行帧同步和行同步，然后每完成一次行同步之后，再分别发送各自缓存的视频流的行数据至对应的显示单元，实现了两个控制芯片以同样的时钟、同样的起始点和同步过的相关信息进行视频流传输，从而保证传输至下游的视频流是完全同步的，解决了现有技术中双控制芯片视频流难以同步的问题，进而达到了在高速传输视频流信号的基础上，既保证信号传输的完整性，又优化视频流显示效果。

在本发明实施例中，主要是通过控制同步信号线上的SYNC电平信号的高低来控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，同步信号线连接在主控制芯片和从控制芯片之间，具体如下：

首先，初始化同步信号线上的电平信号为第一电平信号，在本发明实施例中，第一电平信号可以是低电平信号，具体地，主要是控制主控制芯片对同步信号线进行驱动，并控制从控制芯片不对同步信号线进行驱动，以初始化同步信号线上的电平信号为第一电平信号。

其次，驱动同步信号线上的电平信号为第二电平信号，其中，在同步信号线上的电平信号为第二电平信号期间，主控制芯片和从控制芯片进行帧同步，第二电平信号和第一电平信号为不同的电平信号，在本发明实施例中，第二电平信号可以是高电平信号，即，在同步信号线上的SYNC电平信号为高电平信号期间，主控制芯片和从控制芯片进行帧同步。在主控制芯片接收到视频流的帧同步信号的情况下，驱动同步信号线上的电平信号为第二电平信号，具体地，主要是控制主控制芯片和从控制芯片均不对同步信号线进行驱动，以驱动同步信号线上的电平信号为第二电平信号。其中，在帧同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步，低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。

然后，在主控制芯片和从控制芯片进行帧同步之后，驱动同步信号线上的电平信号为第一电平信号，具体地，主要是控制主控制芯片和从控制芯片均对同步信号线进行驱动，以驱动同步信号线上的电平信号为第一电平信号。即，在DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平。

再然后，再次驱动同步信号线上的电平信号为第二电平信号，其中，在同步信号线上的电平信号再次为第二电平信号期间，主控制芯片和从控制芯片进行行同步，即，在同步信号线上的SYNC电平信号为高电平信号期间，主控制芯片和从控制芯片进行行同步。在主控制芯片和从控制芯片均接收到视频流的行数据的情况下，再次驱动同步信号线上的电平信号为第二电平信号，具体地，主要是控制主控制芯片和从控制芯片均不对同步信号线进行驱动，以驱动同步信号线上的电平信号为第二电平信号。其中，在行同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步,低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。在DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平。

图4是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行同步的同步信号(SYNC)的时序图，图5是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行同步的同步信号(SYNC)和数据信号(DATA)的时序图，图6是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行帧同步的时序图，图6中P1表示帧同步准备期，P2表示帧同步期间，主控制芯片和从控制芯片进行同步，图7是根据本发明实施例的视频流的同步控制方法控制主控制芯片和从控制芯片进行行同步的时序图，图7中P3表示行同步准备期，P4表示行同步期间，主控制芯片和从控制芯片进行同步，以下结合图4至图7对本发明实施例所提供的视频流的同步控制方法做进一步的说明，具体包括如下步骤S1至步骤S6：

S1：在上一帧最后一行行同步信号结束后(如图4，时间点E)，从控制芯片不驱动SYNC信号线，主控制芯片驱动SYNC信号线，此时，SYNC信号线上的SYNC信号为低电平。当主控制芯片自己的VerticalSync到来后(如图4，时间点F)，主控制芯片释放SYNC线，SYNC线被上拉为高电平而产生两个控制芯片共同的帧同步信号，在帧同步期间，两颗芯片可以通过DATA线相互传递一些信息。

S2：在帧同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步，低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平。(如图4，时间点A，A’)

S3：当任意芯片的第一行视频流数据到来时，该芯片释放SYNC线(如图4，时间点B)；较早到来的数据会存入缓存中。当另一个芯片的第一行数据也到来后，两个芯片都不驱动SYNC线，SYNC线被上拉为高电平而产生两颗芯片共同的行同步信号(如图4，时间点C)，在行同步期间，两个芯片可以通过DATA线相互传递一些信息。

S4：在行同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步,低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。在DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平(如图4，时间点D)。两颗芯片在行同步结束后立即发送各自缓存中的第一行数据，同样的时钟、同样的起始点和同步过的相关信息，从而保证送给下游的视频流是完全同步的。

S5：在当前帧视频数据处理期间，只要任意芯片中要有新的一行视频流数据到来，该芯片就会释放SYNC线。当两个芯片都不驱动时SYNC线上拉为高电平，产生两颗芯片共同的行同步，首先由主控制芯片发起DATA线同步信息的传输。DATA线上同步信息传输完成后，主控制芯片重新驱动SYNC输出低电平，结束此次行同步。从控制芯片则需要计算接收到的行数：如果当前帧的最后一行数据还没有到来，那就继续驱动SYNC线为低电平；如果当前帧的最后一行数据已经到来，那就释放SYNC线。两颗芯片总是在行同步结束后同时向下游发送各自缓存中的第一行数据，以保证视频流数据完全对齐。

S6：如图4时间点E之后，重复开始步骤S1-步骤S5。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

实施例2

根据本发明实施例，还提供了一种用于实施上述视频流的同步控制方法的视频流的同步控制装置，该视频流的同步控制装置主要用于执行本发明实施例上述内容所提供的视频流的同步控制方法，以下对本发明实施例所提供的进程的视频流的同步控制装置做具体介绍：

图8是根据本发明实施例的视频流的同步控制装置的示意图，如图8所示，该视频流的同步控制装置主要包括控制单元10和发送单元20，其中：

控制单元10用于控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，主控制芯片和从控制芯片构成视频流的时序控制芯片。

发送单元20用于在主控制芯片和从控制芯片每完成一次行同步之后，主控制芯片和从控制芯片分别发送缓存的视频流的行数据至对应的显示单元。

本发明实施例所提供的视频流的同步控制装置，在两个控制芯片传输视频流数据至显示单元之前，先控制这两个控制芯片进行帧同步和行同步，然后每完成一次行同步之后，再分别发送各自缓存的视频流的行数据至对应的显示单元，实现了两个控制芯片以同样的时钟、同样的起始点和同步过的相关信息进行视频流传输，从而保证传输至下游的视频流是完全同步的，解决了现有技术中双控制芯片视频流难以同步的问题，进而达到了在高速传输视频流信号的基础上，既保证信号传输的完整性，又优化视频流显示效果。

在本发明实施例中，控制单元10主要是通过控制同步信号线上的SYNC电平信号的高低来控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，同步信号线连接在主控制芯片和从控制芯片之间，具体地，控制单元10主要包括初始化子单元、第一驱动子单元、第二驱动子单元和第三驱动子单元，其中：

初始化子单元用于初始化同步信号线上的电平信号为第一电平信号，其中，同步信号线连接在主控制芯片和从控制芯片之间，在本发明实施例中，第一电平信号可以是低电平信号，具体地，初始化子单元包括第一控制模块，该第一控制模块主要是控制主控制芯片对同步信号线进行驱动，并控制从控制芯片不对同步信号线进行驱动，以初始化同步信号线上的电平信号为第一电平信号。

第一驱动子单元用于驱动同步信号线上的电平信号为第二电平信号，其中，在同步信号线上的电平信号为第二电平信号期间，主控制芯片和从控制芯片进行帧同步，第二电平信号和第一电平信号为不同的电平信号，在本发明实施例中，第二电平信号可以是高电平信号，即，在同步信号线上的SYNC电平信号为高电平信号期间，主控制芯片和从控制芯片进行帧同步。具体地，第一驱动子单元包括第一驱动模块，该第一驱动模块用于在主控制芯片接收到视频流的帧同步信号的情况下，驱动同步信号线上的电平信号为第二电平信号。第一驱动子单元还包括第二控制模块，该第二控制模块主要是控制主控制芯片和从控制芯片均不对同步信号线进行驱动，以驱动同步信号线上的电平信号为第二电平信号。其中，在帧同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步，低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。

第二驱动子单元用于在主控制芯片和从控制芯片进行帧同步之后，驱动同步信号线上的电平信号为第一电平信号，具体地，第二驱动子单元包括第三控制模块，该第三控制模块主要是控制主控制芯片和从控制芯片均对同步信号线进行驱动，以驱动同步信号线上的电平信号为第一电平信号。即，在DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平。

第三驱动子单元用于再次驱动同步信号线上的电平信号为第二电平信号，其中，在同步信号线上的电平信号再次为第二电平信号期间，主控制芯片和从控制芯片进行行同步，即，在同步信号线上的SYNC电平信号为高电平信号期间，主控制芯片和从控制芯片进行行同步。具体地，第三驱动子单元包括第二驱动模块，该第二驱动模块用于在主控制芯片和从控制芯片均接收到视频流的行数据的情况下，再次驱动同步信号线上的电平信号为第二电平信号。第三驱动子单元还包括第四控制模块，该第四控制模块主要是控制主控制芯片和从控制芯片均不对同步信号线进行驱动，以驱动同步信号线上的电平信号为第二电平信号。其中，在行同步期间，首先由主控制芯片发起DATA线上同步信息的传输。DATA线上的第一比特信息表示当前SYNC类型是帧同步还是行同步(比如高表示帧同步,低表示行同步)。除第一比特信息外，两个控制芯片还可以就具体需求进行一些其他数据的交互。在DATA线上同步信息传输完成后，主控制芯片和从控制芯片重新驱动SYNC线为低电平。

从以上的描述中，可以看出，本发明实现了两个控制芯片以同样的时钟、同样的起始点和同步过的相关信息进行视频流传输，从而保证传输至下游的视频流是完全同步的，解决了现有技术中双控制芯片视频流难以同步的问题，进而达到了在高速传输视频流信号的基础上，既保证信号传输的完整性，又优化视频流显示效果。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种视频流的同步控制方法，其特征在于，包括：

控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，所述主控制芯片和所述从控制芯片构成所述视频流的时序控制芯片；以及

在所述主控制芯片和所述从控制芯片每完成一次所述行同步之后，所述主控制芯片和所述从控制芯片分别发送缓存的所述视频流的行数据至对应的显示单元。

2.根据权利要求1所述的同步控制方法，其特征在于，控制主控制芯片和从控制芯片依次进行帧同步和行同步包括：

初始化同步信号线上的电平信号为第一电平信号，其中，所述同步信号线连接在所述主控制芯片和所述从控制芯片之间；

驱动所述同步信号线上的电平信号为第二电平信号，其中，在所述同步信号线上的电平信号为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述帧同步，所述第二电平信号和所述第一电平信号为不同的电平信号；

在所述主控制芯片和所述从控制芯片进行所述帧同步之后，驱动所述同步信号线上的电平信号为所述第一电平信号；以及

再次驱动所述同步信号线上的电平信号为所述第二电平信号，其中，在所述同步信号线上的电平信号再次为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述行同步。

3.根据权利要求2所述的同步控制方法，其特征在于：

驱动所述同步信号线上的电平信号为第二电平信号包括：在所述主控制芯片接收到所述视频流的帧同步信号的情况下，驱动所述同步信号线上的电平信号为所述第二电平信号；

再次驱动所述同步信号线上的电平信号为所述第二电平信号包括：在所述主控制芯片和所述从控制芯片均接收到所述视频流的行数据的情况下，再次驱动所述同步信号线上的电平信号为所述第二电平信号。

4.根据权利要求2所述的同步控制方法，其特征在于，

初始化同步信号线上的电平信号为第一电平信号包括：控制所述主控制芯片对所述同步信号线进行驱动，并控制所述从控制芯片不对所述同步信号线进行驱动，以初始化所述同步信号线上的电平信号为所述第一电平信号；

驱动所述同步信号线上的电平信号为第二电平信号包括：控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号；

驱动所述同步信号线上的电平信号为所述第一电平信号包括：控制所述主控制芯片和所述从控制芯片均对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第一电平信号；

再次驱动所述同步信号线上的电平信号为所述第二电平信号包括：控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号。

5.一种视频流的同步控制装置，其特征在于，包括：

控制单元，用于控制主控制芯片和从控制芯片依次进行帧同步和行同步，其中，所述主控制芯片和所述从控制芯片构成所述视频流的时序控制芯片；以及

发送单元，用于在所述主控制芯片和所述从控制芯片每完成一次所述行同步之后，所述主控制芯片和所述从控制芯片分别发送缓存的所述视频流的行数据至对应的显示单元。

6.根据权利要求5所述的同步控制装置，其特征在于，所述控制单元包括：

初始化子单元，用于初始化同步信号线上的电平信号为第一电平信号，其中，所述同步信号线连接在所述主控制芯片和所述从控制芯片之间；

第一驱动子单元，用于驱动所述同步信号线上的电平信号为第二电平信号，其中，在所述同步信号线上的电平信号为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述帧同步，所述第二电平信号和所述第一电平信号为不同的电平信号；

第二驱动子单元，用于在所述主控制芯片和所述从控制芯片进行所述帧同步之后，驱动所述同步信号线上的电平信号为所述第一电平信号；以及

第三驱动子单元，用于再次驱动所述同步信号线上的电平信号为所述第二电平信号，其中，在所述同步信号线上的电平信号再次为所述第二电平信号期间，所述主控制芯片和所述从控制芯片进行所述行同步。

7.根据权利要求6所述的同步控制装置，其特征在于：

所述第一驱动子单元包括：第一驱动模块，用于在所述主控制芯片接收到所述视频流的帧同步信号的情况下，驱动所述同步信号线上的电平信号为所述第二电平信号；

所述第三驱动子单元包括：第二驱动模块，用于在所述主控制芯片和所述从控制芯片均接收到所述视频流的行数据的情况下，再次驱动所述同步信号线上的电平信号为所述第二电平信号。

8.根据权利要求6所述的同步控制装置，其特征在于，

所述初始化子单元包括：第一控制模块，用于控制所述主控制芯片对所述同步信号线进行驱动，并控制所述从控制芯片不对所述同步信号线进行驱动，以初始化所述同步信号线上的电平信号为所述第一电平信号；

所述第一驱动子单元包括：第二控制模块，用于控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号；

所述第二驱动子单元包括：第三控制模块，用于控制所述主控制芯片和所述从控制芯片均对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第一电平信号；

所述第三驱动子单元包括：第四控制模块，用于控制所述主控制芯片和所述从控制芯片均不对所述同步信号线进行驱动，以驱动所述同步信号线上的电平信号为所述第二电平信号。