CN102622982A - 一种LCoS显示芯片的驱动方法及其显示芯片 - Google Patents

Abstract

一种LCoS显示芯片的驱动方法，芯片外部控制器将包含图像信息的数据按照芯片分辨率需求传输到芯片移位寄存器中，移位寄存器将数据暂存在锁存器中，通过比较器模块将这些数据与外部DA输出模拟电压的同步数据信号比较，通过比较相同的，则将相对应的DA模拟电压存储到像素阵列中相应的像素单元中，显示时按照帧刷新方式从像素单元中读出，用以刷新LCoS屏幕，在屏幕上得到稳定的图像，一帧显示结束时，通过行扫描模块控制将液晶屏上残余电荷清空。

Description

一种LCoS显示芯片的驱动方法及其显示芯片

技术领域

本发明涉及一种LCoS显示芯片的驱动方法及其显示芯片，属于微电子技术及显示技术领域。

背景技术

硅基液晶微显示器件(LCoS)是硅半导体平面技术与平板显示技术发展到相对成熟阶段相结合的产物，具有了VLSI技术的全部特征，就功能与应用而言，仍属于有源平板显示器件。从技术上讲，LCoS是一类新型的片上系统(SoC)，是微电子学、平板显示技术、现代集成光学、大规模集成电路设计等多学科融合的产物。

LCoS是LCD与半导体CMOS工艺相结合的产物，具有高分辨率、高亮度的特性，加上产品结构简单，亦具低成本潜力。LCoS是在多晶硅TFT-LCD基础上发展起来的，继承了其技术的优点，同时也克服了其不足之处。LCoS实现了驱动电路与像素矩阵的一体化单片集成，外引线少，连接简单，降低了封装成本，缩小了体积；采用标准CMOS工艺降低了制造成本，像素的开口率高达96％。分辨率非常高。LCoS现已广泛应用于投影领域，包括投影机，背投，头盔显示，立体虚拟显示等。

发明内容

本发明提供了一种LCoS显示芯片的驱动方法及其显示芯片，外接控制信号电源电压3.3V，内部像素单元电路电源电压5V。解决了大面积阵列寄生参数过大带来的信号失真问题，保证在某些特殊情况(比如同一行所有像素单元需要全摆幅充电)下，像素内存储电容仍可以获得正确的电压信号。

本发明采取的技术方案如下：一种LCoS显示芯片的驱动方法，其特征是：芯片外部控制器将包含图像信息的数据按照芯片分辨率需求传输到芯片移位寄存器中，移位寄存器将数据暂存在锁存器中，通过比较器模块将这些数据与外部DA输出模拟电压的同步数据信号比较，通过比较相同的，则将相对应的DA模拟电压存储到像素阵列中相应的像素单元中，显示时按照帧刷新方式从像素单元中读出，用以刷新LCoS屏幕，在屏幕上得到稳定的图像，一帧显示结束时，通过行扫描模块控制将液晶屏上残余电荷清空。

根据上述LCoS显示芯片的驱动方法的显示芯片，其特征是：包括移位寄存器模块、锁存器模块、比较器模块、行扫描模块及像素阵列，移位寄存器模块的输入信号分别为视频数据信号DATA和移位寄存器时钟信号PIXCLK，移位寄存器模块的输出及外接行同步信号HS分别为锁存器模块的输入信号，锁存器模块的输出、外接DA同步信号RAMPDATA以及外接像素选择信号ROWSEL分别为比较器模块输入信号，行扫描模块的输入分别为外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS及阵列清零信号SET，比较器模块的输出、行扫描模块的输出以及外接帧显示信号分别为像素阵列的输入信号；

移位寄存器模块包括5组8bit位并行输入的移位寄存器，每一组8bit位并行输入移位寄存器的结构相同，每组8bit位并行输入移位器又包括8组1bit位移位寄存器，每组1bit位移位寄存器结构相同，均采用256级D触发器串行连接的结构，移位寄存器模块输出即为5组256个8bit位数据并行输出；

锁存器模块数据输入信号对应为移位寄存器的输出信号，时钟输入信号均为行扫描同步信号；

比较器模块包括1280个比较器单元，所有比较器单元结构相同，单个比较器单元电路包括一个比较器COMP、两个与门AND1、AND2，三个反相器INVA、INVB、INVC，反相器的输出端接来自对应列锁存器的输出的8bit数据信号和芯片外接输入信号Rampdata[7:0]，输出分别接与门AND1和AND2的其中一个输入端，外接像素选择信号Rowsel信号接反相器INVA的输入端和与门AND2的另一个输入端，反相器INVA的输出端接与门AND1的另一个输入端，与门AND1输出端为输出信号ENA，并作为反相器INVB的输入端，反相器INVB的输出端作为输出信号ENA_，与门AND2输出端为输出信号ENB，并作为反相器INVC的输入端，反相器INVC的输出端作为输出信号ENB_；

行扫描模块包括512个行扫描单元，所有行扫描单元HS-PIX具有相同的电路结构，行扫描模块输入信号包括外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS、阵列清零信号SET，512个HS-PIX相互串行连接，前一个HS-PIX的输出端OUT连接下一个HS-PIX的输入端IN，每个HS-PIX控制两行像素单元，其中控制第1022、1023行像素的行扫描单元输入端IN连接芯片外部帧同步输入信号VS，控制第0、1行像素的行扫描输出端OUT作为芯片测试信号TEST直接连接到芯片输出PAD上，行扫描单元电路中，每个行扫描单元包括3个反相器INV1～INV3、3个或门OR1～OR3、2个D触发器D1～D2、两个传输门TR1、TR2，行扫描单元电路具体连接关系如下：行同步信号HS信号作为触发器D1、D2的时钟输入信号，阵列清零信号SET分别连接或门OR1、OR2的其中一个输入端，IN信号作为触发器D2的D输入信号，触发器D2的Q输出端连接或门OR2另一个输入端、触发器D1的D输入端和或门OR3的其中一个输入端，或门OR2输出信号为RSN2作为反相器INV2输入信号，反相器INV2输出信号为RSP2，触发器D1的Q输出端连接或门OR1、或门OR3的另一个输入端，并作为行扫描单元电路输出OUT信号，或门OR1输出信号为RSN1作为反相器INV1输入信号，反相器INV1输出信号为RSP1，或门OR3输出端连接传输门TR1、TR2中NMOS管栅极与反相器INV3的输入端，反相器INV3输出端连接传输门TR1、TR2中PMOS管栅极，外接DA模拟电压信号RAMPV通过传输门TR1、TR2输出V1、V2信号；

像素阵列包括640列×1024行个像素单元，每个像素单元包括5个NMOS管Ni～N5，5个PMOS管P1～P5，和两个电容C1、C2，具体连接关系如下：N1的漏极与P1的源极连接，并与模拟电压输入端IN连接，N1的源极与P1的漏极连接，并与N2、N4的漏极及P2、P4的源极连接，N2的源极、P2的漏极与电容C1一端、N3的漏极以及P3的源极连接，C1另一端接地，N3的源极、P3的漏极与N5的源极及P5的漏极连接作为输出端OUT与液晶的一个极板相连接，N4的源极、P4的漏极与电容C2一端、N5的漏极及P5的源极连接，C2另一端接地，行扫描模块输出两相反的信号RSN、RSP分别与N1、P1的栅极连接，比较器模块输出的两相反的信号ENA、ENA_分别与N2、P2的栅极连接，比较器模块输出的另两相反的信号ENB、ENB_分别与N4、P4的栅极连接，两个相反的帧显示信号GRA、GRA_分别与N3、P3的栅极连接，另两个相反的帧显示信号GRB、GRB_分别与N5、P5的栅极连接。

本发明的优点及显着效果：

(1)本发明解决了大面积阵列寄生参数过大带来的信号失真问题，保证在某些特殊情况(比如同一行所有像素单元需要全摆幅充电)下，像素内存储电容仍可以获得正确的电压信号。

(2)本发明解决了上一帧显示中在液晶上残留电荷对图像显示的影响，保证了图像显示的准确性。

(3)本发明通过合理的走线布局及时序控制方式减小了对像素进行模拟电压信号写入时，阵列中导线寄生参数过大等问题引起的系统功耗增加所带的问题；并通过将移位寄存器分组排列在达到同等性能的同时降低了对系统频率的要求，具有低功耗的特点。

附图说明

图1为本发明的各模块简化框图；

图2为本发明的像素电路结构图；

图3为本发明的移位寄存器结构简图；

图4为本发明的比较器单元结构；

图5为本发明的行扫描单元结构简化示意图；

图6为本发明的行扫描模块结构简图；

图7为本发明的阵列单元连接示意图；

图8为本发明的芯片主要信号工作时序；

图9为本发明的像素单元信号写入实施例。

具体实施方式

本发明具有高分辨率(1280×1024)，高灰度等级(256级)、帧频180Hz且具有帧刷新工作方式的LCoS显示芯片，数字控制部分包括移位寄存器模块、锁存器模块、比较器模块、行扫描模块及像素阵列，移位寄存器模块的输入信号分别为视频数据信号DATA和移位寄存器时钟信号PIXCLK，移位寄存器模块的输出及外接行同步信号HS分别为锁存器模块的输入信号，锁存器模块的输出、外接DA同步信号RAMPDATA以及外接像素选择信号ROWSEL分别为比较器模块输入信号，行扫描模块的输入分别为外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS及阵列清零信号SET，比较器模块的输出、行扫描模块的输出以及外接帧显示信号分别为像素阵列的输入信号；结构简化框图见图1。

单元像素电路如图2所示，整个像素电路包括5个NMOS管N1～N5，5个PMOS管P1～P5，和两个电容C1、C2。具体连接关系如下：N1的漏极与P1的源极连接，并与模拟电压输入端IN连接。N1的源极与P1的漏极连接，并与N2、N4的漏极，P2、P4的源极连接。N2的源极、P2的漏极与电容C1一端、N3的漏极、P3的源极连接，C1另一端接地，N3的源极、P3的漏极与N5的源极、P5的漏极连接作为输出端(OUT)。N4的源极、P4的漏极与电容C2一端、N5的漏极、P5的源极连接，C2另一端接地。RSN、RSP分别与N1、P1的栅极连接，ENA、ENA_分别与N2、P2的栅极连接，ENB、ENB_分别与N4、P4的栅极连接，GRA、GRA_分别与N3、P3的栅极连接，GRB、GRB_分别与N5、P5的栅极连接。IN为模拟电压输入端，RSN、RSP为行扫描模块输出信号，两信号为相反信号，ENA、ENA_、ENB、ENB_为比较器模块输出信号，其中ENA与ENA_信号相反，ENB与ENB_信号相反，GRA、GRA_、GRB、GRB_为帧显示信号，控制像素中存储的电压信号输出，其中GRA与GRA_信号相反，GRB与GRB_信号相反，输出端OUT与液晶的一个极板相连接。图中所示A、B部分电路结构完全相同，这是因为本发明芯片采用帧刷新显示方式，当对A部分进行信号写入时，B部分处于信号读出阶段，反之亦然。

移位寄存器模块的作用是把对应列的视频数字信号移入寄存器，输入信号有8-bit视频数据信号(DATA)和移位寄存器时钟信号(PIXCLK)。移位寄存器模块由5组移位寄存器组成(Shift Register 1-5)，采用5组并行输入的方式，任一组移位寄存器结构相同，采用D触发器串行连接结构组成。所以芯片实际工作中相当于40bit的视频数字信号并行输入，data1[7:0]、data2[7:0]、data3[7:0]、data4[7:0]、data5[7:0]5组8bit数据分别经过256次移位产生了5组数据(D[255:0](8bit)、D[511:256](8bit)、D[767:512](8bit)、D[1023:768](8bit)、D[1279:1024](8bit))，这5组数据再传输给锁存器模块。其中D[255:0](8bit)最终用于控制第0-255列的像素电路，D[511:256](8bit)最终用于控制第256-511列的像素电路，以此类推，一一对应，D[1279:1024](8bit)最终用于控制第1024-1279列的像素电路，如图3所示。

为了提高芯片工作速度，移位寄存器模块与比较器模块等后续处理电路采用流水线工作模式，即在移位寄存器模块接收视频数据的同时，后续比较器模块对已接收的视频数据进行处理，为防止数据丢失，就需要锁存器模块将视频信号的存储，以方便后续处理。如图1所示，当移位寄存器完成视频信号的暂存后，锁存器模块通过行同步信号(HS)完成对移位寄存器模块输出信号D[255:0](8bit)～D[1279:1024](8bit)数据的锁存，进入等待后续比较器模块处理阶段。

比较器模块输入信号包括来自锁存器模块的包含视频信息的数据信号(D[255:0](8bit)～D[1279:1024](8bit))以及芯片外接DA同步信号Rampdata[7:0]。比较器模块由1280个比较器单元组成，每个比较器单元电路框图如图4所示，电路包括一个比较器COMP、两个与门AND1、AND2，三个反相器INVA、INVB、INVC，反相器的输出端接来自对应列锁存器的输出8bit数据信号和芯片外接输入信号Rampdata[7:0]，输出接分别接AND1和AND2的其中一个输入端，Rowsel信号接INVA的输入端和AND2的另一个输入端，INVA的输出端接AND1的另一个输入端，AND1输出端为输出信号ENA，并作为INVB的输入端，INVB的输出端作为输出信号ENA_，AND2输出端为输出信号ENB，并作为INVC的输入端，INVC的输出端作为输出信号ENB。Rampdata[7:0]信号与DA输出模拟电压信号值一一对应，当检测到Rampdata[7:0]与来自相应锁存器模块的数据相同后，比较器输出反转。芯片采用帧刷新，同一时刻，像素选择信号(Rowsel)决定对像素电路中的A或者B其中之一进行信号写入控制。比较器单元输出信号ENA、ENA_、ENB、ENB_与对应列中的阵列像素单元连接。

图5为行扫描模块，行扫描模块输入信号包括外接DA模拟电压信号(RAMPV)、行同步信号(HS)、帧同步信号(VS)、阵列清零信号(SET)，主要作用是配合比较器模块共同控制DA模拟电压信号对像素单元的正确写入以及一帧图像显示结束时将液晶屏上的残余电荷清空。行扫描模块由512个行扫描单元(HS-PIX)组成，512个HS-PIX按照连接方式相互串行连接，前一个HS-PIX的输出端(OUT)连接下一个HS-PIX的输入端(IN)，每个HS-PIX控制两行像素单元，其中控制第1022、1023行像素的行扫描单元输入端IN连接芯片外部输入信号VS，控制第0、1行像素的行扫描输出端OUT作为芯片测试信号(TEST)直接连接到芯片输出PAD上。行扫描单元电路如图6所示，由3个反相器INV1～INV3、3个或门OR1～OR3、2个D触发器D1～D2、两个传输门TR1～TR2组成。输入信号包括IN、HS、SET、RAMPV，输出信号包括OUT、RSP1、RSN1、RSP2、RSN2、V1、V2。行扫描单元电路具体连接关系如下：HS信号作为D1、D2的时钟输入信号，SET信号分别连接OR1、OR2的其中一个输入端，IN信号作为D2的D输入信号，D2的Q输出端连接OR2另一个输入端、D1的D输入端和OR3的其中一个输入端，OR2输出信号为RSN2作为INV2输入信号，INV2输出信号为RSP2，D1的Q输出端连接OR1、OR3的另一个输入端，并作为行扫描单元电路输出OUT信号，OR1输出信号为RSN1作为INV1输入信号，INV1输出信号为RSP1，OR3输出端连接TR1、TR2中NMOS管栅极与INV3的输入端，INV3输出端连接TR1、TR2中PMOS管栅极，RAMPV通过传输门TR1、TR2输出V1、V2输出信号。

阵列像素之间的信号连接关系如图7所示，两个行扫描模块分别分布在阵列两侧，每个行扫描模块控制640(列)×1024(行)个像素单元，行扫描单元之间连接关系如前所述。每个行扫描单元控制两行像素单元，V1连接0～639列或640～1279列中偶数列单元IN输入端，V2连接0～639列或640～1279列中奇数列单元IN输入端，RSN/P1分别连接0～639列或640～1279列中偶数行中像素单元输入端RSN/P，RSN/P2分别连接0～639列或640～1279列中奇数行中像素单元输入端RSN/P，同一列中所有像素单元输入端ENA、ENA_、ENB、ENB_分别连接在一起，分别与比较器模块相应输出端相连接。同一列中所有像素单元输入端GRA、GRA_、GRB、GRB_分别连接在一起，通过缓冲器模块(BUFFER)与芯片外部输入信号连接。

图像在LCoS屏上显示的过程是：首先芯片外部控制器将包含图像信息的数据按照预定规则传输到芯片移位寄存器中，移位寄存器将数据暂时保存在锁存器中，然后通过比较器模块将这些数据与外部DA输出模拟电压的同步数据信号比较，如果通过比较相同的，则将相对应的DA模拟电压存储到阵列中相应的像素单元中去。显示时按照帧刷新方式从像素单元中读出，用以刷新LCoS屏幕，在屏幕上得到稳定的图像，就可以直观地显示图象在显示屏幕上。一帧显示结束时，通过行扫描模块控制将液晶屏上残余电荷清空。

芯片主要信号工作时序如图8所示，相反的成对信号仅取其中之一示例(如RSN与RSP)，VS、SET信号周期相同，为180Hz；RAMPV、HS、RSN0…RSN1023周期相同；GRA、GRB、Rowsel信号周期相同，均为90Hz。RAMPV为256级灰度电压，每级电压值保持时间20ns，最高电压值5V。

芯片正常工作时可分为4个阶段，T1阶段Rowsel信号为低电平，GRA低电平，GRB高电平，对像素中A部分进行通过比较器选择的RAMPV信号写入并被存储起来，B部分负责将上一帧存储的信号显示到液晶屏上，可以看到RSN0～RSN1023信号依次变为有效高电平，说明芯片采用逐行写入方式将RAMPV写入阵列像素中；T2阶段Rowsel信号为高电平，GRA低电平，GRB高电平，在SET为高电平时，对液晶屏和B部分中的电荷进行清空；T3阶段Rowsel信号为高电平，GRA高电平，GRB低电平，对像素中B部分进行通过比较器选择的RAMPV信号写入并被存储起来，A部分负责将上一帧存储的信号显示到液晶屏上；T4阶段Rowsel信号为低电平，GRA高电平，GRB低电平，在SET为高电平时，对液晶屏和A部分中的电荷进行清空。正常工作时，芯片重复这4个阶段。

像素单元信号写入实施例：

如图9，D0[7:0]、D1[7:0]…D255[7:0]分别为第0到255列锁存器单元中存储的视频信号。ENA(0)～ENA(255)分别为选中行第0到255列像素单元电路控制信号(参见图2)。HS上升沿，行选择模块此时选中相应的一行像素，Rampdata[7:0]信号按照00000000～11111111依次变化，RAMPV以20mV为单位从0V到5V依次变化，每一级灰度持续时间与Rampdata[7:0]信号最低位信号周期的二分之一相同。Rampdata[7:0]信号00000000与RAMPV信号0V对应，Rampdata[7:0]信号00000001与RAMPV信号0.02V对应，依次类推，Rampdata[7:0]信号11111111与RAMPV信号5V对应。Rowsel信号为低电平，对像素单元A部分进行信号写入，比较器输出对B部分无效。初始时刻(HS信号上升沿)ENA(0)～ENA(255)均为高电平，即像素单元电路中相对应的传输门是打开的。D0[7:0]信号8位数据位00000001，Rampdata[7:0]信号由00000001向00000010跳变时，比较器输出反转，ENA(0)信号拉低，控制相应的传输门关断，完成00000001对应的电压信号0.02V写入。同理，该行第1列像素单元写入电压0.04V，第255列像素单元写入电压0.74V。

Claims (2)

1.一种LCoS显示芯片的驱动方法，其特征是：芯片外部控制器将包含图像信息的数据按照芯片分辨率需求传输到芯片移位寄存器中，移位寄存器将数据暂存在锁存器中，通过比较器模块将这些数据与外部DA输出模拟电压的同步数据信号比较，通过比较相同的，则将相对应的DA模拟电压存储到像素阵列中相应的像素单元中，显示时按照帧刷新方式从像素单元中读出，用以刷新LCoS屏幕，在屏幕上得到稳定的图像，一帧显示结束时，通过行扫描模块控制将液晶屏上残余电荷清空。

2.根据权利要求1所述LCoS显示芯片的驱动方法的显示芯片，其特征是：包括移位寄存器模块、锁存器模块、比较器模块、行扫描模块及像素阵列，移位寄存器模块的输入信号分别为视频数据信号DATA和移位寄存器时钟信号PIXCLK，移位寄存器模块的输出及外接行同步信号HS分别为锁存器模块的输入信号，锁存器模块的输出、外接DA同步信号RAMPDATA以及外接像素选择信号ROWSEL分别为比较器模块输入信号，行扫描模块的输入分别为外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS及阵列清零信号SET，比较器模块的输出、行扫描模块的输出以及外接帧显示信号分别为像素阵列的输入信号；

移位寄存器模块包括5组8bit位并行输入的移位寄存器，每一组8bit位并行输入移位寄存器的结构相同，每组8bit位并行输入移位器又包括8组1bit位移位寄存器，每组1bit位移位寄存器结构相同，均采用256级D触发器串行连接的结构，移位寄存器模块输出即为5组256个8bit位数据并行输出；

锁存器模块数据输入信号对应为移位寄存器的输出信号，时钟输入信号均为行扫描同步信号；

比较器模块包括1280个比较器单元，所有比较器单元结构相同，单个比较器单元电路包括一个比较器COMP、两个与门AND1、AND2，三个反相器INVA、INVB、INVC，反相器的输出端接来自对应列锁存器的输出的8bit数据信号和芯片外接输入信号Rampdata[7:0]，输出分别接与门AND1和AND2的其中一个输入端，外接像素选择信号Rowsel信号接反相器INVA的输入端和与门AND2的另一个输入端，反相器INVA的输出端接与门AND1的另一个输入端，与门AND1输出端为输出信号ENA，并作为反相器INVB的输入端，反相器INVB的输出端作为输出信号ENA_，与门AND2输出端为输出信号ENB，并作为反相器INVC的输入端，反相器INVC的输出端作为输出信号ENB_；

行扫描模块包括512个行扫描单元，所有行扫描单元HS-PIX具有相同的电路结构，行扫描模块输入信号包括外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS、阵列清零信号SET，512个HS-PIX相互串行连接，前一个HS-PIX的输出端OUT连接下一个HS-PIX的输入端IN，每个HS-PIX控制两行像素单元，其中控制第1022、1023行像素的行扫描单元输入端IN连接芯片外部帧同步输入信号VS，控制第0、1行像素的行扫描输出端OUT作为芯片测试信号TEST直接连接到芯片输出PAD上，行扫描单元电路中，每个行扫描单元包括3个反相器INV1～INV3、3个或门OR1～OR3、2个D触发器D1～D2、两个传输门TR1、TR2，行扫描单元电路具体连接关系如下：行同步信号HS信号作为触发器D1、D2的时钟输入信号，阵列清零信号SET分别连接或门OR1、OR2的其中一个输入端，IN信号作为触发器D2的D输入信号，触发器D2的Q输出端连接或门OR2另一个输入端、触发器D1的D输入端和或门OR3的其中一个输入端，或门OR2输出信号为RSN2作为反相器INV2输入信号，反相器INV2输出信号为RSP2，触发器D1的Q输出端连接或门OR1、或门OR3的另一个输入端，并作为行扫描单元电路输出OUT信号，或门OR1输出信号为RSN1作为反相器INV1输入信号，反相器INV1输出信号为RSP1，或门OR3输出端连接传输门TR1、TR2中NMOS管栅极与反相器INV3的输入端，反相器INV3输出端连接传输门TR1、TR2中PMOS管栅极，外接DA模拟电压信号RAMPV通过传输门TR1、TR2输出V1、V2信号；

像素阵列包括640列×1024行个像素单元，每个像素单元包括5个NMOS管N1～N5，5个PMOS管P1～P5，和两个电容C1、C2，具体连接关系如下：N1的漏极与P1的源极连接，并与模拟电压输入端IN连接，N1的源极与P1的漏极连接，并与N2、N4的漏极及P2、P4的源极连接，N2的源极、P2的漏极与电容C1一端、N3的漏极以及P3的源极连接，C1另一端接地，N3的源极、P3的漏极与N5的源极及P5的漏极连接作为输出端OUT与液晶的一个极板相连接，N4的源极、P4的漏极与电容C2一端、N5的漏极及P5的源极连接，C2另一端接地，行扫描模块输出两相反的信号RSN、RSP分别与N1、P1的栅极连接，比较器模块输出的两相反的信号ENA、ENA_分别与N2、P2的栅极连接，比较器模块输出的另两相反的信号ENB、ENB_分别与N4、P4的栅极连接，两个相反的帧显示信号GRA、GRA_分别与N3、P3的栅极连接，另两个相反的帧显示信号GRB、GRB_分别与N5、P5的栅极连接。

Images