CN117293155A - 半导体结构及其制备方法、背照式图像传感器 - Google Patents

半导体结构及其制备方法、背照式图像传感器 Download PDF

Info

Publication number
CN117293155A
CN117293155A CN202311561604.9A CN202311561604A CN117293155A CN 117293155 A CN117293155 A CN 117293155A CN 202311561604 A CN202311561604 A CN 202311561604A CN 117293155 A CN117293155 A CN 117293155A
Authority
CN
China
Prior art keywords
layer
top surface
isolation
light blocking
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311561604.9A
Other languages
English (en)
Other versions
CN117293155B (zh
Inventor
陈维邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202311561604.9A priority Critical patent/CN117293155B/zh
Publication of CN117293155A publication Critical patent/CN117293155A/zh
Application granted granted Critical
Publication of CN117293155B publication Critical patent/CN117293155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请涉及半导体制造技术领域,特别是涉及一种半导体结构及其制备方法、背照式图像传感器,半导体结构包括衬底,阻挡层,阻光结构以及位于阻挡层的顶面并沿第一方向交替排布的隔离层、功能层,隔离层的顶面低于功能层的顶面,阻挡层位于衬底内且沿第一方向延伸;阻光结构位于隔离层的顶面,且阻光结构的顶面高于功能层的顶面;一阻光结构位于沿第一方向相邻的功能层之间;衬底内具有沿第一方向间隔排布的隔离结构;隔离结构自衬底的底面朝向衬底的顶面的方向延伸至阻挡层。至少能够避免等离子体损伤,改善串扰等不理想效应,提升器件可靠性。

Description

半导体结构及其制备方法、背照式图像传感器
技术领域
本申请涉及半导体制造技术领域,特别是涉及一种半导体结构及其制备方法、背照式图像传感器。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)图像传感器,是一种将光学图像转换成电信号的设备,其广泛应用于智能手机、监控安防、汽车电子及机器安防等领域。CMOS图像传感器相较于CCD图像传感器具有价格便宜、带宽较大、防模糊、访问灵活和具有较大的填充系数的优点。其中,背照式入射(Back SideIllumination,BSI)CMOS图像传感器能够通过改变光线入射的方向,提高光线利用率与暗光成像质量。
然而,传统的背照式图像传感器中,通常在芯片的背面制作深沟槽隔离结构(DeepTrench Isolation,DTI),以将不同像素单元隔开,降低相邻像素单元之间的电学信号串扰。然而,深沟槽隔离结构不能从根本上解决背照式图像传感器中存在的串扰不理想效应。并且,随着工艺尺寸缩小至深亚微米,由于在制造深沟槽隔离结构的过程中易诱发等离子体损伤,导致背照式图像传感器的性能偏移,降低器件可靠性。
发明内容
基于此,本公开提供一种半导体结构及其制备方法、背照式图像传感器,至少能够避免等离子体损伤,改善串扰等不理想效应,提升器件可靠性。
为了解决上述技术问题及其他问题,根据一些实施例,本公开的一方面提供一种半导体结构,半导体结构包括衬底,阻挡层,阻光结构以及位于阻挡层的顶面并沿第一方向交替排布的隔离层、功能层,隔离层的顶面低于功能层的顶面,阻挡层位于衬底内沿第一方向延伸;阻光结构位于隔离层的顶面,且阻光结构的顶面高于功能层的顶面;一阻光结构位于沿第一方向相邻的功能层之间;衬底内具有沿第一方向间隔排布的隔离结构;隔离结构自衬底的底面朝向衬底的顶面的方向延伸至阻挡层。
在一些实施例中,阻光结构包括沿衬底的厚度方向层叠的第一阻光层、第二阻光层;第一阻光层位于隔离层的顶面,且第一阻光层的顶面与功能层的顶面齐平;第二阻光层位于第一阻光层的顶面。
在上述实施例的半导体结构中,由于第一阻光层的底面低于功能层的顶面,可以进一步加强相邻功能层之间的阻光效果,避免相邻功能层之间入射光的相互干扰。
在一些实施例中,第一阻光层、第二阻光层为基于同一阻光材料层在不同的工艺步骤中制备而成。
在一些实施例中,功能层内包括感光元件;半导体结构还包括滤光元件,滤光元件位于功能层的顶面、以及沿第一方向相邻的第二阻光层之间。
在一些实施例中,阻光结构的材料包含铝元素、镓元素、铟元素、铊元素或其组合;及/或隔离层的材料包含磷元素、砷元素、硼元素或其组合。
根据一些实施例,本公开的另一方面提供一种背照式图像传感器,包括上述实施例中任一项的半导体结构。
在上述实施例的背照式图像传感器中,通过形成隔离层而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层顶面的阻光结构,加强阻光效果,避免相邻功能层之间入射光的相互干扰。其中,在相邻的功能层之间、以及功能层与隔离结构之间、可以形成由隔离层、阻光结构与阻挡层所构成的封闭结构,加强功能层周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
根据一些实施例,本公开的又一方面提供一种半导体结构的制备方法,包括以下步骤:提供衬底,衬底内具有阻挡层以及沿第一方向间隔排布的隔离结构,隔离结构自衬底的底面朝向衬底的顶面的方向延伸至阻挡层,阻挡层沿第一方向延伸;于阻挡层的顶面形成沿第一方向交替排布的隔离层与功能层,隔离层的顶面低于功能层的顶面;于隔离层的顶面形成阻光结构,阻光结构的顶面高于功能层的顶面;一阻光结构位于沿第一方向相邻的功能层之间。
在上述实施例的半导体结构的制备方法中,通过形成隔离层而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层顶面的阻光结构,加强阻光效果,避免相邻功能层之间入射光的相互干扰。在相邻的功能层之间、以及功能层与隔离结构之间、可以形成由隔离层、阻光结构与阻挡层所构成的封闭结构,加强功能层周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
在一些实施例中,于阻挡层的顶面形成沿第一方向交替排布的隔离层与功能层,包括:于阻挡层的顶面形成沿第一方向间隔排布的功能层,功能层在衬底上的正投影位于沿第一方向相邻的隔离结构之间;形成掩膜层,掩膜层覆盖功能层的顶面;基于掩膜层于阻挡层的顶面形成隔离层,隔离层位于相邻的功能层之间,且隔离层的顶面低于功能层的顶面。
在一些实施例中,基于掩膜层于阻挡层的顶面形成隔离层包括:采用固相扩散工艺形成隔离材料层,隔离材料层覆盖掩膜层、以及衬底暴露的顶面;热处理隔离材料层,以基于隔离材料层分别形成扩散层和牺牲层,扩散层位于阻挡层的顶面以及相邻的功能层之间,且扩散层的顶面与功能层的顶面齐平;热处理后的隔离材料层用于构成牺牲层;去除牺牲层;至少部分扩散层用于构成隔离层。
在上述实施例的半导体结构的制备方法中,通过固相扩散工艺形成隔离层,能够避免等离子体损伤导致的器件性能偏移,提升器件可靠性。
在一些实施例中,于隔离层的顶面形成阻光结构,包括:沉积阻光材料层,阻光材料层覆盖掩膜层的顶面以及扩散层的顶面;阻光材料层包含目标元素;热处理阻光材料层,将目标元素扩散至扩散层中,以替换部分扩散层并形成第一阻光层;剩余的扩散层用于构成隔离层;去除部分热处理后的阻光材料层,直至暴露出掩膜层的顶面,剩余的阻光材料层用于构成第二阻光层;第一阻光层及第二阻光层用于构成阻光结构。
本公开意想不到的技术效果是,通过形成隔离层而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层顶面的阻光结构,加强阻光效果,避免相邻功能层之间入射光的相互干扰。其中,在相邻的功能层之间、以及功能层与隔离结构之间、可以形成由隔离层、阻光结构与阻挡层所构成的封闭结构,加强功能层周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请实施例的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例中提供的一种半导体结构的截面示意图;
图2为本申请另一实施例中提供的一种半导体结构的截面示意图;
图3为本申请一实施例中半导体结构制备方法的流程示意图;
图4为本申请一实施例中半导体结构制备方法中步骤S10所得结构的截面示意图;
图5为本申请一实施例中半导体结构制备方法中步骤S21所得结构的截面示意图;
图6为本申请一实施例中半导体结构制备方法中步骤S221所得结构的截面示意图;
图7为本申请一实施例中半导体结构制备方法中步骤S222所得结构的截面示意图;
图8为本申请一实施例中半导体结构制备方法中步骤S231所得结构的截面示意图;
图9为本申请一实施例中半导体结构制备方法中步骤S232所得结构的截面示意图;
图10为本申请一实施例中半导体结构制备方法中步骤S233所得结构的截面示意图;
图11为本申请一实施例中半导体结构制备方法中步骤S31所得结构的截面示意图;
图12为本申请一实施例中半导体结构制备方法中步骤S32所得结构的截面示意图;
图13为本申请一实施例中半导体结构制备方法中步骤S33所得结构的截面示意图;
图14为本申请一实施例中半导体结构制备方法中步骤S41所得结构的截面示意图;
图15为本申请一实施例中半导体结构制备方法中步骤S42所得结构的截面示意图。
附图标记说明:
10、衬底;101、隔离结构;20、阻挡层;30、阻光结构;31、第一阻光层;32、第二阻光层;301、阻光材料层;40、隔离层;401、隔离材料层;41、扩散层;42、牺牲层;50、功能层;60、滤光元件;70、掩膜层;71、第一掩膜层;72、第二掩膜层;73、第三掩膜层;74、第四掩膜层;701、掩膜材料层;81、第一介质层;82、第二介质层;90、焊盘;91、多晶硅层;92、连接层。
具体实施方式
为了便于理解本申请,下面将参阅相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分,这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分;举例来说,可以将第一掺杂类型成为第二掺杂类型,且类似地,可以将第二掺杂类型成为第一掺杂类型;第一掺杂类型与第二掺杂类型为不同的掺杂类型,譬如,第一掺杂类型可以为P型且第二掺杂类型可以为N型,或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应明白,当术语“组成”和/或“包括”在该说明书中使用时,可以确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时,在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本申请的基本构想,虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参考图1,传统的背照式图像传感器中,通常在芯片的背面制作深沟槽隔离结构以将不同像素单元隔开,降低相邻像素单元之间的电学信号串扰。然而,由于像素单元两侧的深沟槽隔离层40与其对应的浅沟槽隔离结构101之间不完全绝缘,当入射光线直接照射至功能层50的像素单元附近的基底材料时,在基底材料背面的光线可能漫射至邻近的像素单元产生漫射光线与入射光线重新汇合,导致深沟槽隔离结构不能从根本上解决背照式图像传感器中存在的串扰不理想效应。
请继续参考图1,另一方面,位于功能层50上的掩膜层70包括在衬底10上依次层叠设置的第一掩膜层71、第二掩膜层72、第三掩膜层73以及第四掩膜层74,在制造深沟槽隔离的过程中,基于等离子技术的工艺被广泛运用其中。例如,通常采用等离子体刻蚀工艺制造深沟槽。在等离子体环境中,由于放电产生大量的离子和电子,离子由于电极电势或等离子体自偏压的作用而被加速并向晶圆表面运动,这些离子和电子电流被暴露于等离子体中的导电材料收集,此时收集的电荷将诱发等离子体损伤,导致背照式图像传感器的性能偏移,降低器件可靠性,当收集的电荷达到一定程度时甚至会引起器件失效。随着工艺尺寸缩小至深亚微米,等离子体损伤的后果也随之愈发显著。
基于此,本公开提供一种半导体结构及其制备方法、背照式图像传感器,至少能够避免等离子体损伤,改善串扰等不理想效应,提升器件可靠性。
请参考图2,根据一些实施例,提供了一种半导体结构,半导体结构包括衬底10,阻挡层20,阻光结构30以及位于阻挡层20的顶面并沿第一方向交替排布的隔离层40、功能层50,隔离层40的顶面低于功能层50的顶面,阻挡层20位于衬底10内且沿第一方向延伸;阻光结构30位于隔离层40的顶面,且阻光结构30的顶面高于功能层50的顶面;一阻光结构30位于沿第一方向相邻的功能层50之间;衬底10内具有沿第一方向间隔排布的隔离结构101;隔离结构101自衬底10的底面朝向衬底10的顶面的方向延伸至阻挡层20。
请继续参考图2,在上述实施例的半导体结构中,通过形成隔离层40而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层50顶面的阻光结构30,加强阻光效果,避免相邻功能层50之间入射光的相互干扰。其中,在相邻的功能层50之间、以及功能层50与隔离结构101之间、可以形成由隔离层40、阻光结构30与阻挡层20所构成的封闭结构,加强功能层50周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
请继续参考图2,在一些实施例中,第一方向可以为平行于衬底10的方向,即图2中所示的OX方向。衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10是为制作半导体器件提供机械支撑和电性能的半导体结构,衬底10可以为单层结构,也可以为多层结构。例如,衬底10可以为III/V半导体衬底10或II/VI半导体衬底10。本领域的技术人员可以根据衬底10上形成的晶体管类型选择衬底10的类型,因此衬底10的类型不应限制本公开的保护范围。
请继续参考图2,在一些实施例中,隔离结构101可以采用浅沟槽隔离(ShallowTrench Isolation,简称STI),以隔离相邻的两个器件,防止相邻的器件之间因流通电流导致失效,浅沟槽隔离可以减少占用晶圆表面的面积、增加器件的集成度、保持晶圆表面平坦度以及降低通道宽度侵蚀风险。
请继续参考图2,在一些实施例中,阻光结构30包括沿衬底10的厚度方向层叠的第一阻光层31、第二阻光层32;第一阻光层31位于隔离层40的顶面,且第一阻光层31的顶面与功能层50的顶面齐平;第二阻光层32位于第一阻光层31的顶面。
请继续参考图2,示例地,阻挡层20的材料包括氧化硅。
请继续参考图2,在上述实施例的半导体结构中,第一阻光层31与隔离层40共同作为相邻功能层50之间的隔离,且与阻挡层20共同构成封闭结构,进一步加强功能层50周围的绝缘效果,不仅能够改善串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而进一步提升输出图像的质量。并且,由于第一阻光层31的底面低于功能层50的顶面,可以进一步加强相邻功能层50之间的阻光效果,避免相邻功能层50之间入射光的相互干扰。
请继续参考图2,在一些实施例中,第一阻光层31、第二阻光层32为基于同一阻光材料层301在不同的工艺步骤中制备而成。从而简化制造工艺,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。
请继续参考图2,在一些实施例中,阻光结构30的材料包含铝元素、镓元素、铟元素、铊元素或其组合;及/或隔离层40的材料包含磷元素、砷元素、硼元素或其组合。
请继续参考图2,在一些实施例中,功能层50内包括感光元件;半导体结构还包括滤光元件60,滤光元件60位于功能层50的顶面、以及沿第一方向相邻的第二阻光层32之间。示例地,感光元件包括P型半导体层和N型半导体层,例如,感光元件可以包括光电二极管(Photo-Diode,简称PD),光电二极管具有正向导通反向截止的特性,反向的特性还有个电容的特性,当在二极管上加反向偏置电压时,就会给电容充电,当电容充满电荷之后,光子的射入会导致内部激发出新的电子空穴对,与原来充电形成的电子空穴对进行配对放电,形成光电流,光电流给电容充电变成一个电压输出,从而实现光信号与电信号的转换。
请继续参考图2,在一些实施例中,半导体结构还包括介质层(图中未示出),介质层位于功能层50的顶面,防止电子外溢;介质层可以为单层结构,也可以为多层结构,多层介质层的绝缘效果更佳,能够更好地防止电子外溢。在介质层为多层结构的实施例中,当阻光结构30的材料为金属时,第二阻光层32可以与介质层共同用于构成复合金属格栅(Composite Metal Grid,CMG),进一步加强绝缘效果以及对功能层50的电气保护。
请继续参考图2,在一些实施例中,半导体结构还包括焊盘90,焊盘90位于衬底10沿厚度方向(例如OY方向)背离阻光结构30的一侧。焊盘90靠近衬底10底面的一端可以通过连接结构与功能层50相连,焊盘90背离衬底10底面的另一端用于绑定驱动电路板,以实现驱动电路板和功能层50之间的信号传输。在一些实施例中,位于焊盘90与功能层50之间的连接结构包括多晶硅层91及连接层92。多晶硅层91设置于衬底10的底面,连接层92设置于焊盘90与多晶硅层91之间。在一些实施例中,衬底10与焊盘90之间还设置有层间介质层;层间介质层可以为一层,也可以为多层。示例地,层间介质层包括在衬底10的底面依次层叠设置的第一介质层81以及第二介质层82;第一介质层81包括氮化硅层,第二介质层82包括氧化物层,焊盘90的材料包括铜,连接层92包括导电金属层。
请继续参考图2,在一些实施例中,滤光元件60包括红色滤光层、绿色滤光层及蓝色滤光层,红色滤光层、绿色滤光层及蓝色滤光层间隔位于功能层50的顶面。不同颜色的滤光元件60可以拆分反射光中的红、绿、蓝成分,并通过感光元件形成拜尔阵列滤镜,将黑白的传感器图像转换成彩色。
请继续参考图2,根据一些实施例,提供了一种背照式图像传感器,包括上述实施例中任一项的半导体结构。
请继续参考图2,本发明意想不到的技术效果是:在上述实施例的背照式图像传感器中,通过形成隔离层40而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层50顶面的阻光结构30,加强阻光效果,避免相邻功能层50之间入射光的相互干扰。其中,在相邻的功能层50之间、以及功能层50与隔离结构101之间、可以形成由隔离层40、阻光结构30与阻挡层20所构成的封闭结构,加强功能层50周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
请参考图2及图3,根据一些实施例,提供了一种半导体结构的制备方法,包括以下步骤:
步骤S10:提供衬底10,衬底10内具有阻挡层20以及沿第一方向间隔排布的隔离结构101,隔离结构101自衬底10的底面朝向衬底10的顶面的方向延伸至阻挡层20,阻挡层20沿第一方向延伸;
步骤S20:于阻挡层20的顶面形成沿第一方向交替排布的隔离层40与功能层50,隔离层40的顶面低于功能层50的顶面;
步骤S30:于隔离层40的顶面形成阻光结构30,阻光结构30的顶面高于功能层50的顶面;一阻光结构30位于沿第一方向相邻的功能层50之间。
请继续参考图2及图3,在步骤S10中,第一方向可以为平行于衬底10的方向,即图2中所示的OX方向,衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10是为制作半导体器件提供机械支撑和电性能的半导体结构,衬底10可以为单层结构,也可以为多层结构。例如,衬底10可以为III/V半导体衬底10或II/VI半导体衬底10。
请继续参考图2及图3,在步骤S10的一些实施例中,隔离结构101可以采用浅沟槽隔离(Shallow Trench Isolation,简称STI),以隔离相邻的两个器件,防止相邻的器件之间因流通电流导致失效,浅沟槽隔离可以减少占用晶圆表面的面积、增加器件的集成度、保持晶圆表面平坦度以及降低通道宽度侵蚀风险。
请继续参考图2及图3,在步骤S20中,通过形成隔离层40而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。
请继续参考图2及图3,在步骤S30中,通过高于功能层50顶面的阻光结构30,加强阻光效果,避免相邻功能层50之间入射光的相互干扰。其中,在相邻的功能层50之间、以及功能层50与隔离结构101之间、可以形成由隔离层40、阻光结构30与阻挡层20所构成的封闭结构,加强功能层50周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
应该理解的是,虽然图3的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,虽然图3中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
请参考图4,在一些实施例中,衬底10内形成阻挡层20,包括:
步骤S11:采用覆盖式离子注入工艺于衬底10沿厚度方向(例如OY方向)靠近隔离结构101的一侧形成阻挡材料层(未图示),阻挡材料层覆盖隔离结构101的顶面并沿第一方向延伸;
步骤S12:采用退火工艺处理阻挡材料层,以形成阻挡层20;
请继续参考图4,示例地,阻挡材料层的材料包括氧离子或氧元素单质,阻挡层20的材料包括氧化硅。
请参考图4至图12,在一些实施例中,于阻挡层20沿厚度方向(例如OY方向)背离隔离结构101的一侧形成沿第一方向交替排布的隔离层40与功能层50,即步骤S20包括:
步骤S21:于阻挡层20的顶面形成沿第一方向间隔排布的功能层50,功能层50在衬底10上的正投影位于沿第一方向相邻的隔离结构101之间;
步骤S22:形成掩膜层70,掩膜层70覆盖功能层50的顶面;
步骤S23:基于掩膜层70于阻挡层20沿厚度方向(例如OY方向)背离隔离结构101的一侧形成隔离层40,隔离层40位于相邻的功能层50之间,且隔离层40的顶面低于功能层50的顶面。
请参考图4及图5,在步骤S21的一些实施例中,功能层50内包括感光元件;示例地,感光元件包括P型半导体层和N型半导体层,例如,感光元件可以包括光电二极管(Photo-Diode,简称PD),光电二极管具有正向导通反向截止的特殊,反向的特性还有个电容的特性,当在二极管上加反向偏置电压时,就会给电容充电,当电容充满电荷之后,光子的射入会导致内部激发出新的电子空穴对,与原来充电形成的电子空穴对进行配对放电,形成光电流,光电流给电容充电变成一个电压输出,从而实现光信号与电信号的转换。
请参考图6至图7,在一些实施例中,形成掩膜层70,即步骤S22包括:
步骤S221:形成覆盖衬底10顶面的掩膜材料层701;
步骤S222:图形化掩膜材料层701,剩余的掩膜材料层701覆盖功能层50的顶面,剩余的掩膜材料层701构成掩膜层70。
请参考图8至图12,在一些实施例中,基于掩膜层70于阻挡层20沿厚度方向(例如OY方向)背离隔离结构101的一侧形成隔离层40,即步骤23包括:
步骤231:采用固相扩散工艺形成隔离材料层401,隔离材料层401覆盖掩膜层70、以及衬底10暴露的顶面;
步骤232:热处理隔离材料层401,以基于隔离材料层401分别形成扩散层41和牺牲层42,扩散层41位于阻挡层20的顶面以及相邻的功能层50之间,且扩散层41的顶面与功能层50的顶面齐平;热处理后的隔离材料层401用于构成牺牲层42;
步骤233:去除牺牲层42;至少部分扩散层41用于构成隔离层40。
请参考图8,在步骤S21的一些实施例中,隔离材料层401的材料包含磷元素、砷元素、硼元素或其组合。在隔离材料层401包含硼元素时,且衬底10为硅衬底10的实施例中,隔离材料层401可以为硼化硅;采用固相扩散工艺沉积硼化硅时,硼原子在掩膜层70以及衬底10暴露的顶面,沿着硅晶体内晶格空位跳跃前进扩散,硼原子扩散时占据晶格格点的正常位置,不改变原来硅材料的晶体结构,从而实现隔离材料层401的沉积。
请参考图8及图9,在步骤S22中,示例地,热处理包括退火处理。在隔离材料层401为硼化硅的实施例中,退火处理硼化硅,以使隔离材料层401中的硼元素扩散至衬底10中,形成位于阻挡层20的顶面以及相邻的功能层50之间的扩散层41;同时,隔离材料层401中的硅元素保留在功能层50的顶面,退火工艺处理后的绝缘隔离材料层401用于构成牺牲层42。
请参考图9及图10,在步骤S23中,示例地,可以采用湿法刻蚀工艺去除牺牲层42。
请参考图8至图12,在上述实施例的半导体结构的制备方法中,通过固相扩散工艺形成隔离层40,能够避免等离子体损伤导致的器件性能偏移,提升器件可靠性。
请参考图11至图13,在一些实施例中,于隔离层40的顶面形成阻光结构30,即步骤S30包括:
步骤S31:沉积阻光材料层301,阻光材料层301覆盖掩膜层70的顶面以及扩散层41的顶面;阻光材料层301包含目标元素;
步骤S32:热处理阻光材料层301,将目标元素扩散至部分扩散层41中,以替换部分扩散层41并形成第一阻光层31;剩余的扩散层41用于构成隔离层40;
步骤S33:去除部分热处理后的阻光材料层301,直至暴露出掩膜层70的顶面,剩余的阻光材料层301用于构成第二阻光层32;第一阻光层31及第二阻光层32用于构成阻光结构30。
请参考图11,在步骤S31中,沉积阻光材料层301所采用的沉积工艺可以包括但不限于化学气相沉积工艺(Chemical Vapor Deposition,CVD)、原子层沉积工艺(AtomicLayer Deposition,ALD)、高密度等离子沉积(High Density Plasma,HDP)工艺、等离子体增强沉积工艺及旋涂介质层70(Spin-on Dielectric,SOD)等工艺中的一种或多种。
请参考图11及图12,在步骤S32中,示例地,热处理包括退火处理,退火处理阻光材料层301,将目标元素扩散至部分扩散层41中,以使目标元素扩散至衬底10中,经过退火处理包含目标元素的部分扩散层41用于构成第一阻光层31,剩余的扩散层41用于构成隔离层40。步骤S33:
请参考图12及图13,在步骤S32中,可以采取干法刻蚀工艺去除部分热处理后的阻光材料层301。干法刻蚀工艺可以包括但不限于反应离子刻蚀(RIE)、感应耦合等离子体刻蚀(ICP)及高浓度等离子体刻蚀(HDP)等中一种或多种。
请参考图13,在一些实施例中,目标元素包括铝元素、镓元素、铟元素、铊元素或其组合,即,阻光结构30的材料包含铝元素、镓元素、铟元素、铊元素或其组合。
请参考图13至图15,在一些实施例中,在形成阻光结构30之后,还包括:
步骤S41:去除所述掩膜层70;
步骤S42:形成滤光元件60,所述滤光元件60覆盖所述功能层50靠近所述第二表面的表面,且位于相邻的所述第二阻光层32之间。
请参考图15,在步骤S42的一些实施例中,滤光元件60包括红色滤光层、绿色滤光层及蓝色滤光层,红色滤光层、绿色滤光层及蓝色滤光层间隔位于功能层50的顶面。不同颜色的滤光元件60可以拆分反射光中的红、绿、蓝成分,并通过感光元件形成拜尔阵列滤镜,将黑白的传感器图像转换成彩色。
请继续参考图15,示例地,形成滤光元件60包括:
步骤S421:涂覆一层红色感光胶,通过曝光、显影、烘烤形成与像素对应的红色滤光层,烘烤工艺包括涂布结束后进行的前烘及显影结束后进行的后烘,烘烤工艺可以使基片上的有机膜更加坚固,可以采用烘箱进行烘烤;显影工艺可以采用显影机对基片进行喷淋显影,显影后再使用纯水进行喷淋冲洗,并使用氮气进行吹扫烘干;重复上述工艺制作出绿色滤光层及/或蓝色滤光层,此处不再赘述。
步骤S422:将标准尺寸的玻璃片用胶水贴在制备好的基片上,贴好后进行紫外线固化或者热固化,形成滤光元件60。
请参考图2,在一些实施例中,还可以于衬底10沿厚度方向(例如OY方向)靠近组光结构30的一侧形成介质层(图中未示出),介质层能够防止电子外溢;介质层可以为单层结构,也可以为多层结构,多层介质层的绝缘效果更佳,能够更好地防止电子外溢。在介质层为多层结构的实施例中,当阻光结构30的材料为金属时,第二阻光层32可以与介质层共同构成复合金属格栅,进一步加强绝缘效果以及对功能层50的电气保护。
请继续参考图2,在一些实施例中,还可以于衬底10沿厚度方向(例如OY方向)背离隔离结构101的一侧形成焊盘90,焊盘90靠近衬底10底面的一端可以通过连接结构与功能层50相连,焊盘90背离衬底10底面的另一端用于绑定驱动电路板,以实现驱动电路板和功能层50之间的信号传输。在一些实施例中,位于焊盘90与功能层50之间的连接结构包括多晶硅层91及连接层92。多晶硅层91设置于衬底10的底面,连接层92设置于焊盘90与多晶硅层91之间。在一些实施例中,衬底10与焊盘90之间还可以形成层间介质层;层间介质层可以为一层,也可以为多层。示例地,层间介质层包括在衬底10的底面依次层叠设置的第一介质层81以及第二介质层82;第一介质层81包括氮化硅层,第二介质层82包括氧化物层,焊盘90的材料包括铜,连接层92包括导电金属层。
综上,本公开意想不到的技术效果是,通过形成隔离层而非传统的深沟槽隔离,避免等离子体损伤导致的器件性能偏移,提升器件可靠性。并且,通过高于功能层顶面的阻光结构,加强阻光效果,避免相邻功能层之间入射光的相互干扰。其中,在相邻的功能层之间、以及功能层与隔离结构之间、可以形成由隔离层、阻光结构与阻挡层所构成的封闭结构,加强功能层周围的绝缘效果,不仅能够改善光线漫射至邻近的像素单元产生漫射光线与入射光线重新汇合导致串扰等不理想效应,还可以有效避免暗电流或白像素的产生,从而提升输出图像的质量。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对公开专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。

Claims (10)

1.一种半导体结构,其特征在于,包括衬底,阻挡层,阻光结构以及位于所述阻挡层的顶面并沿第一方向交替排布的隔离层、功能层,所述隔离层的顶面低于所述功能层的顶面,所述阻挡层位于所述衬底内且沿所述第一方向延伸;
所述阻光结构位于所述隔离层的顶面,且所述阻光结构的顶面高于所述功能层的顶面;一所述阻光结构位于沿所述第一方向相邻的所述功能层之间;
所述衬底内具有沿所述第一方向间隔排布的隔离结构;所述隔离结构自所述衬底的底面朝向所述衬底的顶面的方向延伸至所述阻挡层。
2.如权利要求1所述的半导体结构,其特征在于,所述阻光结构包括沿所述衬底的厚度方向层叠的第一阻光层、第二阻光层;
所述第一阻光层位于所述隔离层的顶面,且所述第一阻光层的顶面与所述功能层的顶面齐平;
所述第二阻光层位于所述第一阻光层的顶面。
3.如权利要求2所述的半导体结构,其特征在于,所述第一阻光层、所述第二阻光层为基于同一阻光材料层在不同的工艺步骤中制备而成。
4.如权利要求2所述的半导体结构,其特征在于,所述功能层内包括感光元件;所述半导体结构还包括:
滤光元件,位于所述功能层的顶面、以及沿所述第一方向相邻的所述第二阻光层之间。
5.如权利要求1-4任一项所述的半导体结构,其特征在于,所述阻光结构的材料包含铝元素、镓元素、铟元素、铊元素或其组合;及/或
所述隔离层的材料包含磷元素、砷元素、硼元素或其组合。
6.一种背照式图像传感器,其特征在于,包括权利要求1-5任一项所述的半导体结构。
7.一种半导体结构的制备方法,其特征在于,包括:
提供衬底,所述衬底内具有阻挡层以及沿第一方向间隔排布的隔离结构,所述隔离结构自所述衬底的底面朝向所述衬底的顶面的方向延伸至所述阻挡层,所述阻挡层沿所述第一方向延伸;
于所述阻挡层的顶面形成沿所述第一方向交替排布的隔离层与功能层,所述隔离层的顶面低于所述功能层的顶面;
于所述隔离层的顶面形成阻光结构,所述阻光结构的顶面高于所述功能层的顶面;一所述阻光结构位于沿所述第一方向相邻的所述功能层之间。
8.如权利要求7所述的半导体结构的制备方法,其特征在于,所述于所述阻挡层的顶面形成沿所述第一方向交替排布的隔离层与功能层,包括:
于所述阻挡层的顶面形成沿所述第一方向间隔排布的功能层,所述功能层在所述衬底上的正投影位于沿所述第一方向相邻的所述隔离结构之间;
形成掩膜层,所述掩膜层覆盖所述功能层的顶面;
基于所述掩膜层于所述阻挡层的顶面形成所述隔离层,所述隔离层位于相邻的所述功能层之间,且所述隔离层的顶面低于所述功能层的顶面。
9.如权利要求8所述的半导体结构的制备方法,其特征在于,所述基于所述掩膜层于所述阻挡层的顶面形成所述隔离层,包括:
采用固相扩散工艺形成隔离材料层,所述隔离材料层覆盖所述掩膜层、以及所述衬底暴露的顶面;
热处理所述隔离材料层,以基于所述隔离材料层分别形成扩散层和牺牲层,所述扩散层位于所述阻挡层的顶面以及相邻的所述功能层之间,且所述扩散层的顶面与所述功能层的顶面齐平;热处理后的所述隔离材料层用于构成所述牺牲层;
去除所述牺牲层;至少部分所述扩散层用于构成所述隔离层。
10.如权利要求9所述的半导体结构的制备方法,其特征在于,所述于所述隔离层的顶面形成阻光结构,包括:
沉积阻光材料层,所述阻光材料层覆盖所述掩膜层的顶面以及所述扩散层的顶面;所述阻光材料层包含目标元素;
热处理所述阻光材料层,将所述目标元素扩散至所述扩散层中,以替换部分所述扩散层并形成第一阻光层;剩余的所述扩散层用于构成所述隔离层;
去除部分热处理后的所述阻光材料层,直至暴露出所述掩膜层的顶面,剩余的所述阻光材料层用于构成第二阻光层;所述第一阻光层及所述第二阻光层用于构成所述阻光结构。
CN202311561604.9A 2023-11-22 2023-11-22 半导体结构及其制备方法、背照式图像传感器 Active CN117293155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311561604.9A CN117293155B (zh) 2023-11-22 2023-11-22 半导体结构及其制备方法、背照式图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311561604.9A CN117293155B (zh) 2023-11-22 2023-11-22 半导体结构及其制备方法、背照式图像传感器

Publications (2)

Publication Number Publication Date
CN117293155A true CN117293155A (zh) 2023-12-26
CN117293155B CN117293155B (zh) 2024-02-20

Family

ID=89244665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311561604.9A Active CN117293155B (zh) 2023-11-22 2023-11-22 半导体结构及其制备方法、背照式图像传感器

Country Status (1)

Country Link
CN (1) CN117293155B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US20150243805A1 (en) * 2014-02-27 2015-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
CN109192742A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 背照式图像传感器及其形成方法
US20190139997A1 (en) * 2017-11-09 2019-05-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device and method for manufacturing the same
CN114256391A (zh) * 2021-12-22 2022-03-29 深圳市思坦科技有限公司 显示基板的制作方法、显示基板及显示装置
CN115810640A (zh) * 2021-09-13 2023-03-17 格科微电子(上海)有限公司 背照式图像传感器及其形成方法
CN116110923A (zh) * 2023-03-31 2023-05-12 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构
CN116153951A (zh) * 2021-11-22 2023-05-23 格科微电子(上海)有限公司 背照式图像传感器的形成方法
CN116504800A (zh) * 2023-06-29 2023-07-28 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构
CN116564983A (zh) * 2022-04-12 2023-08-08 台湾积体电路制造股份有限公司 图像传感器及其形成方法
CN116802812A (zh) * 2021-03-16 2023-09-22 索尼半导体解决方案公司 摄像装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
US20150243805A1 (en) * 2014-02-27 2015-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US20190139997A1 (en) * 2017-11-09 2019-05-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device and method for manufacturing the same
CN109192742A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 背照式图像传感器及其形成方法
CN116802812A (zh) * 2021-03-16 2023-09-22 索尼半导体解决方案公司 摄像装置
CN115810640A (zh) * 2021-09-13 2023-03-17 格科微电子(上海)有限公司 背照式图像传感器及其形成方法
CN116153951A (zh) * 2021-11-22 2023-05-23 格科微电子(上海)有限公司 背照式图像传感器的形成方法
CN114256391A (zh) * 2021-12-22 2022-03-29 深圳市思坦科技有限公司 显示基板的制作方法、显示基板及显示装置
CN116564983A (zh) * 2022-04-12 2023-08-08 台湾积体电路制造股份有限公司 图像传感器及其形成方法
CN116110923A (zh) * 2023-03-31 2023-05-12 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构
CN116504800A (zh) * 2023-06-29 2023-07-28 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构

Also Published As

Publication number Publication date
CN117293155B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
CN102683358B (zh) 固体摄像器件、其制造方法以及电子装置
US7232712B2 (en) CMOS image sensor and method for fabricating the same
JP3723124B2 (ja) 固体撮像装置
US20080157141A1 (en) Cmos device and method of manufacturing the same
US7560330B2 (en) CMOS image sensor and method for manufacturing the same
WO2011141974A1 (ja) 固体撮像素子及びその製造方法
JP2005347325A (ja) 固体撮像素子及びその製造方法
CN117219649B (zh) 半导体结构及其制备方法
US7485939B2 (en) Solid-state imaging device having a defect control layer and an inversion layer between a trench and a charge accumulating area
US20090101949A1 (en) Image sensor and method for manufacturing the same
US8828775B2 (en) Image sensor and method for fabricating same
KR100558529B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
CN117293155B (zh) 半导体结构及其制备方法、背照式图像传感器
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
KR100700267B1 (ko) 이미지센서 및 그 제조 방법
US7598135B2 (en) Method for fabricating CMOS image sensor
KR20030037295A (ko) 이미지센서 및 그 제조 방법
JP2005129965A (ja) 固体撮像装置
KR101024825B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
CN116247069B (zh) 半导体结构及其制备方法、背照式图像传感器
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
KR20060125177A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20070036532A (ko) 시모스 이미지센서 제조 방법
KR100724257B1 (ko) 이미지 센서의 포토 다이오드 및 그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant