CN117278021A - 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构 - Google Patents

一种4H-SiC MOSFET的宽温度范围逻辑门电路结构 Download PDF

Info

Publication number
CN117278021A
CN117278021A CN202311135157.0A CN202311135157A CN117278021A CN 117278021 A CN117278021 A CN 117278021A CN 202311135157 A CN202311135157 A CN 202311135157A CN 117278021 A CN117278021 A CN 117278021A
Authority
CN
China
Prior art keywords
logic
mos transistor
mos
mos tube
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311135157.0A
Other languages
English (en)
Inventor
张艺蒙
孙毓寅
张玉明
杨文豪
元磊
孙乐嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202311135157.0A priority Critical patent/CN117278021A/zh
Publication of CN117278021A publication Critical patent/CN117278021A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种4H‑SiC MOSFET的宽温度范围逻辑门电路结构，该宽温度范围逻辑门电路结构包括至少两个MOS管，各个MOS管按照预设连接关系进行连接，以使逻辑门电路实现相应的逻辑运算，逻辑门电路包括逻辑非门电路、逻辑与非门电路和逻辑或非门电路，预设连接关系为非门连接关系、与非门连接关系和或非门连接关系，逻辑运算包括非逻辑、与非逻辑和或非逻辑，MOS管均为4H‑SiC MOSFET器件。本发明的宽温度范围逻辑门电路结构能够实现全部为4H‑SiC MOSFET构成的逻辑门电路在25℃到500℃范围内稳定工作，可以适应不同半导体材料的MOS管温度特性，具有普适性，可用于各种电路中产生参考电压。

Description

一种4H-SiC MOSFET的宽温度范围逻辑门电路结构
技术领域
本发明属于集成电路技术领域，涉及一种4H-SiC MOSFET的宽温度范围逻辑门电路结构。
背景技术
现有的逻辑门使用N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)和P型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，PMOS)，由于其阈值电压量受温度的影响有差异，当电路工作温度升高，上拉网络即PMOSFET信号上拉能力变强，下拉网络即NMOSFET信号下拉能力变强，但是二者的变化量并不相同，因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)非门、与非门和或非门的开关阈值会受到温度的影响。因此，需要设计宽温度范围的电路。
在4H-SiC金氧半场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)的宽温度范围电路设计方法中，数字电路设计是重要的一环，简单非门、与非门和或非门三种逻辑运算的实现，可以满足数字电路设计的基础要求。但是，由于4H-SiC器件的空穴迁移率低，4H-SiC MOSFET制造的数字逻辑门其上拉与下拉网络受温度影响后的改变量差别较大，会导致在大温度跨度下电路性能的不稳定，因此常用的硅基CMOS数字逻辑门电路结构无法直接应用到4H-SiC集成电路中。所以，对4H-SiC MOSFET构成的数字逻辑门进行研究和设计非常必要。
发明内容
本发明的目的是提供一种4H-SiC MOSFET的宽温度范围逻辑门电路结构。本发明所采用的技术方案是：
一种4H-SiC MOSFET的宽温度范围逻辑门电路结构，包括至少两个MOS管，各个所述MOS管按照预设连接关系进行连接，以使逻辑门电路实现相应的逻辑运算；
所述逻辑门电路包括逻辑非门电路、逻辑与非门电路和逻辑或非门电路；
所述预设连接关系为非门连接关系、与非门连接关系和或非门连接关系；
所述MOS管均为4H-SiC MOSFET器件。
在本发明的一个实施例中，所述逻辑运算包括非逻辑、与非逻辑和或非逻辑；
所述逻辑非门电路中，当输入为高电平时，电路输出低电平，当输入信号为低电平时，电路输出信号为高电平；
所述逻辑与非门电路中，当两输入信号均为高电平时，电路输出低电平，其余情况下均输出高电平；
所述逻辑或非门电路中，当两输入信号均为低电平时，电路输出信号为高电平，其余情况下均输出低电平。
在本发明的一个实施例中，所述逻辑非门电路包括第二十一MOS管M21和第二十二MOS管M22；
所述第二十一MOS管M21的源极接地，所述第二十一MOS管M21的栅极与第五信号输入端Vin5连接，所述第二十一MOS管M21的漏极和所述第二十二MOS管M22的源极均与第三信号输出端Vout3连接，所述第二十二MOS管M22的漏极和栅极均与第三输入电源端VDD3连接。
在本发明的一个实施例中，所述逻辑与非门电路包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第一电阻R1；
所述第一MOS管M1的栅极与第一信号输入端Vin1连接，所述第九MOS管M9的栅极与第二信号输入端Vin2连接，所述第一MOS管M1的漏极和所述第二MOS管M2的源极均与所述第三MOS管M3的栅极连接，所述第三MOS管M3的漏极和所述第四MOS管M4的源极与所述第六MOS管M6的栅极连接，所述第九MOS管M9的漏极和所述第十MOS管M10的源极与所述第七MOS管M7的栅极连接，所述第七MOS管M7的漏极和所述第八MOS管M8的源极与所述第五MOS管M5的栅极连接，所述第五MOS管M5的漏极与所述第六MOS管M6的源极连接，所述第一MOS管M1的源极、所述第三MOS管M3的源极、所述第五MOS管M5的源极、所述第七MOS管M7的源极和所述第九MOS管M9的源极均接地，所述第一电阻R1的一端与所述第二MOS管M2的栅极和漏极、所述第四MOS管M4的栅极和漏极、所述第八MOS管M8的栅极和漏极、所述第十MOS管M10的栅极和漏极均与第一输入电源端VDD1连接，所述第一电阻R1的另一端和所述第六MOS管M6的漏极均与第一信号输出端Vout1连接。
在本发明的一个实施例中，所述逻辑或非门电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20和第二电阻R2；
所述第十一MOS管M11的栅极与第三信号输入端Vin3连接，所述第十九MOS管M19的栅极与第四信号输入端Vin4连接，所述第十一MOS管M11的漏极和所述第十二MOS管M12的源极均与所述第十三MOS管M13的栅极连接，所述第十三MOS管M13的漏极和第十四MOS管M14的源极均与第十五MOS管M15的栅极连接，所述第十九MOS管M19的漏极和所述第二十MOS管M20的源极均与第十七MOS管M17的栅极连接，所述第十七MOS管M17的漏极和所述第十八MOS管M18的源极均与所述第十六MOS管M16的栅极连接，所述第十一MOS管M11的源极、所述第十三MOS管M13的源极、所述第十五MOS管M15的源极、所述第十六MOS管M16的源极、所述第十七MOS管M17的源极、所述第十九MOS管M19的源极均接地，所述第二电阻R2的一端与所述第十二MOS管M12的栅极和漏极、所述第十四MOS管M14的栅极和漏极、所述第十八MOS管M18的栅极和漏极、所述第二十MOS管M20的栅极和漏极均与第二输入电源端VDD2连接，所述第二电阻R2的另一端、所述第十六MOS管M16的漏极和所述第十五MOS管M15的漏极均与第二信号输出端Vout2连接。
在本发明的一个实施例中，所述逻辑非门电路是由两个增强型NMOS管构成的E/E饱和负载NMOS反相器。
在本发明的一个实施例中，当输入信号为低电平时，所述第二十一MOS管M21管关断，所述第二十二MOS管M22管开通作为上拉网络，输出端被拉高；当输入信号由低电平转高电平时，所述第二十一MOS管M21管逐渐打开作为下拉网络，所述第二十二MOS管M22管一直开通，所述第二十一MOS管M21的VGS1值会逐渐超过所述第二十二MOS管M22管，下拉能力逐渐增强；当输入信号彻底为高电平时，输出端被拉低。
在本发明的一个实施例中，所述E/E饱和负载NMOS反相器中两个NMOS宽长比相等时，所述逻辑非门电路的开关阈值稳定在所述第三输入电源端VDD3所给电压的一半。
在本发明的一个实施例中，所述逻辑与非门电路和所述逻辑或非门电路均以两级所述逻辑非门电路作为信号输入端，当所述逻辑非门电路中NMOS宽长比一致时，所述逻辑与非门电路和所述逻辑或非门电路的信号输入端将不会有开关阈值的变化。
本发明的有益效果：
本发明的宽温度范围逻辑门电路结构，包括逻辑非门电路、逻辑与非门电路和逻辑或非门电路，能够实现全部为4H-SiC MOSFET构成的逻辑门电路在25℃到500℃范围内稳定工作，可以适应不同半导体材料的MOS管温度特性，具有普适性，而且电路结构复杂度低，可用于各种电路中产生参考电压。
附图说明
图1是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑非门电路结构示意图；
图2是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路结构示意图；
图3是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑或非门电路结构示意图；
图4是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑非门电路结构在不同温度下的仿真结果示意图；
图5是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路第一输入信号和逻辑或非门电路第三输入信号的示意图。
图6是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路第二输入信号和逻辑或非门电路第四输入信号的示意图。
图7是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路在不同温度下的仿真结果示意图。
图8是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑或非门电路在不同温度下的仿真结果示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明实施例提供了一种4H-SiC MOSFET的宽温度范围逻辑门电路结构，参照附图1-附图3，该宽温度范围逻辑门电路结构包括至少两个MOS管，各个MOS管按照预设连接关系进行连接，以使逻辑门电路实现相应的逻辑运算。本发明实施例的逻辑门电路包括逻辑非门电路、逻辑与非门电路和逻辑或非门电路，预设连接关系为非门连接关系、与非门连接关系和或非门连接关系。其中，MOS管均为4H-SiC MOSFET器件。
本发明实施例的逻辑运算包括非逻辑、与非逻辑和或非逻辑。逻辑非门电路中，当输入为高电平时，电路输出低电平，当输入信号为低电平时，电路输出信号为高电平。该逻辑非门电路可以做到开关阈值不随温度改变而改变，其稳定工作范围在常温到500℃。逻辑与非门电路中，当两输入信号均为高电平时，电路输出低电平，其余情况下均输出高电平。该逻辑与非门电路可以做到开关阈值不随温度改变而改变，其稳定工作范围在常温到500℃。逻辑或非门电路中，当两输入信号均为低电平时，电路输出信号为高电平，其余情况下均输出低电平。该逻辑或非门电路可以做到开关阈值不随温度改变而改变，其稳定工作范围在常温到500℃。
本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑非门电路结构参照附图1，该逻辑非门电路包括第二十一MOS管M21和第二十二MOS管M22。第二十一MOS管M21的源极接地，第二十一MOS管M21的栅极与第五信号输入端Vin5连接，第二十一MOS管M21的漏极和第二十二MOS管M22的源极均与第三信号输出端Vout3连接，第二十二MOS管M22的漏极和栅极均与第三输入电源端VDD3连接。
本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路结构参照附图2，该逻辑与非门电路包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第一电阻R1。第一MOS管M1的栅极与第一信号输入端Vin1连接，第九MOS管M9的栅极与第二信号输入端Vin2连接，第一MOS管M1的漏极和第二MOS管M2的源极均与第三MOS管M3的栅极连接，第三MOS管M3的漏极和第四MOS管M4的源极与第六MOS管M6的栅极连接，第九MOS管M9的漏极和第十MOS管M10的源极与第七MOS管M7的栅极连接，第七MOS管M7的漏极和第八MOS管M8的源极与第五MOS管M5的栅极连接，第五MOS管M5的漏极与第六MOS管M6的源极连接，第一MOS管M1的源极、第三MOS管M3的源极、第五MOS管M5的源极、第七MOS管M7的源极和第九MOS管M9的源极均接地，第一电阻R1的一端与第二MOS管M2的栅极和漏极、第四MOS管M4的栅极和漏极、第八MOS管M8的栅极和漏极、第十MOS管M10的栅极和漏极均与第一输入电源端VDD1连接，第一电阻R1的另一端和第六MOS管M6的漏极均与第一信号输出端Vout1连接。
本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑或非门电路结构参照附图3，该逻辑或非门电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20和第二电阻R2。第十一MOS管M11的栅极与第三信号输入端Vin3连接，第十九MOS管M19的栅极与第四信号输入端Vin4连接，第十一MOS管M11的漏极和第十二MOS管M12的源极均与第十三MOS管M13的栅极连接，第十三MOS管M13的漏极和第十四MOS管M14的源极均与第十五MOS管M15的栅极连接，第十九MOS管M19的漏极和第二十MOS管M20的源极均与第十七MOS管M17的栅极连接，第十七MOS管M17的漏极和第十八MOS管M18的源极均与第十六MOS管M16的栅极连接，第十一MOS管M11的源极、第十三MOS管M13的源极、第十五MOS管M15的源极、第十六MOS管M16的源极、第十七MOS管M17的源极、第十九MOS管M19的源极均接地，第二电阻R2的一端与第十二MOS管M12的栅极和漏极、第十四MOS管M14的栅极和漏极、第十八MOS管M18的栅极和漏极、第二十MOS管M20的栅极和漏极均与第二输入电源端VDD2连接，第二电阻R2的另一端、第十六MOS管M16的漏极和第十五MOS管M15的漏极均与第二信号输出端Vout2连接。
本发明实施例的宽温度范围逻辑门电路结构中，逻辑非门电路是由两个增强型NMOS管构成的E/E饱和负载NMOS反相器。当输入信号为低电平时，第二十一MOS管M21管关断，第二十二MOS管M22管开通作为上拉网络，输出端被拉高；当输入信号由低电平转高电平时，第二十一MOS管M21管逐渐打开作为下拉网络，第二十二MOS管M22管一直开通，由于第二十一MOS管M21的VGS1值会逐渐超过第二十二MOS管M22管，因此下拉能力逐渐增强；当输入信号彻底为高电平时，输出端被拉低。
E/E饱和负载NMOS反相器中两个NMOS宽长比相等时，逻辑非门电路的开关阈值稳定在第三输入电源端VDD3所给电压的一半，达到不受温度影响的效果。
在本发明的一个实施例中，逻辑与非门电路和逻辑或非门电路均以两级逻辑非门电路作为信号输入端，当逻辑非门电路中NMOS宽长比一致时，逻辑与非门电路和逻辑或非门电路的信号输入端将不会有开关阈值的变化。当逻辑与非门电路两输入信号均为高电平时，电路输出低电平，其余情况下均输出高电平，其电路可以做到开关阈值不随温度改变而改变，其稳定工作范围在常温到500℃。逻辑或非门电路以两级逻辑非门电路作为信号输入端，当逻辑非门电路中NMOS宽长比一致时，逻辑或非门电路的信号输入端将不会有开关阈值的变化。示例性的，当逻辑或非门电路两输入信号均为低电平时，电路输出信号为高电平，其余情况下均输出低电平，其电路可以做到开关阈值不随温度改变而改变，其稳定工作范围在常温到500℃。
在本发明的一个实施例中，逻辑非门电路的翻转电平维持在10V左右，受到温度影响在25℃到500℃范围内，翻转电平变化幅度仅在6％左右；逻辑与非门电路的翻转电平维持在10V左右，受到温度影响在25℃到500℃范围内，翻转电平变化幅度仅在5％左右；逻辑或非门电路的翻转电平维持在10V左右，受到温度影响在25℃到500℃范围内，翻转电平变化幅度仅在5％左右。
下面对本发明提供的4H-SiC MOSFET的宽温度范围逻辑门电路结构的原理进行说明：
参见附图1，E/E饱和负载NMOS反向器的组成结构是两个增强型NMOS管，从其中一个NMOS管的栅端输入信号，另一个NMOS管采用饱和接法作为负载，当输入信号为低电平时，第二十一MOS管M21管关断，第二十二MOS管M22管开通作为上拉网络，输出端被拉高；当输入信号由低电平转高电平时，第二十一MOS管M21管逐渐打开作为下拉网络，第二十二MOS管M22管一直开通，由于第二十一MOS管M21管的VGS值会逐渐超过第二十二MOS管M22管，因此下拉能力逐渐更强，当输入信号彻底为高时输出端被拉低，通过分析可以看出该结构具备作为反相器的能力。
同样方法来计算E/E饱和负载NMOS反向器的开关阈值VM，翻转处第五信号输入端的电压值等于第三信号输出端的电压值，两个NMOS管都处于饱和区，利用通过两个NMOS管的电流相等，有：
公式(1)变形，进一步推导得：
公式(2)右边是只由器件尺寸比决定的量，将其定义为X，有：
公式(3)变形，推导得：
观察结果可以发现，当X取1时，公式(4)变为：
上述公式(1)、(2)、(3)、(4)和(5)中，μn为电子迁移率，Coxn为N型4H-SiC MOSFET的氧化层电容，W为晶体管导电沟道宽度，L为晶体管导电沟道长度，W和L下标数字对应晶体管编号，VM为反相器开关阈值，Vthn为N型4H-SiC MOSFET的阈值电压，VDD3为第三输入电源端的电压值。
此时的结果不再含有温度变量，可以认为此结构下的反相器开关阈值VM可以做到不随温度而改变，能够在常温到500℃范围内稳定工作。
以E/E饱和负载NMOS反向器为基础进行逻辑与非门电路和逻辑或非门电路的设计，电路结构如附图2和附图3所示。
逻辑与非门电路和逻辑或非门电路都先用两级E/E饱和负载NMOS反向器做信号输入端，因此信号输入端不会有开关阈值的变化，逻辑与非门电路之后接入串联的两个NMOS，只有当两个输入信号均为高电平时，输出信号为低电平，其余情况均被电阻拉高，输出结果为高电平，实现与非逻辑；逻辑或非门电路之后接入并联的两个NMOS，当两个输入信号任意为高电平时，输出信号为低电平，只有当两个输入信号均为低电平时被电阻拉高，输出结果为高电平，实现或非逻辑。至此可以认为4H-SiC MOSFET数字逻辑门基本逻辑运算能力完备，可以实现与、或、非运算，且电路可以做到开关阈值随温度不变，4H-SiC MOSFET数字电路能够在常温到500℃范围内稳定工作。
附图4是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑非门电路结构在不同温度下的仿真结果示意图。参照附图4，在条件为第三输入电源端VDD3的电压值等于20V，第五信号输入端Vin5的电压值从0V变化到20V、温度变化范围为25-500℃时，逻辑非门电路的仿真结果附如附图4所示。翻转电平基本维持在10V左右，受到温度影响在25℃到500℃范围内翻转电压变化幅度仅在6％左右。
附图5是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路第一输入信号和逻辑或非门电路第三输入信号的示意图。参照附图5，在条件为第一输入电源端VDD1的电压值等于20V时，第一信号输入端Vin1和第三信号输入端Vin3的电压值均从20V变化到0V再变化到20V。
附图6是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路第三输入信号和逻辑或非门电路第四输入信号的示意图。参照附图6，在条件为第二输入电源端VDD2的电压值等于20V时，第二信号输入端Vin2和第四信号输入端Vin4的电压值均从0V变化到20V再变化到0V。
附图7是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑与非门电路结构在不同温度下的仿真结果示意图。在条件为第一输入电源端VDD1的电压值等于20V，第一信号输入端Vin1的电压值从20V变化到0V再变化到20V、第二信号输入端Vin2的电压值从0V变化到20V再变化到0V、温度变化范围为25-500℃时，逻辑与非门电路的仿真结果如附图7所示。翻转电平基本维持在10V左右，受到温度影响在25℃到500℃范围内翻转电压变化幅度仅在5％左右。
附图8是本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑或非门电路结构在不同温度下的仿真结果示意图。在条件为第二输入电源端VDD2的电压值等于20V，第三信号输入端Vin3的电压值从20V变化到0V再变化到20V、第四信号输入端Vin4的电压值从0V变化到20V再变化到0V、温度变化范围为25-500℃时，逻辑或非门电路的仿真结果如附图8所示。翻转电平基本维持在10V左右，受到温度影响在25℃到500℃范围内翻转电压变化幅度仅在5％左右。
本发明实施例的宽温度范围逻辑门电路结构，能够实现全部为4H-SiC MOSFET构成的逻辑门电路在25℃到500℃范围内稳定工作，可以适应不同半导体材料的MOS管温度特性，具有普适性，而且电路结构复杂度低，可用于在各种电路中产生参考电压。此外，本发明实施例提供的4H-SiC MOSFET的宽温度范围逻辑门电路结构MOS管均偏置在饱和区工作，大大降低了对工艺要求。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在未脱离本发明技术方案的内容，均应包含在本发明的保护范围之内。

Claims (9)

1.一种4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，包括至少两个MOS管，各个所述MOS管按照预设连接关系进行连接，以使逻辑门电路实现相应的逻辑运算；
所述逻辑门电路包括逻辑非门电路、逻辑与非门电路和逻辑或非门电路；
所述预设连接关系为非门连接关系、与非门连接关系和或非门连接关系；
所述MOS管均为4H-SiC MOSFET器件。
2.根据权利要求1所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑运算包括非逻辑、与非逻辑和或非逻辑；
所述逻辑非门电路中，当输入为高电平时，电路输出低电平，当输入信号为低电平时，电路输出信号为高电平；
所述逻辑与非门电路中，当两输入信号均为高电平时，电路输出低电平，其余情况下均输出高电平；
所述逻辑或非门电路中，当两输入信号均为低电平时，电路输出信号为高电平，其余情况下均输出低电平。
3.根据权利要求1所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑非门电路包括第二十一MOS管M21和第二十二MOS管M22；
所述第二十一MOS管M21的源极接地，所述第二十一MOS管M21的栅极与第五信号输入端Vin5连接，所述第二十一MOS管M21的漏极和所述第二十二MOS管M22的源极均与第三信号输出端Vout3连接，所述第二十二MOS管M22的漏极和栅极均与第三输入电源端VDD3连接。
4.根据权利要求1所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑与非门电路包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10和第一电阻R1；
所述第一MOS管M1的栅极与第一信号输入端Vin1连接，所述第九MOS管M9的栅极与第二信号输入端Vin2连接，所述第一MOS管M1的漏极和所述第二MOS管M2的源极均与所述第三MOS管M3的栅极连接，所述第三MOS管M3的漏极和所述第四MOS管M4的源极与所述第六MOS管M6的栅极连接，所述第九MOS管M9的漏极和所述第十MOS管M10的源极与所述第七MOS管M7的栅极连接，所述第七MOS管M7的漏极和所述第八MOS管M8的源极与所述第五MOS管M5的栅极连接，所述第五MOS管M5的漏极与所述第六MOS管M6的源极连接，所述第一MOS管M1的源极、所述第三MOS管M3的源极、所述第五MOS管M5的源极、所述第七MOS管M7的源极和所述第九MOS管M9的源极均接地，所述第一电阻R1的一端与所述第二MOS管M2的栅极和漏极、所述第四MOS管M4的栅极和漏极、所述第八MOS管M8的栅极和漏极、所述第十MOS管M10的栅极和漏极均与第一输入电源端VDD1连接，所述第一电阻R1的另一端和所述第六MOS管M6的漏极均与第一信号输出端Vout1连接。
5.根据权利要求1所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑或非门电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20和第二电阻R2；
所述第十一MOS管M11的栅极与第三信号输入端Vin3连接，所述第十九MOS管M19的栅极与第四信号输入端Vin4连接，所述第十一MOS管M11的漏极和所述第十二MOS管M12的源极均与所述第十三MOS管M13的栅极连接，所述第十三MOS管M13的漏极和第十四MOS管M14的源极均与第十五MOS管M15的栅极连接，所述第十九MOS管M19的漏极和所述第二十MOS管M20的源极均与第十七MOS管M17的栅极连接，所述第十七MOS管M17的漏极和所述第十八MOS管M18的源极均与所述第十六MOS管M16的栅极连接，所述第十一MOS管M11的源极、所述第十三MOS管M13的源极、所述第十五MOS管M15的源极、所述第十六MOS管M16的源极、所述第十七MOS管M17的源极、所述第十九MOS管M19的源极均接地，所述第二电阻R2的一端与所述第十二MOS管M12的栅极和漏极、所述第十四MOS管M14的栅极和漏极、所述第十八MOS管M18的栅极和漏极、所述第二十MOS管M20的栅极和漏极均与第二输入电源端VDD2连接，所述第二电阻R2的另一端、所述第十六MOS管M16的漏极和所述第十五MOS管M15的漏极均与第二信号输出端Vout2连接。
6.根据权利要求1所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑非门电路是由两个增强型NMOS管构成的E/E饱和负载NMOS反相器。
7.根据权利要求6所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，当输入信号为低电平时，所述第二十一MOS管M21管关断，所述第二十二MOS管M22管开通作为上拉网络，输出端被拉高；当输入信号由低电平转高电平时，所述第二十一MOS管M21管逐渐打开作为下拉网络，所述第二十二MOS管M22管一直开通，所述第二十一MOS管M21的VGS1值会逐渐超过所述第二十二MOS管M22管，下拉能力逐渐增强；当输入信号彻底为高电平时，输出端被拉低。
8.根据权利要求6所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述E/E饱和负载NMOS反相器中两个NMOS宽长比相等时，所述逻辑非门电路的开关阈值稳定在所述第三输入电源端VDD3所给电压的一半。
9.根据权利要求6所述的4H-SiC MOSFET的宽温度范围逻辑门电路结构，其特征在于，所述逻辑与非门电路和所述逻辑或非门电路均以两级所述逻辑非门电路作为信号输入端，当所述逻辑非门电路中NMOS宽长比一致时，所述逻辑与非门电路和所述逻辑或非门电路的信号输入端将不会有开关阈值的变化。
CN202311135157.0A 2023-09-05 2023-09-05 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构 Pending CN117278021A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311135157.0A CN117278021A (zh) 2023-09-05 2023-09-05 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311135157.0A CN117278021A (zh) 2023-09-05 2023-09-05 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构

Publications (1)

Publication Number Publication Date
CN117278021A true CN117278021A (zh) 2023-12-22

Family

ID=89205335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311135157.0A Pending CN117278021A (zh) 2023-09-05 2023-09-05 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构

Country Status (1)

Country Link
CN (1) CN117278021A (zh)

Similar Documents

Publication Publication Date Title
US6433602B1 (en) High speed Schmitt Trigger with low supply voltage
US7847590B2 (en) Level shifter including cascode sets
CN101557215B (zh) 一种电压比较器
US6791391B2 (en) Level shifting circuit
CN109327218B (zh) 一种电平移位电路和集成电路芯片
CN101562449B (zh) 一种基于mos电流模逻辑的高速电流开关驱动器
CN110045779B (zh) 一种电压选择电路及方法
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
JP2021005750A (ja) アナログスイッチ回路、ボリウム回路、半導体集積回路
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
CN110798201B (zh) 一种高速耐压电平转换电路
CN117278021A (zh) 一种4H-SiC MOSFET的宽温度范围逻辑门电路结构
US7133487B2 (en) Level shifter
CN110445482B (zh) 一种低功耗高摆率的比较器
CN112332833B (zh) 电平转换电路及具有该电路的cpu芯片
CN116931631A (zh) 一种无偏置电流的高压输入级电路
CN114389595A (zh) 电平转换电路
CN113359933A (zh) 参考电压产生电路
CN113114173A (zh) 一种施密特触发器
CN114629489B (zh) 一种电平转换电路和多电压域的电子设备
CN108540123B (zh) 电平转换电路
CN112636743B (zh) 推挽结构输出电路
CN115001477B (zh) 一种用于正负电压输入的信号接口电路
KR102221585B1 (ko) Xor-xnor 로직회로
CN215378899U (zh) 一种逻辑门电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination