CN117277981B - 倍增电路、比例积分电路和集成电路 - Google Patents

Abstract

本申请提供一种倍增电路、比例积分电路和集成电路，涉及集成电路技术领域。该倍增电路包括：电流积分模块的输入端连接预设输入电压，电压调整模块的输入端连接电流积分模块，用于获取电流积分模块的采样电压，电流积分模块的输出端作为倍增电路的第一输出端，用于连接比较积分单元的正端，电压调整模块的输出端作为倍增电路的第二输出端，用于连接比较积分单元的负端；电流积分模块和电压调整模块用于倍增比较积分单元的电容等效值。本申请可以降低功耗，拓展电容放大倍数的范围。

Description

倍增电路、比例积分电路和集成电路

技术领域

本发明涉及集成电路技术领域，具体而言，涉及一种倍增电路、比例积分电路和集成电路。

背景技术

大容量电容器在芯片上集成时由于电容器的占用面积大，不仅会增加芯片的成本，而且会限制在芯片上放置更多功能模块。

为了节省芯片的面积和成本，通常会使用电容倍增器放大集成电路上的电容值。请参考图1，为传统的电流模式的倍增电路的原理图，如图1所示，电流模式的倍增电路的工作原理为：在输入电压一定的情况下，等效输入阻抗与输入电流成反比，因此，如果在相同输入电压下将输入电流加倍，则等效输入阻抗可以减小至原来的0.5倍，等效电容值将增加相应的倍数。

但是，通过电流镜倍增电流实现电容的等效倍增，但是这种电容倍增方法会导致芯片的整体功耗增加，且通常无法做到较大的放大倍数。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种倍增电路、比例积分电路和集成电路，以便降低功耗，拓展电容放大倍数的范围。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种倍增电路，所述倍增电路包括：电流积分模块和电压调整模块；

所述电流积分模块的输入端连接预设输入电压，所述电压调整模块的输入端连接所述电流积分模块，用于获取所述电流积分模块的采样电压，所述电流积分模块的输出端作为所述倍增电路的第一输出端，用于连接比较积分单元的正端，所述电压调整模块的输出端作为所述倍增电路的第二输出端，用于连接所述比较积分单元的负端；

所述电流积分模块和所述电压调整模块用于倍增所述比较积分单元的电容等效值。

在一种可能的实现方式中，所述电压调整模块包括：电压累加单元和电压反相单元；

所述电压累加单元的输入端作为所述电压调整模块的输入端，所述电压累加单元的输出端连接所述电压反相单元的输入端，所述电压反相单元的输出端作为所述电压调整模块的输出端。

在一种可能的实现方式中，所述电流积分模块包括：跨导放大器；

所述跨导放大器的正输入端作为所述电流积分模块的输入端，所述跨导放大器的电源端连接预设基准电压，所述跨导放大器的输出端作为所述电流积分模块的输出端，所述跨导放大器的负输入端接地；

所述电压调整模块连接所述跨导放大器的正输入端，用于获取所述跨导放大器的预设输入电压作为所述采样电压。

在一种可能的实现方式中，所述电流积分模块包括：电压放大器和采样电阻；

所述电压放大器的输入端作为所述电流积分模块的输入端，所述电压放大器的放大输出端连接所述电压调整模块的输入端，用于为所述电压调整模块提供所述采样电压；

所述电压放大器的输入端和采样输出端之间连接所述采样电阻，所述电压放大器的采样输出端作为所述电流积分模块的输出端。

在一种可能的实现方式中，所述电压累加单元包括：电压采样单元、电压累加器；

所述电压采样单元的输入端作为所述电压累加单元的输入端，所述电压采样单元的输出端连接所述电压累加器的输入端，所述电压累加器的输出端作为所述电压累加单元的输出端。

在一种可能的实现方式中，所述电压采样单元为模拟数字转换器。

在一种可能的实现方式中，所述电压累加单元还包括：数字模拟转换器；

所述数字模拟转换器的输入端连接所述电压累加器的输出端，所述数字模拟转换器的输出端作为所述电压累加单元的输出端。

在一种可能的实现方式中，所述电压反相单元包括：反相器；

所述反相器的正输入端作为所述电压反相单元的输入端，所述反相器的输出端作为所述电压反相单元的输出端，所述反相器的负输入端接地。

第二方面，本申请实施例还提供一种比例积分电路，所述比例积分电路包括：如第一方面任一项所述的倍增电路和比例积分单元；

所述倍增电路的第一输出端连接所述比例积分单元的正端，所述倍增电路的第二输出端连接所述比例积分单元的负端。

在一种可能的实现方式中，若所述倍增电路的电流积分模块包括：跨导放大器，所述比例积分单元包括：比例电阻和积分电容；

所述比例电阻的一端作为所述比例积分单元的正端，所述比例电阻的另一端连接所述积分电容的一端，所述积分电容的另一端作为所述比例积分单元的负端。

在一种可能的实现方式中，若所述倍增电路的电流积分模块包括：电压放大器和采样电阻，所述比例积分单元包括：积分电容。

第三方面，本申请实施例还提供一种集成电路，所述集成电路包括如第二方面任一项所述的比例积分电路。

本申请的有益效果是：

本申请提供一种倍增电路、比例积分电路和集成电路，该倍增电路包括：电流积分模块和电压调整模块；电流积分模块的输入端连接预设输入电压，电压调整模块的输入端连接电流积分模块，用于获取电流积分模块的采样电压，电流积分模块的输出端作为倍增电路的第一输出端，用于连接比较积分单元的正端，电压调整模块的输出端作为倍增电路的第二输出端，用于连接比较积分单元的负端；电流积分模块和电压调整模块用于倍增比较积分单元的电容等效值。本申请基于电流积分模块和电压调整模块，通过改变电容对电流积分后的等效电压值来改变等效电容值，使得等效电容的放大至可以接近无穷大，甚至还可以将等效电容的理论值调整到负值，且由于不依赖电流倍增来实现等效电容倍增，而是从电压角度进行等效电容的倍增，保证倍增电路的功耗降低。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为传统的电流模式的倍增电路的原理图；

图2为本申请实施例提供的倍增电路的原理框图一；

图3为本申请实施例提供的倍增电路的原理框图二；

图4为本申请实施例提供的倍增电路的原理图一；

图5为本申请实施例提供的倍增电路的原理图二；

图6为本申请实施例提供的倍增电路的原理图三；

图7为本申请实施例提供的倍增电路的原理图四；

图8为10nF原生电容两端电压值随时间变化的波形图；

图9为2nF原生电容两端电压值随时间变化的波形图；

图10为本申请实施例提供的2nF原生电容两端电压值随时间变化的局部波形图；

图11为本申请实施例提供的比例积分电路的原理框图；

图12为本申请实施例提供的比例积分电路的电路图一；

图13为本申请实施例提供的比例积分电路的电路图二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

示例的，如图1所示，电流模式的倍增电路的输入电流/电压的关系可以表示为：

其中，为原始电容，/>为晶体管/>的小信号漏电导，/>为/>宽长比，通常为电流比，/>分别为图1 中节点1、2的寄生电容。

电流模式的倍增电路的缺点在于：原始电容和等效电容的线性度和放大倍数之间需要这种，且由于通过电流镜倍增电流实现电容的等效倍增，但是这种电容倍增方法会导致芯片的整体功耗增加，且通常无法做到较大的放大倍数。

为了解决电流模式的倍增电路存在的问题，可以通过调整电压的方式来实现容值倍增。

请参考图2，为本申请实施例提供的倍增电路的原理框图一，如图2所示，倍增电路100包括：电流积分模块10和电压调整模块20。

电流积分模块10的输入端连接预设输入电压V1，电压调整模块20的输入端连接电流积分模块，用于获取电流积分模块的采样电压，电流积分模块10的输出端作为倍增电路100的第一输出端，用于连接比较积分单元200的正端，电压调整模块20的输出端作为倍增电路100的第二输出端，用于连接比较积分单元200的负端；电流积分模块10和电压调整模块20用于倍增比较积分单元200的电容等效值。

电容通过累加电流，并对外表现为电压差，电容两端的电压的数学表达式为：

即/>

基于上述公式可以看出，可以通过改变电容对电流积分后的等效电压值来改变等效电容值，即：

，比如/>

那么，通过上述表达式，则电容的等效放大倍数可以表示为：

在本实施例中，电流积分模块10的输入端连接预设输入电压V1，用于将预设输入电压V1转换为目标积分电流I，以任意时刻t0为时间基准，在转换的微分时间内，目标积分电流I为常数，则在/>内，输出电压增量/>仅由比例积分单元200中的电容C1产生。

示例的，输出电压增量可以表示为：

电压调整模块20的输入端电流积分模块10，用于对在电容C1上产生目标积分电流I的预设输入电压V1进行采样，并根据采样到的电压值输出调整电压，对输出电压增量进行调整。

则等效电压值和等效电容值的关系可以表示为：

那么此时，比例积分单元200中的电容C₁的等效放大倍数可以表示为：

可以看出，放大倍数A的值域在(-∞，+∞)之间，具有超宽范围。

上述实施例提供的倍增电路，基于电流积分模块和电压调整模块，通过改变电容对电流积分后的等效电压值来改变等效电容值，使得等效电容的放大至可以接近无穷大，甚至还可以将等效电容的理论值调整到负值，且由于不依赖电流倍增来实现等效电容倍增，而是从电压角度进行等效电容的倍增，保证倍增电路的功耗降低。

在一些实施例中，请参考图3，为本申请实施例提供的倍增电路的原理框图二，如图3所示，电压调整模块20包括：电压累加单元21和电压反相单元22。

电压累加单元21的输入端作为电压调整模块20的输入端，电压累加单元21的输出端连接电压反相单元22的输入端，电压反相单元22的输出端作为电压调整模块20的输出端。

在本实施例中，电压累加单元21的时钟端连接预设时钟信号CLK，电压累加单元21的输入端连接电流积分模块10，用于在预设时钟信号CLK的每个有效时钟周期内，对预设输入电压V1进行采样，并与上一个有效时钟周期的采样电压进行累加，电压累加单元21的输出端连接电压反相单元22的输入端，用于为电压反相单元22提供累加电压。

电压反相单元22的输出端连接比较积分单元200的负端，用于抑制比较积分单元200中电容两端电压的上升趋势，具体的，通过电容对电流的积分得到等效电压值，电容容值越大，对电流积分得到的等效电压值越小，因此，为了抑制电容上端的电压生成趋势，让电容两端的等效电压值变小，使等效电容值变大，可以通过电压反相单元22对累加电压进行反相，得到输出电压增量对应的减量/>。

上述实施例提供的倍增电路，通过电压累加单元对电压值进行离散累加，通过电压反相单元对累加电压进行反相，使比例积分单元中电容两端的等效电压值变小，从而实现对等效电容值的倍增，可以满足对等效电容值要求较大或者对倍增倍数进行精准调控的场景使用。

以下结合实施例对倍增电路中各个模块的具体实现方式进行说明。

在一种可能的实现方式中，请参考图4，为本申请实施例提供的倍增电路的原理图一，如图4所示，电流积分模块10包括：跨导放大器G1。

跨导放大器G1的正输入端作为电流积分模块10的输入端，跨导放大器G1的电源端连接预设基准电压V2，跨导放大器G1的输出端作为电流积分模块10的输出端，跨导放大器G1的负输入端接地；电压调整模块20连接跨导放大器G1的正输入端，用于获取跨导放大器G1的预设输入电压V1作为采样电压。

在本实施例中，跨导放大器G1的正输入端连接预设输入电压V1，预设基准电压V2连接跨导放大器G1的电源端，用于为跨导放大器G1提供电流，跨导放大器G1的跨导为g_m，预设输入电压V1经过跨导放大器G1被转换为目标积分电流，跨导放大器G1的输出端连接比例积分单元200的正端，以使得比例积分单元200中的电容对目标积分电流进行积分，得到等效电压值。

在一种可能的实现方式中，如图4所示，电压累加单元21包括：电压采样单元211、电压累加器ACC。

电压采样单元211的输入端作为电压累加单元21的输入端，电压采样单元211的输出端连接电压累加器ACC的输入端，电压累加器ACC的输出端作为电压累加单元21的输出端。

在本实施例中，电压采样单元211的输入端连接预设输入电压V1，用于对预设输入电压V1进行采样，电压采样单元211的输出端连接电压累加器ACC的输入端，用于为电压累加器ACC提供采样电压，电压采样单元211的时钟端和电压累加器ACC的时钟端均连接预设时钟信号CLK，用于在预设时钟信号CLK的每个有效时钟周期内，对预设输入电压V1进行采样，并与上一个有效时钟周期的采样电压进行累加，将累加电压值输出至电压反相单元22，以输出调整电压。

在一种可能的实现方式，请参考图5，为本申请实施例提供的倍增电路的原理图二，如图5所示，电压采样单元211为模拟数字转换器ADC。

在本实施例中，模拟数字转换器ADC的输入端连接预设输入电压V1，用于对预设输入电压V1进行采样，并将采样到的模拟量转换为数字量发送给电压累加器ACC。

在一些实施例中，如图5所示，电压累加单元21还包括：数字模拟转换器DAC。

数字模拟转换器DAC的输入端连接电压累加器ACC的输出端，数字模拟转换器DAC的输出端作为电压累加单元21的输出端。

在本实施例中，数字模拟转换器DAC用于将电压累加器ACC输出的累加电压从数字量转换为模拟量，并通过电压反相单元22对模拟量的累加电压进行相位翻转。

在另一种可能的实现方式中，请参考图6，为本申请实施例提供的倍增电路的原理图三，如图6所示，电流积分模块10包括：电压放大器E1和采样电阻R_sense。

电压放大器E1的输入端作为电流积分模块10的输入端，电压放大器E1的放大输出端连接电压调整模块20的输入端，用于为电压调整模块20提供采样电压V；电压放大器E1的输入端和采样输出端之间连接采样电阻R_sense，电压放大器E1的采样输出端作为电流积分模块10的输出端。

在本实施例中，电压放大器E1的放大倍数为A_e，流经采样电阻R_sense的电流即目标积分电流为I，采样电阻R_sense两端的电压差，经过电压放大器E1放大后的电压，则电压调整模块20的输入端获取的采样电压V为电压放大器E1放大后的电压V₃。

在一种可能的实现方式中，如图6所示，电压累加单元21包括：电压采样单元211、电压累加器ACC。

电压采样单元211的输入端作为电压累加单元21的输入端，电压采样单元211的输出端连接电压累加器ACC的输入端，电压累加器ACC的输出端作为电压累加单元21的输出端。

在本实施例中，电压采样单元211的输入端连接电压放大器E1的放大输出端，用于对电压放大器E1根据预设输入电压V1输出的放大后的电压V3进行采样，电压采样单元211的输出端连接电压累加器ACC的输入端，用于为电压累加器ACC提供采样电压，电压采样单元211的时钟端和电压累加器ACC的时钟端均连接预设时钟信号CLK，用于在预设时钟信号CLK的每个有效时钟周期内，对电压放大器E1根据预设输入电压V1输出的放大后的电压V3进行采样，并与上一个有效时钟周期的采样电压进行累加，将累加电压值输出至电压反相单元22，以输出调整电压。

在另一种可能的实现方式中，请参考图7，为本申请实施例提供的倍增电路的原理图四，如图7所示，模拟数据转换器ADC的输入端连接电压放大器E1的输出端，用于对电压放大器E1放大后的电压V3进行采样，并将采样到的模拟量转换为数字量发送给电压累加器ACC。

在一些实施例中，如图7所示，电压累加单元21还包括：数字模拟转换器DAC。

数字模拟转换器DAC的输入端连接电压累加器ACC的输出端，数字模拟转换器DAC的输出端作为电压累加单元21的输出端。

在本实施例中，数字模拟转换器DAC用于将电压累加器ACC输出的累加电压从数字量转换为模拟量，并通过电压反相单元22对模拟量的累加电压进行相位翻转。

在一种可能的实现方式中，如图4、图5、图6或图7所示，电压反相单元22包括：反相器E2。

反相器E2的正输入端作为电压反相单元22的输入端，反相器E2的输出端作为电压反相单元22的输出端，反相器E2的负输入端接地。

在本实施例中，反相器E2的正输入端连接数字模拟转换器DAC的输出端，反相器E2的输出端连接比例积分单元200的负端，以为比例积分单元提供减量。

示例的，反相器E2的电压比值为-1。

以下结合图6和图7对该增量电路的工作原理进行说明。

具体的，模拟数字转换器ADC的电压域范围为0~V_in，电压步进值为，转换频率为f，数据准备时间即模拟数字转换器ADC的固有延迟为t₁，a为模拟数字转换器ADC的转换时间。

数字模拟转换器DAC的电压域范围为0~V_out，电压步进值为，数据准备时间即数字模拟转换器DAC的固有延迟为t₂，b为数字模拟转换器DAC的转换时间，电压累加器ACC的数据延迟时间为t₃。

则该倍增电路的系统响应时间为，小于系统响应时间的变化对该倍增电路而言可以视为常数，为了保持电容等效放大倍数为稳定值，需要保证/>保持常数。

需要说明的是，模拟数字转换器ADC的量化位数小于数字模拟转换器DAC的量化位数，数字模拟转换器DAC的量化位数与数字累加器ACC的量化位置相等，由于模拟数字转换器ADC输出的数字值为被累加的目标，因此，模拟数字转换器ADC的量化位置越少，数字累加器ACC的累加次数就会越多。例如，若数字累加器ACC的量化位数为16bit，其存储值可看做uint，为0-65535，65535为数字累加器ACC的累加限制，如果模拟数字转换器ADC的量化位数仅有2bit，16bit的数字累加器ACC就可以累加多次而不会超过累加限制。

其中，送进数字累加器ACC的采样电压的量化值等于数字模拟转换器DAC输出电压增量的量化值，对于图6所示的包括跨导放大器G1的倍增电路而言，数字模拟转换器DAC量化过程的量化关系可以表示为：

即：

根据上述公式，以及/>，可以确定：

那么：

最终，电容等效放大倍数为：

可以看出，放大倍数A的值域在(-∞，+∞)之间，具有超宽范围。

示例的，若V_in=20V，V_out=0.2V，a=12，b=12，C₁=2nF，g_m=50u，=500ns，则，/>，/>。

可以看出，通过上述倍增电路，当电容倍增系数为5时，可以将2nF的电容值放大至等效电容值为10nF。

对于图7所示的包括电压放大器E1和采样电阻R_sense的倍增电路而言，数字模拟转换器DAC量化过程的量化关系可以表示为：

根据上述公式，以及/>，可以确定：

那么：

最终，电容等效放大倍数为：

可以看出，放大倍数A的值域在(-∞，+∞)之间，具有超宽范围。

需要说明的是，是电容对目标积分电流I在微分时间/>内进行积分得到的电压值，数字模拟转换器DAC在电容的下端输出减量的调整电压/>由于电容两端的电压不可突变，则电容的上端也必然会叠加调整电压/>，若直接对电容上端的电压进行采样，会造成电路不收敛，对电容上端的采样电压还需要减去调整电压/>，会为倍增电路引入误差。因此，本实施例的倍增电路中，模拟数字转换器ADC并不直接对比例积分单元200中电容上端的电压进行采样，而是通过采样跨导放大器G1的正输入端的电压，实现对电容上端的电压的分离采样，不会对调整电压/>进行重复采样，保证倍增电路的精度。

示例的，请参考图8，为10nF原生电容两端电压值随时间变化的波形图，请参考图9，为2nF原生电容两端电压值随时间变化的波形图，如图8和图9所示，2nF原生电容通过本申请实施例提供的倍增电路放大5倍后，其等效电容值为10nF，其电容两端电压值随时间变化的波形图与10nF原生电容两端电压值随时间变化的波形图基本一致。

请参考图10，为本申请实施例提供的2nF原生电容两端电压值随时间变化的局部波形图，如图10所示，虚线部分为10nF原生电容两端电压值随时间变化的波形，毛刺部分为2nF原生电容放大5倍后电容两端电压值随时间变化的波形，可以看出，因系统响应时间在波形图上所造成的毛刺的最大幅值受输入电流的影响，大小为nV _stepout，毛刺可以随系统响应时间的减小而改善，即模拟数字转换器ADC-数字累加器ACC-数字模拟转换器DAC的环路转换速度越快，倍增电容的积分电压的毛刺越小。

请参考图11，为本申请实施例提供的比例积分电路的原理框图，如图11所示，比例积分电路包括：上述实施例提供的倍增电路100和比例积分单元200。

倍增电路100的第一输出端连接比例积分单元200的正端，倍增电路100的第二输出端连接比例积分单元200的负端。

在本实施例中，倍增电路100的第一输出端用于为比例积分单元200提供目标积分电流I，以使得比例积分单元200中的电容根据目标积分电流I得到在微分时间内的输出电压增量/>，倍增电路100的第二输出端用于为比例积分单元200输出调整电压/>，则电容两端在微分时间/>内的等效电压值与等效电容值的关系可以表示为：

则比例积分单元200中的电容C₁的等效放大倍数可以表示为：

在一种可能的实现方式中，请参考图12，为本申请实施例提供的比例积分电路的电路图一，如图12所示，若倍增电路100的电流积分模块包括：跨导放大器G1，比例积分单元200包括：比例电阻R₁和积分电容C₁。

比例电阻R₁的一端作为比例积分单元200的正端，比例电阻R₁的另一端连接积分电容C₁的一端，积分电容C₁的另一端作为比例积分单元200的负端。

在本实施例中，比例电阻R₁的一端连接跨导放大器G1的输出端，比例电阻R₁的另一端连接积分电容C₁的一端作为比例积分电路的输出端，积分电容C₁的另一端连接反相器E2的输出端，以使得积分电容C₁的下极板的电压为-，则积分电容C₁的上极板在微分时间内为等效电压增量为/>-/>。

在比例积分电路中，比例电阻R₁的阻值用于决定比例积分电路的比例系数，积分电容C₁的等效电容值用于决定比例积分电路的积分系数。

在另一种可能的实现方式中，请参考图13，为本申请实施例提供的比例积分电路的电路图二，如图13所示，若倍增电路100的电流积分模块包括：电压放大器E1和采样电阻R_sense，比例积分单元200包括：积分电容C1。

积分电容C1的一端连接电压放大器E1的采样输出端和采样电阻R_sense，积分电容C1的另一端连接反相器E2的输出端，以使得积分电容C₁的下极板的电压为-，则积分电容C₁的上极板在微分时间/>内为等效电压增量为/>-/>。

在上述比例积分电路的基础上，本申请实施例还提供一种集成电路，该集成电路包括上述实施例的比例积分电路。

该集成电路设计不需要对具体的工艺、模拟线路等进行限制，具有适应性广、易于实现的特点。

上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种倍增电路，其特征在于，所述倍增电路包括：电流积分模块和电压调整模块；

所述电流积分模块的输入端连接预设输入电压，所述电压调整模块的输入端连接所述电流积分模块，用于获取所述电流积分模块的采样电压，所述电流积分模块的输出端作为所述倍增电路的第一输出端，用于连接比较积分单元的正端，所述电压调整模块的输出端作为所述倍增电路的第二输出端，用于连接所述比较积分单元的负端；

所述电流积分模块和所述电压调整模块用于倍增所述比较积分单元的电容等效值；

所述电压调整模块包括：电压累加单元和电压反相单元；

所述电压累加单元的输入端作为所述电压调整模块的输入端，所述电压累加单元的输出端连接所述电压反相单元的输入端，所述电压反相单元的输出端作为所述电压调整模块的输出端；

所述电压累加单元的时钟端连接预设时钟信号，所述电压累加单元，用于在所述预设时钟信号的每个有效时钟周期内，对所述预设输入电压进行采样，并与上一个有效时钟周期的采样电压进行累加。

2.如权利要求1所述的倍增电路，其特征在于，所述电流积分模块包括：跨导放大器；

所述跨导放大器的正输入端作为所述电流积分模块的输入端，所述跨导放大器的电源端连接预设基准电压，所述跨导放大器的输出端作为所述电流积分模块的输出端，所述跨导放大器的负输入端接地；

所述电压调整模块连接所述跨导放大器的正输入端，用于获取所述跨导放大器的预设输入电压作为所述采样电压。

3.如权利要求1所述的倍增电路，其特征在于，所述电流积分模块包括：电压放大器和采样电阻；

所述电压放大器的输入端作为所述电流积分模块的输入端，所述电压放大器的放大输出端连接所述电压调整模块的输入端，用于为所述电压调整模块提供所述采样电压；

所述电压放大器的输入端和采样输出端之间连接所述采样电阻，所述电压放大器的采样输出端作为所述电流积分模块的输出端。

4.如权利要求1所述的倍增电路，其特征在于，所述电压累加单元包括：电压采样单元、电压累加器；

所述电压采样单元的输入端作为所述电压累加单元的输入端，所述电压采样单元的输出端连接所述电压累加器的输入端，所述电压累加器的输出端作为所述电压累加单元的输出端。

5.如权利要求4所述的倍增电路，其特征在于，所述电压采样单元为模拟数字转换器。

6.如权利要求5所述的倍增电路，其特征在于，所述电压累加单元还包括：数字模拟转换器；

所述数字模拟转换器的输入端连接所述电压累加器的输出端，所述数字模拟转换器的输出端作为所述电压累加单元的输出端。

7.如权利要求1所述的倍增电路，其特征在于，所述电压反相单元包括：反相器；

所述反相器的正输入端作为所述电压反相单元的输入端，所述反相器的输出端作为所述电压反相单元的输出端，所述反相器的负输入端接地。

8.一种比例积分电路，其特征在于，所述比例积分电路包括：如权利要求1-7任一项所述的倍增电路和比例积分单元；

所述倍增电路的第一输出端连接所述比例积分单元的正端，所述倍增电路的第二输出端连接所述比例积分单元的负端。

9.如权利要求8所述的比例积分电路，其特征在于，若所述倍增电路的电流积分模块包括：跨导放大器，所述比例积分单元包括：比例电阻和积分电容；

所述比例电阻的一端作为所述比例积分单元的正端，所述比例电阻的另一端连接所述积分电容的一端，所述积分电容的另一端作为所述比例积分单元的负端。

10.如权利要求8所述的比例积分电路，其特征在于，若所述倍增电路的电流积分模块包括：电压放大器和采样电阻，所述比例积分单元包括：积分电容。

11.一种集成电路，其特征在于，所述集成电路包括如权利要求8-10任一项所述的比例积分电路。