CN117277781B - 一种提供高精度、低过冲软启输出电压的软启电路及方法 - Google Patents

Abstract

本发明公开了一种提供高精度、低过冲软启输出电压的软启电路，包含第一运放buffer和第二运放buffer，第一运放buffer的第一同向输入端连接斜坡电压SOFT_START，第一运放buffer的第二同向输入端连接参考电压VREF，第一运放buffer的输出端分别连接第一运放buffer的反向输入端和第二运放buffer的第一反向输入端，第二运放buffer的第一同向输入端连接斜坡电压SOFT_START，第二运放buffer的第二同向输入端连接参考电压VREF，第二运放buffer的输出端连接第二运放buffer的第二反向输入端并输出第二输出信号信号OUT。本发明可以将软启电压过冲控制在几个毫伏，并且软启输出电压与参考电压的偏差在几百微伏，可以更好的应用于高精度输出电压的电源管理方案中。

Description

一种提供高精度、低过冲软启输出电压的软启电路及方法

技术领域

本发明涉及一种软启电路及方法，特别是一种提供高精度、低过冲软启输出电压的软启电路及方法，属于半导体集成电路技术领域。

背景技术

电源管理芯片可以将锂电池提供的电压和电流的转化成用电设备所需的稳定电压和电电流，因此广泛的应用于平板、笔记本、新能源汽车、便捷式电源、LED照明等各类供电场合中。电源管理芯片大多由反馈、误差放大、补偿网络、电感电流采样、软启动电路、斜坡补偿、PWM比较等核心模块组成。其中软启动电路是一项非常重要的功能，它能够让芯片的输出电压启动过程平缓的上升，避免输出过冲损坏用电设备，软启动电路的过冲大小及其输出精度对电源芯片输出的过冲和精度有重要影响。

现有的软启电路技术如图4所示，斜坡电压SOFT_START和参考电压VREF分别通过运放同向端的101、102输入，当SOFT_START电压小于VREF时，104输出电压跟随101电压上升；当SOFT_START电压稍大于VREF时104会上升至大于VREF的电压值，产生明显过冲；当SOFT_START电压远大于VREF时，104会恢复至与VREF相近的电压值，从而完成软启动过程。该软启技术在软启动过程的过冲会引起较大输出的过冲，对用电设备产生不良影响，并且104的最终输出与VREF存在较大的失调，会导致电源输出出现偏差，在要求电源芯片输出电压过冲小精度高的场合无法应用。

发明内容

本发明所要解决的技术问题是提供一种提供高精度、低过冲软启输出电压的软启电路及方法，实现软启电压过冲低和软启输出电压精度高。

为解决上述技术问题，本发明所采用的技术方案是：

一种提供高精度、低过冲软启输出电压的软启电路，包含第一运放buffer和第二运放buffer，第一运放buffer的第一同向输入端连接斜坡电压SOFT_START，第一运放buffer的第二同向输入端连接参考电压VREF，第一运放buffer的输出端分别连接第一运放buffer的反向输入端和第二运放buffer的第一反向输入端并输出第一输出信号，第二运放buffer的第一同向输入端连接斜坡电压SOFT_START，第二运放buffer的第二同向输入端连接参考电压VREF，第二运放buffer的输出端连接第二运放buffer的第二反向输入端并输出第二输出信号OUT。

进一步地，所述第一运放buffer为一个N管输入的折叠运放。

进一步地，所述第一运放buffer包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，第一NMOS管的栅极连接斜坡电压SOFT_START，第二NMOS管的栅极连接参考电压VREF，第一NMOS管的漏极与第二NMOS管的漏极、第一PMOS管的漏极、第三PMOS管的源极连接，第一NMOS管的源极与第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极和第五NMOS管的漏极连接，第三NMOS管的漏极与第四NMOS管的漏极、第二PMOS管的漏极和第四PMOS管的源极连接，第五NMOS管的栅极连接第一偏置电流，第五NMOS管的源极接地，第一PMOS管的源极和第二PMOS管的源极连接电源VDD，第一PMOS管的栅极和第二PMOS管的栅极连接第二偏置电流，第三PMOS管的栅极和第四PMOS管的栅极连接第三偏置电流，第三PMOS管的漏极与第六NMOS管的漏极、第六NMOS管的栅极和第七NMOS管的栅极连接，第四PMOS管的漏极与第三NMOS管的栅极、第四NMOS管的栅极、第七NMOS管的漏极连接并作为第一运放buffer的输出端，第六NMOS管的源极和第七NMOS管的源极接地。

进一步地，所述第一NMOS管和第二NMOS管具有相同的宽长比。

进一步地，所述第三NMOS管和第四NMOS管的宽长比小于第一NMOS管和第二NMOS管的宽长比。

进一步地，所述第二运放buffer为一个P管输入的折叠运放。

进一步地，所述第二运放buffer包含第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和电阻，第五PMOS管的栅极连接斜坡电压SOFT_START，第六PMOS管的栅极连接参考电压VREF，第五PMOS管的源极与第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极和第九PMOS管的漏极连接，第五PMOS管的漏极与第六PMOS管的漏极、第八NMOS管的源极和第十NMOS管的漏极连接，第七PMOS管的漏极与第八PMOS管的漏极、第九NMOS管的源极和第十一NMOS管的漏极连接，第十NMOS管的栅极和第十一NMOS管的栅极连接第四偏置电流，第十NMOS管的源极和第十一NMOS管的源极接地，第七PMOS管的栅极作为第二运放buffer的第一反向输入端，第八PMOS管的栅极与第十二NMOS管的源极、电阻的一端连接并作为第二运放buffer的输出端，电阻的另一端接地，第九PMOS管的源极与第十PMOS管的源极、第十一PMOS管的源极、第十二NMOS管的漏极连接并且连接电源VDD，第十PMOS管的栅极与第十一PMOS管的栅极、第十二PMOS管的漏极和第八NMOS管的漏极连接，第十PMOS管的漏极与第十二PMOS管的源极连接，第十一PMOS管的漏极与第十三PMOS管的源极连接，第十二PMOS管的栅极和第十三PMOS管的栅极连接第五偏置电流，第十三PMOS管的漏极与第九NMOS管的漏极和第十二NMOS管的栅极连接，第八NMOS管的栅极和第九NMOS管的栅极连接第六偏置电流。

一种软启方法，包含以下步骤：

在斜坡电压SOFT_START小于参考电压VREF的阶段，第一输出信号跟随参考电压VREF并叠加了OFFSET，因此第一输出信号大于参考电压VREF并维持恒定，此时第二输出信号OUT跟随斜坡电压SOFT_START缓缓上升；

在斜坡电压SOFT_START和参考电压VREF相近的阶段，第二输出信号OUT逐渐上升至高于参考电压VREF,但由于第一输出信号此时大于参考电压VREF，第一输出信号中的OFFSET抵消了部分过冲电压，第二输出信号OUT的过冲明显减弱；

在斜坡电压SOFT_START大于参考电压VREF的阶段，第一输出信号跟随斜坡电压SOFT_START上升,而第二输出信号OUT也从刚才的过冲逐渐恢复到参考电压VREF，由于此时第一反向输入端跟随斜坡电压SOFT_START，第二输出信号OUT能够稳定在和参考电压VREF几百微伏的差距,至此完成软启。

本发明与现有技术相比，具有以下优点和效果：本发明提供了一种提供高精度、低过冲软启输出电压的软启电路可以实现软启电压过冲低和软启输出电压精度高的电路技术，该电路可以将软启电压过冲控制在几个毫伏，并且软启输出电压与参考电压的偏差在几百微伏，可以更好的应用于高精度输出电压的电源管理方案中。

附图说明

图1是本发明的一种提供高精度、低过冲软启输出电压的软启电路的示意图。

图2是本发明的第一运放buffer的电路图。

图3是本发明的第二运放buffer的电路图。

图4是现有技术的软启动电路的电路图。

具体实施方式

为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。

运放buffer是将运放连接成单位增益缓冲器。

如图1所示，本发明的一种提供高精度、低过冲软启输出电压的软启电路，包含第一运放buffer204和第二运放buffer206，第一运放buffer204的第一同向输入端连接斜坡电压SOFT_START，第一运放buffer204的第二同向输入端连接参考电压VREF，第一运放buffer204的输出端分别连接第一运放buffer204的反向输入端和第二运放buffer206的第一反向输入端并输出第一输出信号205，第二运放buffer206的第一同向输入端连接斜坡电压SOFT_START，第二运放buffer206的第二同向输入端连接参考电压VREF，第二运放buffer206的输出端连接第二运放buffer206的第二反向输入端并输出第二输出信号OUT。

其中，第一运放buffer204实现引入offset的作用，第二运放buffer206完成输出跟随输入的功能。

第一运放buffer204为一个N管输入的折叠运放。

如图2所示，第一运放buffer包含第一NMOS管301、第二NMOS管302、第三NMOS管303、第四NMOS管304、第五NMOS管305、第六NMOS管310、第七NMOS管311、第一PMOS管306、第二PMOS管307、第三PMOS管308和第四PMOS管309，第一NMOS管301的栅极连接斜坡电压SOFT_START，第二NMOS管302的栅极连接参考电压VREF，第一NMOS管301的漏极与第二NMOS管302的漏极、第一PMOS管306的漏极、第三PMOS管308的源极连接，第一NMOS管301的源极与第二NMOS管302的源极、第三NMOS管303的源极、第四NMOS管304的源极和第五NMOS管305的漏极连接，第三NMOS管303的漏极与第四NMOS管304的漏极、第二PMOS管307的漏极和第四PMOS管309的源极连接，第五NMOS管305的栅极连接第一偏置电流314，第五NMOS管305的源极接地，第一PMOS管306的源极和第二PMOS管307的源极连接电源VDD，第一PMOS管306的栅极和第二PMOS管307的栅极连接第二偏置电流313，第三PMOS管308的栅极和第四PMOS管309的栅极连接第三偏置电流312，第三PMOS管308的漏极与第六NMOS管310的漏极、第六NMOS管310的栅极和第七NMOS管311的栅极连接，第四PMOS管309的漏极与第三NMOS管303的栅极、第四NMOS管304的栅极、第七NMOS管311的漏极连接并作为第一运放buffer的输出端，第六NMOS管310的源极和第七NMOS管311的源极接地。

其中，第一NMOS管301和第二NMOS管302具有相同的宽长比。第三NMOS管303和第四NMOS管304的宽长比小于第一NMOS管301和第二NMOS管302的宽长比。

第一运放buffer204的第一同向输入端和第二同向输入端分别输入斜坡电压SOFT_START和参考电压VREF，第一运放buffer204的反向输出端连接第一运放buffer204的输出端形成负反馈，使得第一输出信号205跟随斜坡电压SOFT_START和参考电压VREF中电压高的一方变化，第一NMOS管301、第二NMOS管302和第三NMOS管303、第四NMOS管304作为输入对管，并在第三NMOS管303和第四NMOS管304中通过减小管子尺寸引入OFFSET203，使第一输出信号205在跟随斜坡电压SOFT_START和参考电压VREF中高电压一方变化的同时叠加了OFFSET。

第五NMOS管305给由第一NMOS管301、第二NMOS管302和第三NMOS管303、第四NMOS管304组成的输入对管提供偏置电流，第一PMOS管306、第二PMOS管307给运放提供偏置电流，第三PMOS管308和由第一NMOS管301、第二NMOS管302组成的同向输入对管构成共源共栅结构，第四PMOS管309和由第三NMOS管303、第四NMOS管304组成的反向输入对管构成共源共栅结构，第六NMOS管310和第七NMOS管311构成电流镜负载。

第二运放buffer206为一个P管输入的折叠运放。

如图3所示，第二运放buffer包含第五PMOS管403、第六PMOS管404、第七PMOS管405、第八PMOS管406、第九PMOS管407、第十PMOS管408、第十一PMOS管409、第十二PMOS管410、第十三PMOS管411、第八NMOS管412、第九NMOS管413、第十NMOS管414、第十一NMOS管415、第十二NMOS管416和电阻417，第五PMOS管403的栅极连接斜坡电压SOFT_START，第六PMOS管404的栅极连接参考电压VREF，第五PMOS管403的源极与第六PMOS管404的源极、第七PMOS管405的源极、第八PMOS管406的源极和第九PMOS管407的漏极连接，第五PMOS管403的漏极与第六PMOS管404的漏极、第八NMOS管412的源极和第十NMOS管414的漏极连接，第七PMOS管405的漏极与第八PMOS管406的漏极、第九NMOS管413的源极和第十一NMOS管415的漏极连接，第十NMOS管414的栅极和第十一NMOS管415的栅极连接第四偏置电流420，第十NMOS管414的源极和第十一NMOS管415的源极接地，第七PMOS管405的栅极作为第二运放buffer的第一反向输入端，第八PMOS管406的栅极与第十二NMOS管416的源极、电阻417的一端连接并作为第二运放buffer的输出端，电阻417的另一端接地，第九PMOS管407的源极与第十PMOS管408的源极、第十一PMOS管409的源极、第十二NMOS管416的漏极连接并且连接电源VDD，第十PMOS管408的栅极与第十一PMOS管409的栅极、第十二PMOS管410的漏极和第八NMOS管412的漏极连接，第十PMOS管408的漏极与第十二PMOS管410的源极连接，第十一PMOS管409的漏极与第十三PMOS管411的源极连接，第十二PMOS管410的栅极和第十三PMOS管411的栅极连接第五偏置电流418，第十三PMOS管411的漏极与第九NMOS管413的漏极和第十二NMOS管416的栅极连接，第八NMOS管412的栅极和第九NMOS管413的栅极连接第六偏置电流419，第九PMOS管407的栅极连接第七偏置电流。所有偏置电流都由内部电路产生。

第二运放buffer的第一同向输入端和第二同向输入端分别输入斜坡电压SOFT_START和参考电压VREF，第二运放buffer的第一反向输入端连接信号205，第二反向输入端连接第二输出信号OUT，形成负反馈，使得信号207跟随斜坡电压SOFT_START上升，当斜坡电压SOFT_START电压等于参考电压VREF时，由于信号205引入的OFFSET，使得信号207跟随斜坡电压SOFT_START上升至与参考电压VREF的电压相近时的过冲减小，从而完成软启动，并且由于信号205的引入，信号207跟随斜坡电压SOFT_START软启完成后信号207与参考电压VREF的偏差也控制的很小。

第九PMOS管407提供由第五PMOS管403、第六PMOS管404、第七PMOS管405、第八PMOS管406组成的输入对管的偏置电流，第十PMOS管408、第十一PMOS管409和第十二PMOS管410、第十三PMOS管411构成共源共栅电流镜负载，第八NMOS管412和第五PMOS管403、第六PMOS管404构成共源共栅结构，第九NMOS管413与第七PMOS管405、第八PMOS管406构成共源共栅结构，第十NMOS管414和第十一NMOS管415为运放提供偏置电流，第十二NMOS管416和电阻417构成源跟随器结构使输出207能从低电压上升。

本发明提供高精度、低过冲软启输出电压的软启电路的软启方法流程如下：在斜坡电压SOFT_START小于参考电压VREF的阶段，第一输出信号205跟随参考电压VREF并叠加了OFFSET203，因此第一输出信号205略大于参考电压VREF并维持恒定，此时第二输出信号OUT跟随斜坡电压SOFT_START缓缓上升；在斜坡电压SOFT_START和参考电压VREF相近的阶段，第二输出信号OUT会逐渐上升至高于参考电压VREF,但由于第一输出信号205此时略大于参考电压VREF，第一输出信号205中的OFFSET203抵消了部分过冲电压，第二输出信号OUT的过冲会明显减弱；在斜坡电压SOFT_START大于参考电压VREF的阶段，第一输出信号205跟随斜坡电压SOFT_START上升,而第二输出信号OUT也从刚才的过冲逐渐恢复到参考电压VREF，由于此时第一输出信号205和斜坡电压SOFT_START基本相等，第二输出信号OUT能够紧紧的跟随参考电压VREF,偏差只有几百微伏，至此完成软启。

本发明提供了一种提供高精度、低过冲软启输出电压的软启电路及方法可以实现软启电压过冲低和软启输出电压精度高的电路技术，该电路可以将软启电压过冲控制在几个毫伏，并且软启输出电压与参考电压的偏差在几百微伏，可以更好的应用于高精度输出电压的电源管理方案中。本发明中，软启过冲电压小于10mV。软启完成后输出电压信号207与参考电压VREF的偏差小于200uV。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (8)

1.一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：包含第一运放buffer和第二运放buffer，第一运放buffer的第一同向输入端连接斜坡电压SOFT_START，第一运放buffer的第二同向输入端连接参考电压VREF，第一运放buffer的输出端分别连接第一运放buffer的反向输入端和第二运放buffer的第一反向输入端并输出第一输出信号，第二运放buffer的第一同向输入端连接斜坡电压SOFT_START，第二运放buffer的第二同向输入端连接参考电压VREF，第二运放buffer的输出端连接第二运放buffer的第二反向输入端并输出第二输出信号OUT。

2.根据权利要求1所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第一运放buffer为一个N管输入的折叠运放。

3.根据权利要求2所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第一运放buffer包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，第一NMOS管的栅极连接斜坡电压SOFT_START，第二NMOS管的栅极连接参考电压VREF，第一NMOS管的漏极与第二NMOS管的漏极、第一PMOS管的漏极、第三PMOS管的源极连接，第一NMOS管的源极与第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极和第五NMOS管的漏极连接，第三NMOS管的漏极与第四NMOS管的漏极、第二PMOS管的漏极和第四PMOS管的源极连接，第五NMOS管的栅极连接第一偏置电流，第五NMOS管的源极接地，第一PMOS管的源极和第二PMOS管的源极连接电源VDD，第一PMOS管的栅极和第二PMOS管的栅极连接第二偏置电流，第三PMOS管的栅极和第四PMOS管的栅极连接第三偏置电流，第三PMOS管的漏极与第六NMOS管的漏极、第六NMOS管的栅极和第七NMOS管的栅极连接，第四PMOS管的漏极与第三NMOS管的栅极、第四NMOS管的栅极、第七NMOS管的漏极连接并作为第一运放buffer的输出端，第六NMOS管的源极和第七NMOS管的源极接地。

4.根据权利要求3所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第一NMOS管和第二NMOS管具有相同的宽长比。

5.根据权利要求4所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第三NMOS管和第四NMOS管的宽长比小于第一NMOS管和第二NMOS管的宽长比。

6.根据权利要求1所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第二运放buffer为一个P管输入的折叠运放。

7.根据权利要求6所述的一种提供高精度、低过冲软启输出电压的软启电路，其特征在于：所述第二运放buffer包含第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和电阻，第五PMOS管的栅极连接斜坡电压SOFT_START，第六PMOS管的栅极连接参考电压VREF，第五PMOS管的源极与第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极和第九PMOS管的漏极连接，第五PMOS管的漏极与第六PMOS管的漏极、第八NMOS管的源极和第十NMOS管的漏极连接，第七PMOS管的漏极与第八PMOS管的漏极、第九NMOS管的源极和第十一NMOS管的漏极连接，第十NMOS管的栅极和第十一NMOS管的栅极连接第四偏置电流，第十NMOS管的源极和第十一NMOS管的源极接地，第七PMOS管的栅极作为第二运放buffer的第一反向输入端，第八PMOS管的栅极与第十二NMOS管的源极、电阻的一端连接并作为第二运放buffer的输出端，电阻的另一端接地，第九PMOS管的源极与第十PMOS管的源极、第十一PMOS管的源极、第十二NMOS管的漏极连接并且连接电源VDD，第十PMOS管的栅极与第十一PMOS管的栅极、第十二PMOS管的漏极和第八NMOS管的漏极连接，第十PMOS管的漏极与第十二PMOS管的源极连接，第十一PMOS管的漏极与第十三PMOS管的源极连接，第十二PMOS管的栅极和第十三PMOS管的栅极连接第五偏置电流，第十三PMOS管的漏极与第九NMOS管的漏极和第十二NMOS管的栅极连接，第八NMOS管的栅极和第九NMOS管的栅极连接第六偏置电流。

8.一种权利要求1-7任一项所述的提供高精度、低过冲软启输出电压的软启电路的软启方法，其特征在于包含以下步骤：

在斜坡电压SOFT_START小于参考电压VREF的阶段，第一输出信号跟随参考电压VREF并叠加了OFFSET，因此第一输出信号大于参考电压VREF并维持恒定，此时第二输出信号OUT跟随斜坡电压SOFT_START缓缓上升；

在斜坡电压SOFT_START和参考电压VREF相近的阶段，第二输出信号OUT逐渐上升至高于参考电压VREF,但由于第一输出信号此时大于参考电压VREF，第一输出信号中的OFFSET抵消了部分过冲电压，第二输出信号OUT的过冲明显减弱；

在斜坡电压SOFT_START大于参考电压VREF的阶段，第一输出信号跟随斜坡电压SOFT_START上升,而第二输出信号OUT也从刚才的过冲逐渐恢复到参考电压VREF，由于此时第一反向输入端跟随斜坡电压SOFT_START，第二输出信号OUT能够稳定在和参考电压VREF几百微伏的差距,至此完成软启。