CN117276436A - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN117276436A CN117276436A CN202311222695.3A CN202311222695A CN117276436A CN 117276436 A CN117276436 A CN 117276436A CN 202311222695 A CN202311222695 A CN 202311222695A CN 117276436 A CN117276436 A CN 117276436A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- gan
- semiconductor substrate
- ingan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005699 Stark effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED芯片及其制备方法。LED芯片包括：层叠的半导体衬底层、半导体缓冲层以及N型GaN层，N型GaN层远离所述半导体衬底层一侧的部分厚度中具有多孔GaN区域，多孔GaN区域具有若干孔；N型InGaN六棱锥层，阵列排布于多孔GaN区域上。本发明提供的LED芯片可以在多孔GaN区域上得到有更多In含量(超过20％)的N型InGaN六棱锥层阵列，进而得到高In含量的InGaN量子阱层，使InGaN量子阱层中In含量在25～35％，从而实现良好的红光LED。
Description
技术领域
本发明涉及半导体光电技术领域，具体涉及一种LED芯片及其制备方法。
背景技术
三元合金I nGaN被广泛用作氮化物发光二极管中的I nGaN量子阱层的材料。目前，采用低I n组分的I nGaN量子阱层的蓝光和绿光得到LED芯片的发展已日益成熟，而为了使LED芯片的发光颜色达到红色，I nGaN量子阱层中的I n含量至少需要增加到25～35％。但是由于在N型GaN层表面生长N型I nGaN六棱锥层以及在N型I nGaN六棱锥层表面生长发光量子阱层时，I nN与GaN之间存在晶格失配，使得晶格之间存在应力，这导致N型InGaN六棱锥层和/或发光量子阱层的晶体质量下降，难以得到高I n含量的I nGaN量子阱层，从而难以实现良好的红光LED。
为了实现高I n含量的红光LED，目前已提出多种方法，使用多孔层作为后续外延LED结构的支撑层，可以很好地减小多孔层上的外延层中的应力，提高I n的掺入；以及使用多孔层和无孔层交替排列形成反射层结构达到减小外延层应力以及提高光提取效率的目的；还有使用图形化的衬底，比如半球形、水平三棱柱条纹的图形化衬底，在低I n含量的N型I nGaN六棱锥层上外延发光量子阱层，使得在N型I nGaN六棱锥层和发光量子阱层中的InGaN量子阱层之间的晶格失配减小；以及通过GaN六棱锥层和I nGaN六棱台层生长高I n组分的I nGaN红光LED，但是这些方法也仍然难以达到25～35％的I n含量。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中难以得到高I n含量的InGaN量子阱层，从而难以实现良好的红光LED的缺陷，从而提供一种LED芯片及其制备方法。
本发明提供一种LED芯片，包括：层叠的半导体衬底层、半导体缓冲层以及N型GaN层，所述N型GaN层远离所述半导体衬底层一侧的部分厚度中具有多孔GaN区域，所述多孔GaN区域具有若干孔；N型I nGaN六棱锥层，阵列排布于所述多孔GaN区域上。
可选的，所述多孔GaN区域的数量为多个，阵列排布于所述N型GaN层远离所述半导体衬底层一侧的部分厚度中；所述N型I nGaN六棱锥层与所述多孔GaN区域一一对应。
可选的，所述LED芯片还包括：介电掩膜层，位于所述N型GaN层远离所述半导体衬底层的一侧；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型I nGaN六棱锥与所述开口一一对应；所述N型I nGaN六棱锥层包括一体成型的锥体部和柱体部，所述柱体部设置于所述开口中，所述锥体部位于所述柱体部的一端，所述锥体部与所述柱体部的分型端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
可选的所述柱体部的直径为300nm-800nm；所述锥体部的高度为300nm-900nm。
可选的，所述多孔GaN区域的数量为一个，完全占据所述N型GaN层中远离所述半导体衬底层一侧的部分厚度中；所述N型I nGaN六棱锥层在所述多孔GaN区域上阵列排布。
可选的，还包括：N型I nGaN层，位于所述多孔GaN区域远离所述半导体衬底层一侧表面，所述N型I nGaN六棱锥层在所述N型I nGaN层远离所述半导体衬底层一侧表面阵列排布。
可选的，还包括：介电掩膜层，位于所述N型I nGaN层远离所述半导体衬底层一侧；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型InGaN六棱锥层与所述开口一一对应；所述N型I nGaN六棱锥层包括一体成型的锥体部和柱体部，所述柱体部设置于所述开口中，所述锥体部位于所述柱体部的一端，所述锥体部与所述柱体部的分型端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
可选的所述柱体部的直径为300nm-800nm；所述锥体部的高度为300nm-900nm。
可选的，所述多孔GaN区域的孔隙率为30％-70％；所述孔的直径为20nm-100nm。
可选的，所述孔的深度为所述N型GaN层的厚度的10％-80％；所述孔的深度为100nm-1.6μm；所述N型GaN层的厚度为1μm-2μm。
可选的，所述N型GaN层中掺杂有Si，所述多孔GaN区域的S i掺杂浓度比所述N型GaN层中的Si掺杂浓度高至少一个数量级。
可选的，还包括:发光量子阱层；位于所述N型I nGaN六棱锥层远离所述半导体衬底层的一侧表面；所述发光量子阱层为交替的I nGaN量子阱层和GaN势垒层；其中，最靠近N型I nGaN六棱锥层和最远离N型I nGaN六棱锥层的均为GaN势垒层，所述I nGaN量子阱层的层数为3层-10层；还包括：P型掺杂半导体层；位于所述发光量子阱层远离所述半导体衬底层的一侧表面；所述P型掺杂半导体层的厚度为150nm-400nm。
本发明提供一种LED芯片的制备方法，包括：提供半导体衬底层；在所述半导体衬底层的一侧依次形成层叠的半导体缓冲层和N型GaN层；在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域，所述多孔GaN区域具有若干孔；在所述多孔GaN区域上阵列形成N型I nGaN六棱锥层。
可选的，在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域的步骤包括：在所述N型GaN层远离所述半导体衬底层一侧形成介电掩膜层；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口；形成所述介电掩膜层之后，向所述开口进行S i离子注入；所述开口中Si掺杂浓度比所述N型GaN层中的Si掺杂浓度高至少一个数量级；离子向所述开口进行Si离子注入之后，进行电化学刻蚀，以在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多个多孔GaN区域，所述N型I nGaN六棱锥层与所述多孔GaN区域一一对应设置。
可选的，在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域的步骤包括：采用电化学刻蚀工艺在所述N型GaN层中远离所述半导体衬底层一侧的部分厚度中形成一个多孔GaN区域；所述多孔GaN区域完全占据所述N型GaN层远离所述半导体衬底层一侧；所述N型I nGaN六棱锥层在所述多孔GaN区域上阵列排布。
可选的，形成一个多孔GaN区域之后，在所述多孔GaN区域远离所述半导体衬底层一侧表面形成N型I nGaN层，所述N型I nGaN六棱锥层在所述N型I nGaN层远离所述半导体衬底层一侧表面阵列排布；形成N型I nGaN层之后，在所述N型I nGaN层远离所述半导体衬底层一侧形成介电掩膜层；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型I nGaN六棱锥层与所述开口一一对应。
可选的，所述N型I nGaN六棱锥层包括锥体部和柱体部，所述柱体部设置于所述开口中，所述锥体部连接于所述柱体部的一端，所述锥体部与所述柱体部的连接端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
可选的，还包括：在所述N型I nGaN六棱锥层远离所述半导体衬底层的一侧表面形成发光量子阱层；所述发光量子阱层为交替的I nGaN量子阱层和GaN势垒层；其中，最靠近N型I nGaN六棱锥层和最远离N型I nGaN六棱锥层的均为GaN势垒层；所述I nGaN量子阱层的层数为3层-10层；形成发光量子阱层之后，在所述发光量子阱层远离所述半导体衬底层的一侧表面形成P型掺杂半导体层。
本发明技术方案，具有如下优点：
本发明提供的一种LED芯片，由于所述N型GaN层远离所述半导体衬底层一侧的部分厚度中具有多孔GaN区域，所述多孔GaN区域具有若干孔，在多孔GaN区域上生长N型InGaN六棱锥层时，多孔GaN区域的若干孔使得N型I nGaN六棱锥层中有较小晶格失配，能够对晶格失配产生的应力进行弛豫，进而降低晶格失配产生的压应变，在所述多孔GaN区域上得到有更多I n含量(超过20％)的N型I nGaN六棱锥层阵列，在后续在所述N型I nGaN六棱锥层远离所述半导体衬底层的一侧生长包含I nGaN量子阱层的发光量子阱的结构时，可以降低N型I nGaN六棱锥层和发光量子阱层中的I nGaN量子阱层中I n含量的差值，能够减小生长I nGaN量子阱层时的应变，另外，由于N型I nGaN六棱锥层的侧面为半极性面，具有较小的极化电场，在N型I nGaN六棱锥层的半极性面外延生长I nGaN量子阱层，能够减弱极性电场提高I n原子并入效率，降低量子限制斯塔克效应，增加载流子的辐射复合概率，提高LED的内量子效率。综上，可以得到高I n含量的I nGaN量子阱层，具体的，I nGaN量子阱层中I n含量在25～35％，使得实现良好的红光LED。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的LED芯片的一种结构示意图；
图2为本发明实施例1提供的LED芯片的另一种结构示意图；
图3为本发明实施例2提供的LED芯片的制备方法的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种LED芯片，参考图1或图2，包括：层叠的半导体衬底层1、半导体缓冲层2以及N型GaN层3，所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中具有多孔GaN区域4，所述多孔GaN区域4具有若干孔；N型I nGaN六棱锥层5，阵列排布于所述多孔GaN区域4上。
在本实施例中，由于所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中具有多孔GaN区域4，所述多孔GaN区域4具有若干孔，在多孔GaN区域4上生长N型I nGaN六棱锥层5时，多孔GaN区域4的若干孔使得N型I nGaN六棱锥层5中有较小晶格失配，能够对晶格失配产生的应力进行弛豫，进而降低晶格失配产生的压应变，在所述多孔GaN区域4上得到有更多I n含量(超过20％)的N型I nGaN六棱锥层5阵列，在后续在所述N型I nGaN六棱锥层5远离所述半导体衬底层1的一侧生长包含I nGaN量子阱层的发光量子阱的结构时，可以降低N型I nGaN六棱锥层5和发光量子阱层中的I nGaN量子阱层中I n含量的差值，能够减小生长I nGaN量子阱层时的应变，另外，由于N型I nGaN六棱锥层5的侧面为半极性面，具有较小的极化电场，在N型I nGaN六棱锥层5的半极性面外延生长I nGaN量子阱层，能够减弱极性电场提高I n原子并入效率，降低量子限制斯塔克效应，增加载流子的辐射复合概率，提高LED的内量子效率。综上，可以得到高I n含量的I nGaN量子阱层，具体的，I nGaN量子阱层中I n含量在25～35％，使得实现良好的红光LED。
在一个实施例中，所述半导体衬底层1包括蓝宝石衬底层。
在一个实施例中，所述半导体缓冲层2包括u-GaN层。半导体缓冲层2为后续形成N型GaN层提供了相对完美的生长模板，半导体缓冲层2的表面形貌和结晶质量都会影响到N型GaN层的性质，因此，高质量的半导体缓冲层有利于高质量N型GaN层的生长。
在其他实施例中，半导体缓冲层包括其他材料的半导体缓冲层。
在一个实施例中，所述半导体缓冲层2的厚度为2μm-3μm，例如为2μm或3μm。
在本实施例中，优选的，所述多孔GaN区域4的孔隙率为30％-70％，例如为30％、40％、50％、60％或70％。若所述多孔GaN区域4的孔隙率过大，N型GaN层的导电能力下降，造成LED芯片的导电性能差；若所述多孔GaN区域4的孔隙率过小，对N型I nGaN六棱锥层中晶格失配产生的应力进行弛豫的作用较小，在所述多孔GaN区域上得到有更多I n含量(超过20％)的N型I nGaN六棱锥层阵列的能力减弱。
在其他实施例中，所述多孔GaN区域的孔隙率可以小于30％，也可以大于70％。
在一个实施例中，所述孔的直径为20nm-100nm，例如为20nm、40nm、60nm、80nm、100nm或110nm。
在一个实施例中，所述孔的深度为所述N型GaN层的厚度的10％-80％，例如为10％、20％、30％、40％、50％、60％、70％或80％。具体的，所述孔的深度为100nm-1.6μm，例如为100nm、300nm、500nm、700nm、900nm、1μm、1.3μm或1.6μm。若所述孔的深度过大，一方面N型GaN层的导电能力下降；另一方面后续进行离子注入的深度过大，注入的离子与半导体缓冲层产生额外的电流通路，造成LED芯片的发光性能差；若所述孔的深度过小，对N型I nGaN六棱锥层中晶格失配产生的应力进行弛豫的作用较小，在所述多孔GaN区域上得到有更多In含量(超过20％)的N型I nGaN六棱锥层阵列的能力减弱。
在一个实施例中，所述N型GaN层3的厚度为1μm-2μm，例如为1μm或2μm。
在一个实施例中，所述N型GaN层3中掺杂有Si，所述多孔GaN区域4的Si掺杂浓度比所述N型GaN层3中的Si掺杂浓度高至少一个数量级。由于需要通过电化学刻蚀在N型GaN层3中形成多孔GaN区域4，电化学刻蚀一般在Si高掺杂区域产生，因此多孔GaN区域4的Si掺杂浓度比所述N型GaN层3中的Si掺杂浓度高至少一个数量级，能选择性的在Si高掺杂区域进行电化学刻蚀产生多孔结构，避免对多孔GaN区域4周围的N型GaN层3刻蚀。
参考图1，所述多孔GaN区域4的数量为多个，阵列排布于所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中；所述N型I nGaN六棱锥层5与所述多孔GaN区域4一一对应。所述LED芯片还包括：介电掩膜层6，位于所述N型GaN层3远离所述半导体衬底层1的一侧；所述介电掩膜层6具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型InGaN六棱锥层5与所述开口一一对应。具有开口的介电掩膜层6不但能够作为N型I nGaN六棱锥层5阵列的生长模板，还能够有效降低该结构的位错密度及位错的继续生长，从而减少有源区的非辐射复合中心，提高LED外延结构的内量子效率。
在一个实施例中，所述介电掩膜层6包括二氧化硅掩膜层。在其他实施例中，所述介电掩膜层包括其它材料的掩膜层。
所述N型I nGaN六棱锥层5包括一体成型的锥体部52和柱体部51，所述柱体部51所述设置于所述开口中，所述锥体部52位于所述柱体部51的一端，所述锥体部52与所述柱体部51的分型端面与所述介电掩膜层6远离所述半导体衬底层1一侧表面齐平。
需要说明的是，本发明中出现的锥体部52和柱体部51是为了便于说明而人为规定的分型结构，实际结构中锥体部52和柱体部51是一体成型的，两者之间没有该分型端面，以上仅仅是为了说明结构特征之间的位置关系进行的定义说明。
在本实施例中，所述开口与所述N型I nGaN六棱锥层5的柱体部51的截面形状相同，均呈圆形；所述开口与所述N型I nGaN六棱锥层5的柱体部51的直径相等，具体为300nm-800nm，例如为300nm、400nm、500nm、600nm、700nm或800nm。
在一个实施例中，所述锥体部52的高度为300nm-900nm，例如为300nm、400nm、500nm、600nm、700nm、800nm或900nm。
参考图2，所述多孔GaN区域4的数量为一个，完全占据所述N型GaN层3中远离所述半导体衬底层1一侧的部分厚度中；所述N型I nGaN六棱锥层5在所述多孔GaN区域上阵列排布。所述LED芯片还包括：N型I nGaN层9，位于所述多孔GaN区域4远离所述半导体衬底层1一侧表面，所述N型I nGaN六棱锥层5在所述N型I nGaN层9远离所述半导体衬底层1一侧表面阵列排布。由于多孔GaN区域4的数量为一个，完全占据所述N型GaN层3中远离所述半导体衬底层1一侧的部分厚度中，会导致N型GaN层的导电能力下降，因此，在多孔GaN区域4远离所述半导体衬底层1一侧表面设置N型I nGaN层来弥补部分孔造成N型GaN层导电能力不足的问题，进而提高LED芯片的导电性能。
所述LED芯片还包括：介电掩膜层6，位于所述N型I nGaN层9远离所述半导体衬底层1一侧；所述介电掩膜层6具有在厚度方向上贯穿所述介电掩膜层6且阵列排布的开口，所述N型I nGaN六棱锥层5与所述开口一一对应。具有开口的介电掩膜层6不但能够作为N型InGaN六棱锥层5阵列的生长模板，还能够有效降低该结构的位错密度及位错的继续生长，从而减少有源区的非辐射复合中心，提高LED外延结构的内量子效率。
所述N型I nGaN六棱锥层5包括一体成型的锥体部52和柱体部51，所述柱体部51所述设置于所述开口中，所述锥体部52位于所述柱体部51的一端，所述锥体部52与所述柱体部51的分型端面与所述介电掩膜层6远离所述半导体衬底层1一侧表面齐平。
在本实施例中，所述开口与所述N型I nGaN六棱锥层5的柱体部51的截面形状相同，均呈圆形；所述开口与所述N型I nGaN六棱锥层5的柱体部51的直径相等，具体为300nm-800nm，例如为300nm、400nm、500nm、600nm、700nm或800nm。
在一个实施例中，所述锥体部52的高度为300nm-900nm，例如为300nm、400nm、500nm、600nm、700nm、800nm或900nm。
所述LED芯片还包括:发光量子阱层7；位于所述N型I nGaN六棱锥层5远离所述半导体衬底层1的一侧表面，所述发光量子阱层7为交替的I nGaN量子阱层和GaN势垒层(图中未示意)；其中，最靠近N型I nGaN六棱锥层5和最远离N型I nGaN六棱锥层5的均为GaN势垒层。所述发光量子阱层7用以发射600nm-750nm的峰值波长的红光。
在一个实施例中，所述I nGaN量子阱层的层数为3层-10层，例如为3层、4层、5层、6层、7层、8层、9层或10层。若所述I nGaN量子阱层的层数过少，I nGaN量子阱层中容纳的电子较少，载流子容易泄露，减小载流子的非辐射复合概率减弱；若所述I nGaN量子阱层的层数过多，I nGaN量子阱层中晶格失配产生的应力较大，导致晶体的质量较差，实现良好的红光LED的能力减弱。
所述LED芯片还包括P型掺杂半导体层8；位于所述发光量子阱层7远离所述半导体衬底层1的一侧表面。
在一个实施例中，所述P型掺杂半导体层8包括p-GaN层或p-I nGaN层。
在一个实施例中，所述P型掺杂半导体层8的厚度为150nm-400nm，例如为150nm、200nm、250nm、300nm、350nm或400nm。由于后续在所述P型掺杂半导体层8远离半导体衬底层的一侧表面需要形成一层P型重掺杂半导体层，因此采用上述范围厚度的P型掺杂半导体层8能够减小与后续导电层之间的接触电阻。
实施例2
本实施例提供一种LED芯片的制备方法，包括：
S1：提供半导体衬底层；
S2：在所述半导体衬底层的一侧依次形成层叠的半导体缓冲层和N型GaN层；
S3：在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域，所述多孔GaN区域具有若干孔；
S4：在所述多孔GaN区域上阵列形成N型I nGaN六棱锥层。
在本实施例中，在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域，所述多孔GaN区域具有若干孔，在多孔GaN区域上阵列形成N型I nGaN六棱锥层时，多孔GaN区域的若干孔使得N型I nGaN六棱锥层中有较小晶格失配，能够对晶格失配产生的应力进行弛豫，进而降低晶格失配产生的压应变，在所述多孔GaN区域上得到有更多In含量(超过20％)的N型I nGaN六棱锥层阵列，在后续在所述N型I nGaN六棱锥层远离所述半导体衬底层的一侧生长包含I nGaN量子阱层的发光量子阱的结构时，可以降低N型InGaN六棱锥层和发光量子阱层中的I nGaN量子阱层中I n含量的差值，能够减小生长InGaN量子阱层时的应变，另外，由于N型I nGaN六棱锥层的侧面为半极性面，具有较小的极化电场，在N型I nGaN六棱锥层的半极性面外延生长I nGaN量子阱层，能够减弱极性电场提高I n原子并入效率，降低量子限制斯塔克效应，增加载流子的辐射复合概率，提高LED的内量子效率。综上，可以得到高I n含量的I nGaN量子阱层，具体的，I nGaN量子阱层中I n含量在25～35％，使得实现良好的红光LED。
形成所述半导体缓冲层2的工艺包括化学气相沉积工艺或分子束外延工艺。
在一个实施例中，在所述N型GaN层3远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域4的步骤包括：在所述N型GaN层3远离所述半导体衬底层1一侧形成介电掩膜层6；所述介电掩膜层6具有在厚度方向上贯穿所述介电掩膜层6且阵列排布的开口。具有开口的介电掩膜层6不但能够作为N型I nGaN六棱锥层5阵列的生长模板，还能够有效降低该结构的位错密度及位错的继续生长，从而减少有源区的非辐射复合中心，提高LED外延结构的内量子效率。所述介电掩膜层包括二氧化硅掩膜层。
形成所述介电掩膜层6之后，向所述开口进行Si离子注入；所述开口中Si掺杂浓度比所述N型GaN层中的Si掺杂浓度高至少一个数量级；向所述开口进行Si离子注入之后，进行电化学刻蚀，以在所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中形成多个多孔GaN区域4，所述N型I nGaN六棱锥层5与所述多孔GaN区域4一一对应设置。由于电化学刻蚀只在Si高掺杂区域产生发生，通过向所述开口进行Si离子注入使开口中Si掺杂浓度比N型GaN层的Si掺杂浓度至少高一个数量级，离子注入只在没有被介电掩膜层6覆盖的区域发生，是由于掺杂浓度差异，电化学刻蚀只在离子注入区域发生，从而能选择性的在N型GaN层3形成多孔结构，避免对多孔GaN区域4周围的N型GaN层3刻蚀。需要说明的是，离子注入区域的形状受开口形状调控。离子注入区域的形状与开口的形状保持一致。
在一个实施例中，所述电化学刻蚀工艺中采用的电解液包括酸液，具体的，所述酸液包括草酸、HF酸、或HNO3；所述酸液的浓度为0.1M-0.3M，例如为0.1M、0.2M或0.3M。
在一个实施例中，电化学刻蚀工艺中采用进行离子注入后的样品(包括半导体衬底层、半导体缓冲层、N型GaN层、介电掩膜层)作为正极，铂电极作为负极；施加偏压为5V-20V，例如为5V、10V、15V或20V。
在另一个实施例中，在所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中形成多孔GaN区域4的步骤包括：采用电化学刻蚀工艺在所述N型GaN层3中远离所述半导体衬底层1一侧的部分厚度中形成一个多孔GaN区域4；所述多孔GaN区域4完全占据所述N型GaN层3远离所述半导体衬底层1一侧；所述N型I nGaN六棱锥层5在所述多孔GaN区域4上阵列排布。需要说明的是，所述电化学刻蚀工艺与前面所述的电化学刻蚀工艺的参数相同，在此不在赘述。
形成一个多孔GaN区域4之后，在所述多孔GaN区域4远离所述半导体衬底层1一侧表面形成N型I nGaN层9，所述N型I nGaN六棱锥层5在所述N型I nGaN层9远离所述半导体衬底层1一侧表面阵列排布。由于多孔GaN区域4的数量为一个，完全占据所述N型GaN层3中远离所述半导体衬底层1一侧的部分厚度中，会导致N型GaN层的导电能力下降，因此，在多孔GaN区域4远离所述半导体衬底层1一侧表面设置N型I nGaN层来弥补部分孔造成N型GaN层导电能力不足的问题，进而提高LED芯片的导电性能。
形成N型I nGaN层9之后，在所述N型I nGaN层9远离所述半导体衬底层1一侧形成介电掩膜层6；所述介电掩膜层6具有在厚度方向上贯穿所述介电掩膜层6且阵列排布的开口，所述N型I nGaN六棱锥层5与所述开口一一对应。需要说明的是，所述介电掩膜层与前面所述的介电掩膜层的作用及材料相同，在此不在赘述。
在本实施例中，所述N型I nGaN六棱锥层5包括一体成型的锥体部52和柱体部51，所述柱体部51所述设置于所述开口中，所述锥体部52位于所述柱体部51的一端，所述锥体部52与所述柱体部51的分型端面与所述介电掩膜层6远离所述半导体衬底层1一侧表面齐平。由于所述开口于所述多孔GaN区域4对应设置，在多孔GaN区域4上生长具有很好的应力弛豫效果，使得N型I nGaN六棱锥层5中有较小晶格失配，能够对晶格失配产生的应力进行弛豫，进而降低晶格失配产生的压应变，在所述多孔GaN区域4上得到有更多I n含量(超过20％)的N型I nGaN六棱锥层5阵列。
所述LED芯片的制备方法还包括：在所述N型I nGaN六棱锥层5远离所述半导体衬底层1的一侧表面形成发光量子阱层7，具体的，在所述锥体部52远离所述半导体衬底层1的一侧表面形成发光量子阱层7。所述发光量子阱层7的底部与部分所述介电掩膜层6接触。
在一个实施例中，所述发光量子阱层7为交替的I nGaN量子阱层和GaN势垒层；其中，最靠近N型I nGaN六棱锥层5和最远离N型I nGaN六棱锥层5的均为GaN势垒层。所述InGaN量子阱层的层数为3层-10层，例如为3层、4层、5层、6层、7层、8层、9层或10层。
所述LED芯片的制备方法还包括:形成发光量子阱层7之后，在所述发光量子阱层7远离所述半导体衬底层1的一侧表面形成P型掺杂半导体层8。所述P型掺杂半导体层8与所述锥体部52的形状相同，均呈六棱锥状。
需要说明的是，本实施例中，在不进行半导体衬底层的转移时，所述P型掺杂半导体层8的形状保留六棱锥状即可；在其他实施例中，若需要进行半导体衬底层的转移，在形成P型掺杂半导体层的过程中，P型掺杂半导体填充整个三维结构，以使P型掺杂半导体层的外侧生长成平面，P型掺杂半导体层的侧壁与半导体衬底层的侧壁对齐(图中未示意)。这样可以方便LED芯片在开口位置进行剥离，然后把P型掺杂半导体层这一面利用键合材料与另外的半导体衬底层键合，同时方便了后续的镀电极及封装。
本申请通过在所述N型GaN层3远离所述半导体衬底层1一侧的部分厚度中形成多孔GaN区域4，所述多孔GaN区域4具有若干孔，N型I nGaN六棱锥层5以较低的应变在在多孔GaN区域4上生长，在所述多孔GaN区域4上得到有更多I n含量(超过20％)的N型I nGaN六棱锥层5阵列，在后续在所述N型I nGaN六棱锥层5远离所述半导体衬底层1的一侧生长包含InGaN量子阱层的发光量子阱的结构时，可以降低N型I nGaN六棱锥层5和发光量子阱层7中InGaN量子阱层的I n含量的差值，能够减小生长I nGaN量子阱层时的应变，另外，由于N型InGaN六棱锥层5的侧面为半极性面，具有较小的极化电场，在N型I nGaN六棱锥层5的半极性面外延生长I nGaN量子阱层，能够减弱极性电场提高I n原子并入效率，可以得到高I n含量的I nGaN量子阱层，具体的，I nGaN量子阱层中I n含量在25～35％。当电偏压施加在整个LED芯片上时，LED可以发射峰值波长在600nm至750nm之间的红光。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (18)
1.一种LED芯片，包括：层叠的半导体衬底层、半导体缓冲层以及N型GaN层，其特征在于，所述N型GaN层远离所述半导体衬底层一侧的部分厚度中具有多孔GaN区域，所述多孔GaN区域具有若干孔；
N型InGaN六棱锥层，阵列排布于所述多孔GaN区域上。
2.根据权利要求1所述的LED芯片，其特征在于，所述多孔GaN区域的数量为多个，阵列排布于所述N型GaN层远离所述半导体衬底层一侧的部分厚度中；所述N型InGaN六棱锥层与所述多孔GaN区域一一对应。
3.根据权利要求2所述的LED芯片，其特征在于，所述LED芯片还包括：介电掩膜层，位于所述N型GaN层远离所述半导体衬底层的一侧；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型InGaN六棱锥与所述开口一一对应；所述N型InGaN六棱锥层包括一体成型的锥体部和柱体部，所述柱体部设置于所述开口中，所述锥体部位于所述柱体部的一端，所述锥体部与所述柱体部的分型端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
4.根据权利要求3所述的LED芯片，其特征在于，所述柱体部的直径为300nm-800nm；所述锥体部的高度为300nm-900nm。
5.根据权利要求1所述的LED芯片，其特征在于，所述多孔GaN区域的数量为一个，完全占据所述N型GaN层中远离所述半导体衬底层一侧的部分厚度中；所述N型InGaN六棱锥层在所述多孔GaN区域上阵列排布。
6.根据权利要求5所述的LED芯片，其特征在于，还包括：N型InGaN层，位于所述多孔GaN区域远离所述半导体衬底层一侧表面，所述N型InGaN六棱锥层在所述N型InGaN层远离所述半导体衬底层一侧表面阵列排布。
7.根据权利要求6所述的LED芯片，其特征在于，还包括：介电掩膜层，位于所述N型InGaN层远离所述半导体衬底层一侧；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型InGaN六棱锥层与所述开口一一对应；所述N型InGaN六棱锥层一体成型的包括锥体部和柱体部，所述柱体部所述于所述开口中，所述锥体部位于所述柱体部的一端，所述锥体部与所述柱体部的分型端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
8.根据权利要求7所述的LED芯片，其特征在于，所述柱体部的直径为300nm-800nm；所述锥体部的高度为300nm-900nm。
9.根据权利要求1-8中任一项所述的LED芯片，其特征在于，所述多孔GaN区域的孔隙率为30％-70％；所述孔的直径为20nm-100nm。
10.根据权利要求1-8中任一项所述的LED芯片，其特征在于，所述孔的深度为所述N型GaN层的厚度的10％-80％；
所述孔的深度为100nm-1.6μm；所述N型GaN层的厚度为1μm-2μm。
11.根据权利要求1-8中任一项所述的LED芯片，其特征在于，所述N型GaN层中掺杂有Si，所述多孔GaN区域的Si掺杂浓度比所述N型GaN层中的Si掺杂浓度高至少一个数量级。
12.根据权利要求1-8中任一项所述的LED芯片，其特征在于，还包括:发光量子阱层；位于所述N型InGaN六棱锥层远离所述半导体衬底层的一侧表面；所述发光量子阱层为交替的InGaN量子阱层和GaN势垒层；其中，最靠近N型InGaN六棱锥层和最远离N型InGaN六棱锥层的均为GaN势垒层，所述InGaN量子阱层的层数为3层-10层；
还包括：P型掺杂半导体层；位于所述发光量子阱层远离所述半导体衬底层的一侧表面；所述P型掺杂半导体层的厚度为150nm-400nm。
13.一种LED芯片的制备方法，其特征在于，包括：
提供半导体衬底层；
在所述半导体衬底层的一侧依次形成层叠的半导体缓冲层和N型GaN层；
在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域，所述多孔GaN区域具有若干孔；
在所述多孔GaN区域上阵列形成N型InGaN六棱锥层。
14.根据权利要求13所述的LED芯片的制备方法，其特征在于，在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域的步骤包括：在所述N型GaN层远离所述半导体衬底层一侧形成介电掩膜层；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口；
形成所述介电掩膜层之后，向所述开口进行Si离子注入；所述开口中Si掺杂浓度比所述N型GaN层中的Si掺杂浓度高至少一个数量级；
向所述开口进行Si离子注入之后，进行电化学刻蚀，以在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多个多孔GaN区域，所述N型InGaN六棱锥层与所述多孔GaN区域一一对应设置。
15.根据权利要求13所述的LED芯片的制备方法，其特征在于，在所述N型GaN层远离所述半导体衬底层一侧的部分厚度中形成多孔GaN区域的步骤包括：采用电化学刻蚀工艺在所述N型GaN层中远离所述半导体衬底层一侧的部分厚度中形成一个多孔GaN区域；所述多孔GaN区域完全占据所述N型GaN层远离所述半导体衬底层一侧；所述N型InGaN六棱锥层在所述多孔GaN区域上阵列排布。
16.根据权利要求15所述的LED芯片的制备方法，其特征在于，形成一个多孔GaN区域之后，在所述多孔GaN区域远离所述半导体衬底层一侧表面形成N型InGaN层，所述N型InGaN六棱锥层在所述N型InGaN层远离所述半导体衬底层一侧表面阵列排布；
形成N型InGaN层之后，在所述N型InGaN层远离所述半导体衬底层一侧形成介电掩膜层；所述介电掩膜层具有在厚度方向上贯穿所述介电掩膜层且阵列排布的开口，所述N型InGaN六棱锥层与所述开口一一对应。
17.根据权利要求14或16所述的LED芯片的制备方法，其特征在于，所述N型InGaN六棱锥层包括锥体部和柱体部，所述柱体部设置于所述开口中，所述锥体部连接于所述柱体部的一端，所述锥体部与所述柱体部的连接端面与所述介电掩膜层远离所述半导体衬底层一侧表面齐平。
18.根据权利要求17所述的LED芯片的制备方法，其特征在于，还包括：在所述N型InGaN六棱锥层远离所述半导体衬底层的一侧表面形成发光量子阱层；所述发光量子阱层为交替的InGaN量子阱层和GaN势垒层；其中，最靠近N型InGaN六棱锥层和最远离N型InGaN六棱锥层的均为GaN势垒层；所述InGaN量子阱层的层数为3层-10层；
形成发光量子阱层之后，在所述发光量子阱层远离所述半导体衬底层的一侧表面形成P型掺杂半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311222695.3A CN117276436A (zh) | 2023-09-20 | 2023-09-20 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311222695.3A CN117276436A (zh) | 2023-09-20 | 2023-09-20 | 一种led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276436A true CN117276436A (zh) | 2023-12-22 |
Family
ID=89209961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311222695.3A Pending CN117276436A (zh) | 2023-09-20 | 2023-09-20 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276436A (zh) |
-
2023
- 2023-09-20 CN CN202311222695.3A patent/CN117276436A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
| US9356191B2 (en) | Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same | |
| TWI434433B (zh) | 形成發光二極體裝置的方法 | |
| US11735693B2 (en) | Method for manufacturing a substrate comprising a relaxed InGaN layer | |
| US7846753B2 (en) | Vertical light emitting diode and method of making a vertical light emitting diode | |
| US8138494B2 (en) | GaN series light-emitting diode structure | |
| KR20140121070A (ko) | 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 | |
| US9397253B2 (en) | Light emitting diode and manufacturing method therefor | |
| TW202224205A (zh) | Led裝置及製造方法 | |
| KR101111748B1 (ko) | 수직구조 질화갈륨계 반도체 발광소자의 제조방법 | |
| CN101390225B (zh) | Ⅲ族氮化物半导体发光器件 | |
| KR101457202B1 (ko) | 나노 로드를 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법 | |
| KR20130035685A (ko) | 질화물 반도체 소자 제조 방법 | |
| EP3926696A1 (en) | Uv light emitting device | |
| CN117276436A (zh) | 一种led芯片及其制备方法 | |
| KR20130055976A (ko) | 공극층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| CN109830579B (zh) | 悬空绿光led单片集成装置及其制备方法 | |
| KR100688037B1 (ko) | 3족 질화물 반도체 발광소자 | |
| CN117678074A (zh) | 用于制造原生发射矩阵的方法 | |
| US20220406968A1 (en) | Method for manufacturing a native emission matrix | |
| WO2022099501A1 (zh) | 垂直结构发光二极管及其制备方法 | |
| US20230275116A1 (en) | Method for producing an led and led produced by said method | |
| CN117577750A (zh) | 一种led芯片结构及其制备方法 | |
| CN117954513A (zh) | 生长衬底及其制造方法、包括其的光电器件及制造方法 | |
| KR102022658B1 (ko) | 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |