CN117276423A - 一种半导体结构的制备方法以及半导体结构 - Google Patents

一种半导体结构的制备方法以及半导体结构 Download PDF

Info

Publication number
CN117276423A
CN117276423A CN202311384022.8A CN202311384022A CN117276423A CN 117276423 A CN117276423 A CN 117276423A CN 202311384022 A CN202311384022 A CN 202311384022A CN 117276423 A CN117276423 A CN 117276423A
Authority
CN
China
Prior art keywords
layer
type
type layer
laser
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311384022.8A
Other languages
English (en)
Inventor
郭炜
徐成龙
叶继春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN202311384022.8A priority Critical patent/CN117276423A/zh
Publication of CN117276423A publication Critical patent/CN117276423A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本公开提供了一种半导体结构的制备方法以及半导体结构，其中，所述半导体结构的制备方法包括：提供衬底；在所述衬底上形成P型层；利用激光器对所述P型层的中心区域进行激光退火，以使所述P型层的中心区域的掺杂原子激活。

Description

一种半导体结构的制备方法以及半导体结构
技术领域
本公开涉及半导体光电技术领域，尤其涉及一种半导体结构的制备方法以及半导体结构。
背景技术
传统射频通信波段面临频谱饱和问题，光通信作为一种超越传统射频通信的新兴技术路线，是未来6G通信的关键技术之一，拥有巨大的市场前景。其中，微型发光二极管(micro-LED)由于其尺寸小，RC常数小，因此调制带宽和传输速率较为优异，在物联网、大气卫星安全通信，军事战术保密通信，地面非视距光通信等领域大有可为。
但目前micro-LED在应用上仍面临一些技术障碍，例如P-GaN层受主激活能高与Mg-H键钝化，使得空穴浓度低，以及由于电感耦合等离子体(Inductive Coupled Plasma，ICP)刻蚀将在台面侧壁引入缺陷损伤(例如悬挂键及非辐射复合中心)，造成器件内量子效率下降及漏电，且micro-LED拥有较高的比表面积，侧壁损伤带来器件性能恶化更加严重。
发明内容
本公开提供了一种半导体结构的制备方法以及半导体结构，以至少解决现有技术中存在的以上技术问题。
根据本公开的第一方面，提供了一种半导体结构的制备方法，所述方法包括：
提供衬底；
在所述衬底上形成P型层；
利用激光器对所述P型层的中心区域进行激光退火，以使所述P型层的中心区域的掺杂原子激活。
在一可实施方式中，所述P型层的中心区域的面积占所述P型层的面积的60％～80％。
在一可实施方式中，所述方法还包括：
在形成所述P型层之前，在所述衬底上依次形成成核层、本征层、N型层、有源层、电子阻挡层；
在形成所述P型层之后，在所述P型层上形成P型帽层；
从所述P型帽层的表面刻蚀至所述N型层的内部，以去除部分所述P型帽层、部分所述P型层、部分所述电子阻挡层、部分所述有源层和部分所述N型层。
在一可实施方式中，所述方法还包括：
在所述N型层上形成N型电极，在所述P型帽层上形成P型电极。
在一可实施方式中，所述方法还包括：
形成介质层，所述介质层覆盖所述N型电极、所述N型层、所述P型帽层和部分所述P型电极的表面，以及所述有源层、所述电子阻挡层和所述P型层的侧壁；
形成互联金属层，所述互联金属层覆盖部分所述介质层和所述P型电极。
在一可实施方式中，所述利用激光器对所述P型层的中心区域进行激光退火，包括：从所述激光器中产生激光，所述激光整形成平顶光斑，并照射在所述P型层的中心区域，以进行激光退火。
在一可实施方式中，所述激光的波长范围为193nm～308nm。
根据本公开的第二方面，提供了一种半导体结构，包括：
衬底；
位于所述衬底上的P型层，其中，所述P型层的中心区域的表面为经过激光退火的表面，所述P型层的中心区域的空穴浓度大于所述P型层的边缘区域的空穴浓度。
在一可实施方式中，所述P型层的中心区域的面积占所述P型层的面积的60％～80％。
在一可实施方式中，还包括：
位于所述衬底上的依次堆叠的成核层、本征层、N型层、有源层、电子阻挡层；其中，所述P型层位于所述电子阻挡层上；
位于所述P型层上的P型帽层；
位于所述N型层上的N型电极；
位于所述P型帽层上的P型电极。
本公开的半导体结构的制备方法以及半导体结构，通过只对P型层的中心区域进行激光退火，实现对P型层的局域激活，可以显著提高P型层的空穴浓度，同时避免在薄膜中引入热应力，且退火效率较高。同时通过激光退火只激活P型层的中心区域部分，对边缘区域不进行退火激活，如此，无需刻蚀边缘区域的P型层，就可以实现对侧壁非辐射复合中心的“电绝缘”效果，进一步提高micro-LED的内量子效率与调制带宽，促进micro-LED在光通信上的应用。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本公开实施例提供的半导体结构的制备方法的流程图；
图2a为本公开实施例提供的半导体结构在制备过程中的示意图一；
图2b为本公开实施例提供的半导体结构在制备过程中的示意图二；
图2c为本公开实施例提供的半导体结构在制备过程中的示意图三；
图2d为本公开实施例提供的半导体结构在制备过程中的示意图四；
图2e为本公开实施例提供的半导体结构在制备过程中的示意图五；
图3为本公开实施例提供的半导体结构的俯视图。
具体实施方式
为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
由于Mg的激活能较高、加之薄膜外延生长过程中Mg-H键的钝化，使得p-GaN层空穴浓度远低于n型层电子浓度。采用后退火处理可以提高p-GaN层空穴浓度，如低能电子束辐照、热退火等。但是低能电子束辐照因其较低的退火速率，无法大规模产业化。热退火处理速率较高，但会在薄膜中引入热应力，此外热退火对空穴浓度提升有限，无法做到进一步提高p型层的电学性质。
另外，研究人员通过刻蚀去除micro-LED台面边缘处的p-GaN层，以避免电流流向侧壁非辐射复合中心，实现侧壁的“电绝缘”效果，从而优化micro-LED台面侧壁刻蚀损伤带来的内量子效率下降，但是工艺过程多了一步光刻与ICP刻蚀，器件制备过程更加繁琐，刻蚀深度控制困难，容易过刻蚀或者p-GaN刻蚀不到底，且易在刻蚀暴露面(电子阻挡层表面)引入新的刻蚀损伤，进而恶化micro-LED的内量子效率及调制带宽。
基于此，本公开实施例提供了一种半导体结构的制备方法，具体请参见附图1，如图1所示，所述半导体结构的制备方法包括以下步骤：
步骤101：提供衬底；
步骤102：在所述衬底上形成P型层；
步骤103：利用激光器对所述P型层的中心区域进行激光退火，以使所述P型层的中心区域的掺杂原子激活。
下面结合具体实施例对本公开实施例提供的半导体结构的制备方法作进一步详细的说明。图2a至图2e为本公开实施例提供的半导体结构在制备过程中的示意图。
首先，参见图2a，执行步骤101，提供衬底10。
在一实施例中，所述衬底10包括蓝宝石、碳化硅、二氧化硅、石英、氧化镁(MgO)、氧化锌(ZnO)、尖晶石等中的一种或多种。在一具体实施例中，衬底10为蓝宝石衬底。
接着，继续参见图2a，执行步骤102，在所述衬底10上形成P型层61。
所述方法还包括：在形成所述P型层61之前，在所述衬底10上依次形成成核层21、本征层22、N型层30、有源层40、电子阻挡层50；
在形成所述P型层61之后，在所述P型层61上形成P型帽层62。
在一实施例中，所述成核层21的材料包括但不限于氮化镓(GaN)或氮化铝(AlN)。
所述本征层22的材料包括但不限于非掺杂GaN或AlGaN。
所述N型层30可以包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化镓铝(GaAlN)、氮化镓铟(GaInN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铟铝(InAlN)等中的一种或多种。在具体实施例中，N型层30包括氮化镓(GaN)或氮化铝镓(AlGaN)。在一个或多个实施例中，N型层30掺杂有N型掺杂剂，诸如硅(Si)或锗(Ge)。N型层30可以具有足够显著的掺杂浓度，以承载横向通过该层的电流。
所述有源层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱的材料可以采用氮化铟镓，量子垒的材料可以采用氮化镓。
所述电子阻挡层50为单层AlGaN结构，电子阻挡层50为P型掺杂的半导体材料。
所述P型层61的材料包括但不限于氮化镓或氮化铝镓，其中，P型层掺杂有P型掺杂剂。
所述P型帽层62为P型重掺杂的氮化镓或氮化铝镓层。
在形成P型帽层62后，对整个外延片进行清洗，具体清洗操作如下：
先进行有机清洗，将外延片依次放入丙酮、乙醇和去离子水中分别超声清洗10min；然后进行无机清洗，将外延片放入105℃热板加热的H2SO4:H2O2为7:3的溶液中清洗20min；取出后放入去离子水中进行冲洗，并用热氮吹干。
接着，参见图2b，从所述P型帽层62的表面刻蚀至所述N型层30的内部，以去除部分所述P型帽层62、部分所述P型层61、部分所述电子阻挡层50、部分所述有源层40和部分所述N型层30。
在实际操作中，先用正胶光刻定义出半导体结构的台面掩膜。具体地，先将清洗后的外延片放在95℃的热板上前烘5-10min；然后将冷却后的外延片放在匀胶机上，进行涂胶和匀胶，采用800r/min的速度进行匀胶12s，3000r/min的速度进行匀胶40s，并将外延片放在95℃的热板上软烘4min30s；然后将冷却后的外延片使用接触式光刻机进行10s的曝光；将曝光后的外延片放入显影液中显影45s～55s后放入去离子水中涮洗，并用氮气吹干；将光刻完的外延片放入氧气等离子体清洗机中用80W偏压氧化10min，将显影的残胶完全氧化，随后用HCl:H2O为1:5的溶液去除氧化物。
接着以上述步骤中的光刻胶为掩膜，进行ICP刻蚀。具体地，将带有光刻胶掩模的外延片放入ICP腔室中，抽真空至1E-5pa以下，其主要工艺参数为：ICP功率为200W，RF功率为100W，通入的Cl2流量为20sccm，Br2流量为20sccm，腔室压力为10mTorr，单次刻蚀时间为5-6min；然后用常规有机清洗去除光刻胶。
在一实施例中，所述刻蚀的深度范围为500nm～600nm。
接着，执行步骤103，利用激光器对所述P型层61的中心区域进行激光退火，以使所述P型层61的中心区域的掺杂原子激活。
图3为本公开实施例提供的半导体结构的俯视图，需要解释的是，图3中只示出了N型层和P型层。
在一实施例中，如图3所示，所述P型层61的中心区域611的面积占所述P型层61的面积的60％～80％。
中心区域的面积占P型层总面积的60％～80％，既能提高P型层的空穴浓度，又能使P型层的边缘区域起到“电绝缘”效果，不至于因中心区域的面积的占比太高，使边缘区域的面积过小，而起不到“电绝缘”的效果，又不至于因中心区域的面积占比太低，而起不到良好P型层欧姆接触。
在一实施例中，所述利用激光器对所述P型层61的中心区域611进行激光退火，包括：从所述激光器中产生激光，所述激光整形成平顶光斑，并照射在所述P型层61的中心区域611，以进行激光退火。
在实际操作中，先搭建光路，激光器发出的激光经过准直扩束镜、光束匀化器、柱面镜、整形光阑等光学元件后，整形成光强均匀分布的平顶圆形光斑，光斑尺寸约为P型层的面积的60％～80％。
接着，搭建样品位移系统，将样品台与X、Z双轴移动的步进位移台组装，位移台由微电脑控制，位移速率设置5mm/s，位移量设置为50mm；需要解释的是，这里的位移速率和位移量的数值仅为一种可行的、下位的实施方式，在其他一些实施例中，位移速率和位移量也可为其他数值。
接着，将样品(外延片)置于样品台上，利用显微镜系统观察，将平顶激光光斑照射在P型层之上，使用步进位移系统对P型层进行激光退火处理；在激光退火后，是用常规有机清洗步骤去除外延片表面附着的污染物。
所述激光器可以为气体激光器或半导体激光器。
在一实施例中，所述激光的波长范围为193nm～308nm。在一具体实施例中，所述激光的波长可以为193nm、226nm、248nm和308nm。
在本实施例中，通过局部激光退火后，P型层中心区域以下的部分的Mg-H键断裂，产生较高空穴浓度，而P型层边缘区域无激活处理，空穴浓度较低，电阻较高，可以将电流限制在进行激光退火的中心区域，进而实现侧壁缺陷损伤的“电绝缘”，有效避免了侧壁非辐射中心导致micro LED半导体器件的内量子效率下降及调制带宽的恶化。
在一实施例中，如图3所示，所述P型层61的形状为圆形。可以理解的是，P型层的形状为圆形只是本公开实施例中一种可行的、下位的实施方式，在其他一些实施例中，P型层的形状也可为其他形状，例如三角形、矩形等。
接着，参见图2c，所述方法还包括：在所述N型层30上形成N型电极71，在所述P型帽层62上形成P型电极72。
在实际操作中，先用负胶光刻定义出P型电极区域。具体地，先将清洗后的外延片放在100℃的热板上前烘5-10min；然后将冷却后的外延片放在匀胶机上进行涂胶和匀胶，在600r/min的速度下匀胶6s，在4000r/min的速度下匀胶30s，并将外延片放在100℃的热板上软烘2min 30s；然后将冷却后的外延片使用接触式光刻机进行3s的曝光；随后在100℃热板烘烤100s，待外延片冷却后使用光刻机泛曝光40s，之后放入显影液中显影45～55s后，放入去离子水中涮洗和氮气吹干；将光刻完的外延片放入氧气等离子体清洗机中用80W偏压氧化10min，将显影的残胶完全氧化，随后用HCl:H2O为1:5的溶液去除氧化物。
接着，采用电子束沉积Ni和Au作为P型电极。首先，将外延片放入电子束腔室内，待腔室真空度达到4E-4pa以下后，在外延片上分别蒸镀20nm～30nm的Ni和20nm～30nm的Au；接着，将取出后的外延片放入热板加热到85℃的NMP去胶液中浸泡15～20min，剥落光刻胶及光刻胶上的金属，并用去离子水涮洗和氮气吹干；接着，对外延片进行快速退火使P型电极形成欧姆接触，其工艺条件为：在氧气气氛中，550℃保温300s。
制作N型电极71的过程与P型电极72的过程相似。先用正胶工艺光刻定义出N型电极图案；再使用电子束分别蒸镀20nm的Ti、120nm的Al、20nm的Ni和50nm的Au作为N型电极；接着，对外延片进行快速退火使N型电极形成欧姆接触，其工艺条件为：在氮气气氛中，600℃保温180s，1000℃高温退火60s。
接着，参见图2d和图2e，所述方法还包括：形成介质层80，所述介质层80覆盖所述N型电极71、所述N型层30、所述P型帽层62和部分所述P型电极72的表面，以及所述有源层、所述电子阻挡层和所述P型层的侧壁；
形成互联金属层90，所述互联金属层90覆盖部分所述介质层80和所述P型电极72。
在一实施例中，所述介质层80的材料包括但不限于Al2O3。
在实际操作中，先用95℃的热板将样品烘烤2min；然后将样品放入220℃的腔室中并抽真空至1E-2pa以下；接着，采用原子层沉积(ALD)工艺生成介质层，ALD工艺生长的工艺条件为：反应前驱体为Al(CH3)3和H2O，衬底温度为220℃，Al源脉冲(pulse)时间为0.05s，O源脉冲时间为1s，清洗(Purge)时间各为10s，生长厚度为5nm～10nm。Al2O3沉积后退火，其工艺为：在氮气气氛中，300℃退火120s。
接着，在N型电极和P型电极上刻蚀开孔。具体地，采用负胶工艺在N型电极和P型电极以外的区域制备光刻胶掩模；将带有光刻胶掩模的外延片放入ICP腔室中，抽真空至1E-5pa以下，其主要工艺参数为：ICP功率为400W，RF功率为200W，通入的SF6/CHF3/Ar流量分别为5.5/32/20sccm，腔室压力为10mTorr，单次刻蚀时间为1-2min；采用常规有机清洗工艺去除光刻胶。
接着，制备互联金属层90。先用正胶工艺光刻定义出互联金属层区域；接着，使用电子束蒸镀200nm～300nm的金属Al，NMP去胶后得到Al互联金属层。
本公开实施例还提供了一种半导体结构，如图2e所示，所述半导体结构包括：
衬底10；
位于所述衬底10上的P型层61，其中，所述P型层61的中心区域的表面为经过激光退火的表面，所述P型层61的中心区域的空穴浓度大于所述P型层61的边缘区域的空穴浓度。
本实施例中，P型层的中心区域的表面为经过激光退火的表面，因此提高了中心区域的空穴浓度，使中心区域的空穴浓度大于边缘区域的空穴浓度，如此，无需刻蚀去除边缘区域的P型层，就可以实现对侧壁非辐射复合中心的“电绝缘”效果，进一步提高micro-LED的内量子效率与调制带宽，促进micro-LED在光通信上的应用。
在一实施例中，所述P型层61的中心区域的空穴浓度远远大于所述P型层61的边缘区域的空穴浓度。
在一实施例中，所述衬底10包括蓝宝石、碳化硅、二氧化硅、石英、氧化镁(MgO)、氧化锌(ZnO)、尖晶石等中的一种或多种。在一具体实施例中，衬底10为蓝宝石衬底。
在一实施例中，所述半导体结构还包括：位于所述衬底10上的依次堆叠的成核层21、本征层22、N型层30、有源层40、电子阻挡层50；其中，所述P型层61位于所述电子阻挡层50上；
位于所述P型层61上的P型帽层62；
位于所述N型层30上的N型电极71；
位于所述P型帽层62上的P型电极72。
在一实施例中，所述成核层21的材料包括但不限于氮化镓(GaN)或氮化铝(AlN)。
所述本征层22的材料包括但不限于非掺杂GaN或AlGaN。
所述N型层30可以包括氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化镓铝(GaAlN)、氮化镓铟(GaInN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铟铝(InAlN)等中的一种或多种。在具体实施例中，N型层30包括氮化镓(GaN)或氮化铝镓(AlGaN)。在一个或多个实施例中，N型层30掺杂有N型掺杂剂，诸如硅(Si)或锗(Ge)。N型层30可以具有足够显著的掺杂浓度，以承载横向通过该层的电流。
所述有源层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱的材料可以采用氮化铟镓，量子垒的材料可以采用氮化镓。
所述电子阻挡层50为单层AlGaN结构，电子阻挡层50为P型掺杂的半导体材料。
所述P型层61的材料包括但不限于氮化镓或氮化铝镓，其中，P型层掺杂有P型掺杂剂。
所述P型帽层62为P型重掺杂的氮化镓或氮化铝镓层。
所述N型电极为多层叠层结构，依次包括20nm的Ti、120nm的Al、20nm的Ni和50nm的Au。
所述P型电极也为多层叠层结构，依次包括20nm～30nm的Ni和20nm～30nm的Au。
在一实施例中，所述P型层61的中心区域的面积占所述P型层61的面积的60％～80％。
中心区域的面积占P型层总面积的60％～80％，既能提高P型层的空穴浓度，又能使P型层的边缘区域起到“电绝缘”效果，不至于因中心区域的面积的占比太高，使边缘区域的面积过小，而起不到“电绝缘”的效果，又不至于因中心区域的面积占比太低，而起不到良好的P型层欧姆接触。
在一实施例中，如图3所示，所述P型层61的形状为圆形。可以理解的是，P型层的形状为圆形只是本公开实施例中一种可行的、下位的实施方式，在其他一些实施例中，P型层的形状也可为其他形状，例如三角形、矩形等。
在一实施例中，所述半导体结构还包括：介质层80，所述介质层80覆盖所述N型电极71、所述N型层30、所述P型帽层62和部分所述P型电极72的表面，以及所述有源层、所述电子阻挡层和所述P型层的侧壁；
互联金属层90，所述互联金属层90覆盖部分所述介质层80和所述P型电极72。
在一实施例中，所述介质层80的材料包括但不限于Al2O3。
所述互联金属层90的材料包括但不限于Al。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成P型层；
利用激光器对所述P型层的中心区域进行激光退火，以使所述P型层的中心区域的掺杂原子激活。
2.根据权利要求1所述的方法，其特征在于，
所述P型层的中心区域的面积占所述P型层的面积的60％～80％。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成所述P型层之前，在所述衬底上依次形成成核层、本征层、N型层、有源层、电子阻挡层；
在形成所述P型层之后，在所述P型层上形成P型帽层；
从所述P型帽层的表面刻蚀至所述N型层的内部，以去除部分所述P型帽层、部分所述P型层、部分所述电子阻挡层、部分所述有源层和部分所述N型层。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
在所述N型层上形成N型电极，在所述P型帽层上形成P型电极。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
形成介质层，所述介质层覆盖所述N型电极、所述N型层、所述P型帽层和部分所述P型电极的表面，以及所述有源层、所述电子阻挡层和所述P型层的侧壁；
形成互联金属层，所述互联金属层覆盖部分所述介质层和所述P型电极。
6.根据权利要求1所述的方法，其特征在于，
所述利用激光器对所述P型层的中心区域进行激光退火，包括：从所述激光器中产生激光，所述激光整形成平顶光斑，并照射在所述P型层的中心区域，以进行激光退火。
7.根据权利要求6所述的方法，其特征在于，
所述激光的波长范围为193nm～308nm。
8.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的P型层，其中，所述P型层的中心区域的表面为经过激光退火的表面，所述P型层的中心区域的空穴浓度大于所述P型层的边缘区域的空穴浓度。
9.根据权利要求8所述的半导体结构，其特征在于，
所述P型层的中心区域的面积占所述P型层的面积的60％～80％。
10.根据权利要求8所述的半导体结构，其特征在于，还包括：
位于所述衬底上的依次堆叠的成核层、本征层、N型层、有源层、电子阻挡层；其中，所述P型层位于所述电子阻挡层上；
位于所述P型层上的P型帽层；
位于所述N型层上的N型电极；
位于所述P型帽层上的P型电极。
CN202311384022.8A 2023-10-24 2023-10-24 一种半导体结构的制备方法以及半导体结构 Pending CN117276423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311384022.8A CN117276423A (zh) 2023-10-24 2023-10-24 一种半导体结构的制备方法以及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311384022.8A CN117276423A (zh) 2023-10-24 2023-10-24 一种半导体结构的制备方法以及半导体结构

Publications (1)

Publication Number Publication Date
CN117276423A true CN117276423A (zh) 2023-12-22

Family

ID=89221530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311384022.8A Pending CN117276423A (zh) 2023-10-24 2023-10-24 一种半导体结构的制备方法以及半导体结构

Country Status (1)

Country Link
CN (1) CN117276423A (zh)

Similar Documents

Publication Publication Date Title
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
KR101316120B1 (ko) 양극 알루미늄산화를 이용한 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자
JP7024433B2 (ja) 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
CN110416372B (zh) 一种面向micro-LED应用的无损微纳结构的制备方法
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
TWI681570B (zh) 發光元件及發光元件之製造方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
JP4314188B2 (ja) 窒化物系化合物半導体素子の製造方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN107452861A (zh) 一种紫外led芯片及其制备方法
CN117276423A (zh) 一种半导体结构的制备方法以及半导体结构
KR101077769B1 (ko) 발광 소자 및 이의 제조 방법
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
KR100830643B1 (ko) 발광 소자의 제조 방법
CN113838816B (zh) 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
KR20120081042A (ko) ＧａＮ계 화합물 반도체 발광 소자
JP3462717B2 (ja) 化合物半導体の電極構造及びその形成方法
JP3723374B2 (ja) 半導体発光素子の製法
JP5086928B2 (ja) 窒化物半導体発光素子およびその製造方法
US20230006091A1 (en) Semiconductor structures and methods of manufacturing the same
CN221551886U (zh) 一种半导体器件结构
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination