CN117276290A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN117276290A
CN117276290A CN202311266416.3A CN202311266416A CN117276290A CN 117276290 A CN117276290 A CN 117276290A CN 202311266416 A CN202311266416 A CN 202311266416A CN 117276290 A CN117276290 A CN 117276290A
Authority
CN
China
Prior art keywords
sub
line
lines
pixel
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311266416.3A
Other languages
English (en)
Inventor
陈龙
鲁建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Hefei Visionox Technology Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd, Hefei Visionox Technology Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202311266416.3A priority Critical patent/CN117276290A/zh
Publication of CN117276290A publication Critical patent/CN117276290A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种阵列基板及显示面板。阵列基板包括多条第一电源线和呈N行M列排布的多个像素电路，N和M均为大于1的正整数；其中，多条第一电源线包括多条第一子线和多条第二子线，第一子线和第二子线在行方向上交替排布，用于为相应列的像素电路提供正电源信号，且第一子线与第二子线能够提供的最大电压不同。采用本发明的方案，可以降低显示面板的功耗。

Description

阵列基板及显示面板
技术领域
本发明涉及一种阵列基板及显示面板，属于显示技术领域。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)具有自主发光、视角宽、轻、薄、高亮度、功耗低和响应快等一系列的优点，因此，OLED显示装置成为国内外非常热门的显示装置，具有广阔的应用前景。
对于目前的手机或平板等显示装置，户外显示的需求逐渐增加，即在外界强光环境下，显示装置也需要有清晰的显示。面对这样的显示需求，OLED显示面板在向着更高亮度来发展。不过，高亮度必然面临高功耗的问题，因此，如何降低显示面板的功耗成为亟待解决的问题。
发明内容
本发明提供一种阵列基板及显示面板，以解决高亮度显示下高功耗的问题。
第一方面，本发明实施例提供一种阵列基板，其包括多条第一电源线和呈N行M列排布的多个像素电路，一条所述第一电源线至少为一列所述像素电路提供电源信号，N和M均为大于1的正整数；
其中，所述多条第一电源线包括多条第一子线和多条第二子线，且所述第一子线能够提供的最大电压与所述第二子线能够提供的最大电压不同。
基于以上的阵列基板，可选地，所述第一子线和所述第二子线在行方向上交替排布；
优选地，第2m-1列的所述像素电路与第2m列的所述像素电路共同连接一条所述第一子线，第2m+1列的所述像素电路与第2m+2列的所述像素电路共同连接一条所述第二子线，其中，m为正整数且2m+2≤M。
基于以上的阵列基板，可选地，每列所述像素电路连接一条所述第一子线或连接一条所述第二子线。
基于以上的阵列基板，可选地，多个所述像素电路包括多个第一像素电路、多个第二像素电路和多个第三像素电路，所述第一像素电路用于驱动第一类子像素发光，所述第二像素电路用于驱动第二类子像素发光，所述第三像素电路用于驱动第三类子像素发光；所述第一类子像素达到最大发光亮度所需的电压最大；
所述第一子线连接所述第一像素电路和所述第二像素电路，所述第二子线连接所述第三像素电路。
基于以上的阵列基板，可选地，所述第一类子像素、所述第二类子像素和所述第三类子像素依次为蓝色子像素、红色子像素和绿色子像素；
第n行所述像素电路中，一个所述第二像素电路、一个所述第一像素电路和两个所述第三像素电路周期排布，n为正整数且n+1≤N；
第n+1行所述像素电路中，一个所述第一像素电路、一个所述第二像素电路和两个所述第三像素电路周期排布，n为正整数且n+1≤N。
基于以上的阵列基板，可选地，所述第一子线和所述第二子线同层设置；
优选地，所述像素电路包括薄膜晶体管，所述第一子线和所述第二子线与所述薄膜晶体管的源极和漏极同层设置；
优选地，所述阵列基板包括衬底和位于所述衬底一侧的电路阵列层，所述第一电源线和所述像素电路均设置于所述电路阵列层，所述第一子线在所述衬底上的正投影位于连接至该第一子线的两列像素电路在所述衬底上的正投影之间的间隔区域，所述第二子线在所述衬底上的正投影位于连接至该第二子线的两列像素电路在所述衬底上的正投影之间的间隔区域。
基于以上的阵列基板，可选地，所述多条第一电源线还包括多条第三子线和多条第四子线，所述第三子线和所述第四子线在列方向上交替排布；
所述第三子线与所述第一子线电连接，所述第四子线与所述第二子线电连接；
优选地，所述第三子线与所述第一子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接；所述第四子线与所述第二子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接；
优选地，所述第三子线和所述第四子线同层设置。
基于以上的阵列基板，可选地，包括衬底和位于所述衬底一侧的至少一层导电层，所述第三子线和所述第四子线与任意一层所述导电层同层设置；
优选地，所述像素电路包括第一薄膜晶体管，所述导电层包括第一金属层，所述第一金属层设有所述第一薄膜晶体管的栅极；
优选地，所述像素电路还包括存储电容，所述导电层还包括第二金属层，所述第一金属层设有所述存储电容的第一极板，所述第二金属层设有所述存储电容的第二极板；
优选地，所述像素电路还包括第二薄膜晶体管，所述第二薄膜晶体管包括第一栅极和第二栅极，所述导电层还包括第三金属层，所述第二金属层还设有所述第二薄膜晶体管的所述第一栅极，所述第三金属层设有所述第二薄膜晶体管的所述第二栅极；
优选地，所述第二金属层位于所述第一金属层背离所述衬底一侧，所述第三金属层位于所述第二金属层背离所述衬底一侧。
基于以上的阵列基板，可选地，还包括多条第二电源线，所述多条第二电源线包括多条第五子线和多条第六子线，所述第五子线位于相邻的所述第一子线和所述第二子线之间，所述第六子线位于相邻的所述第三子线和所述第四子线之间；
所述第五子线和所述第六子线电连接；
优选地，所述第五子线和所述第六子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接。
第二方面，本发明实施例还提供一种显示面板，其包括如第一方面任意一项所述的阵列基板。
本发明提供的阵列基板及显示面板中，阵列基板包括多条第一电源线和呈N行M列排布的多个像素电路，一条第一电源线至少为一列像素电路提供电源信号，N和M均为大于1的正整数；其中，多条第一电源线包括多条第一子线和多条第二子线，且第一子线与第二子线能够提供的最大电压不同。如此设置，通过将第一电源线划分出第一子线和第二子线，从而可以为第一子线和第二子线分别连接的相应列的像素电路提供最大电压不同的电源信号，也即可以为对最大电压需求不同的像素电路提供不同的最大电压，而不是统一为所有像素电路提供相同的最大电压，因此可以降低功耗。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。此外，这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
图1为本发明一个实施例提供的阵列基板的俯视结构示意图；
图2为本发明另一个实施例提供的阵列基板的俯视结构示意图；
图3为一种像素排布方式示意图；
图4为本发明另一个实施例提供的阵列基板的俯视结构示意图；
图5为本发明另一个实施例提供的阵列基板的俯视结构示意图；
图6为本发明一个实施例中提供的阵列基板的剖面结构示意图；
图7为本发明另一个实施例提供的阵列基板的俯视结构示意图；
图8为本发明另一个实施例提供的阵列基板的俯视结构示意图。
附图标记说明：
10-衬底；11-电路阵列层；111-第一电源线；111a-第一子线；111b-第二子线；111c-第三子线；111d-第四子线；112-像素电路；113-第二电源线；113a-第五子线；113b-第六子线；114-数据信号线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
为了满足室外强光环境下的清晰显示的需求，OLED屏幕在向着更高亮度来发展，高亮度模式(highbirtness mode，HBM)被越来越多的研究。当屏体亮度提高时，不可避免的出现电流增加的问题，从而导致屏体功耗增加等问题。
为了解决该问题，本发明的发明人通过长期实践和研究发现，该问题是由于目前的显示面板的电源线设计不合理导致的。具体如下：
目前的显示面板中，通常设置多种不同颜色的发光子像素来实现全彩显示。具体地，通常为红色(R)子像素、绿色(G)子像素和蓝色(B)子像素。由于不同颜色子像素的发光材料等不同，因此不同颜色子像素的饱和区冗余量(margin)也不同。饱和区指的是使子像素达到最大发光亮度的电压范围，冗余量是为了确保电压满足要求而额外扩大的电压范围。也即，目前方案中，不同颜色子像素达到最大发光亮度所需的电压不同。一般地，蓝色子像素对应的margin最小，红色子像素次之，绿色子像素对应的margin最大，也即绿色子像素达到最大发光亮度所需的电压最小，红色子像素次之，蓝色子像素达到最大发光亮度所需的电压最大。
然而，目前的显示面板中，不同颜色的发光子像素采用相同的电源进行供电。因此，正电源线(Emitting LayerVoltage Device，ELVDD，简称VDD)和负电源线(EmittingLayer Voltage Series，ELVSS，简称VSS)的电压设定需要满足蓝色子像素。这就导致在高亮度模式下，红色子像素和绿色子像素的实际电压会超出其所需的电压，从而导致功耗增加。
针对上述问题，本发明提供一种阵列基板的改进方案，通过调整电源线的布线，使得可以为不同的子像素和像素电路提供不同的电压，从而在满足各个子像素和像素电路的电压需求的情况下，降低功耗。以下通过几个示例或实施例对具体实现方案进行非限制性说明。
本发明一些实施例提供一种阵列基板，参照图1，图1为本发明一个实施例提供的阵列基板的俯视结构示意图。如图1所示，本实施例的阵列基板包括多条第一电源线111和呈N行M列(图1中示出了8行8列)排布的多个像素电路112，一条第一电源线111至少为一列像素电路112提供电源信号，N和M均为大于1的正整数；其中，多条第一电源线111包括多条第一子线111a和多条第二子线111b，且第一子线111a与第二子线111b能够提供的最大电压不同。
具体地，像素电路112至少包括一个开关晶体管、一个驱动晶体管和一个存储电容，开关晶体管用于有选择性的将数据信号(电压信号)写入像素电路112，存储电容用于存储写入的数据信号，驱动晶体管用于基于存储电容存储的数据信号驱动对应连接的子像素发光。
更具体地，一些实施例中，像素电路112可以为2T1C电路，其中，T表示晶体管(Transistor)，C表示电容(Capacitor)，2T1C电路表示该像素电路由2个晶体管和1个电容构成。另一些实施例中，像素电路112可以为7T1C电路，它由7个晶体管和1个电容构成。又一些实施例中，像素电路112也可以是在7T1C电路的基础上进行变形或扩展得到，它可以包括更多数量的电容以及更多或更少数量的晶体管。概括来说，像素电路112只要能够实现其目的即可，本发明对像素电路112的具体类型不进行限制。
此外，由于实际中的子像素是按照特定的规则阵列排布的，而像素电路112用于对应驱动一个子像素发光显示，因此，本实施例中的像素电路112呈N行M列排布。其中，N可以为阵列排布的子像素的行数，M可以为阵列排布的子像素的列数。
此外，一些实施例中，第一电源线111可以是正电源线，用于为像素电路112以及像素电路112连接的子像素提供正电源信号。具体地，第一电源线111可以直接或间接连接到像素电路112的驱动晶体管的源极，且驱动晶体管的漏极直接或间接连接到子像素的阳极，因此通过控制驱动晶体管的导通与关断，即可以控制子像素的阳极是否能够接收第一电源线111提供的正电源信号。
进一步地，本实施例的多条第一电源线111中，包括多条第一子线111a和多条第二子线111b，第一子线111a与第二子线111b能够提供的最大电压不同，也即第一子线111a与第二子线111b可以提供不同的正电源信号。进而，通过调整像素电路112的排布顺序，可以为第一子线111a和第二子线111b分别连接的相应列的像素电路112提供最大电压不同的电源信号，也即可以为对最大电压需求不同的像素电路112提供不同的最大电压，而不是统一为所有像素电路112提供相同的最大电压，从而可以在满足各个子像素发光需求的基础上，降低部分子像素的电源电压，进而降低显示面板的功耗。
以上对本发明的原理进行了说明，以下结合附图和实施例对具体实现方案进行详细说明。
结合图1，参照图2，图2为本发明另一个实施例提供的阵列基板的俯视结构示意图。如图2所示，本实施例中，第一子线111a和第二子线111b在行方向上交替排布。其中，行方向指的是一行像素电路112的排布方向，也即图1和图2中的x方向。如此，第一子线111a对应列的像素电路112和第二子线111b对应列的像素电路112可以获取的电源信号不同。
进一步优选地，如图1和图2所示，第2m-1列的像素电路112与第2m列的像素电路112共同连接一条第一子线111a，第2m+1列的像素电路112与第2m+2列的像素电路112共同连接一条第二子线111b，其中，m为正整数且2m+2≤M。
也即，本实施例中，每两列像素电路112作为一组，可以获取相同的电源信号。比如，当m取值为1时，第1列像素电路112与第2列像素电路112共同连接一条第一子线111a，第3列像素电路112与第4列像素电路112共同连接一条第二子线111b，第5列像素电路112与第6列像素电路112共同连接一条第一子线111a，第7列像素电路112与第8列像素电路112共同连接一条第二子线111b，以此类推。
在此基础上，假设第一子线111a能够提供的最大电压大于第二子线111b能够提供的最大电压，则第2m-1列和第2m列的像素电路112可以获取的最大电压，大于第2m+1列和第2m+2列的像素电路112可以获取的最大电压。
因此，相比于每列像素电路112均连接至相同的第一电源线111，上述方案可以降低第2m+1列和第2m+2列等连接至第二子线111b的像素电路112在高亮度模式下的功耗。并且，由于每两列像素电路112连接至同一条电源线(第一子线111a或第二子线111b)，因此只需要设置M/4条第一走线和M/4条第二走线即可满足需求。也即，可以设置较少数量的走线，减少走线所占用的空间和工艺复杂度，以便于实际工艺的实施。
进一步地，一些实施例中，多个像素电路112包括多个第一像素电路、多个第二像素电路和多个第三像素电路，第一像素电路用于驱动第一类子像素发光，第二像素电路用于驱动第二类子像素发光，第三像素电路用于驱动第三类子像素发光。其中，第一类子像素、第二类子像素和第三类子像素的发光颜色不同，第一类子像素达到最大发光亮度所需的电压最大。第一子线111a和第二子线111b的其中一者未连接有第一像素电路。第一子线111a连接第一像素电路和第二像素电路，第二子线111b连接第三像素电路。
具体地，由于第一子线111a和第二子线111b用于为不同列的像素电路112提供不同的电源信号，因此不同列的像素电路112实际需要的最大电压不能相同。因此，第一子线111a和第二子线111b不能均连接有第一像素电路，否则，第一子线111a和第二子线111b都需要满足第一类子像素的发光要求，不能达到降低功耗的目的。基于此，本实施例中可以设置为第一子线111a连接第一像素电路和第二像素电路，第二子线111b连接第三像素电路，从而第二子线111b只需要满足第三像素电路即可，因此可以降低功耗。
进一步地，如前文所述，目前采用的子像素结构中，通常是绿色子像素达到最大发光亮度所需的电压最小，红色子像素其次，蓝色子像素达到最大发光亮度所需的电压最大，因此，一般地，第一类子像素为蓝色子像素。本发明后续实施例中均以此为例进行说明，另外后续实施例中，假设第二类子像素为红色子像素，第三类子像素为绿色子像素。但可以理解的是，这不应视为对本发明具体实现方案的限制。
为了更好地理解，结合更具体的示例进行说明。参照图3，图3为一种像素排布方式示意图。如图3所示的像素排布方式在业内通常称为鼎形像素排布，特点是两个红色子像素R和两个蓝色子像素B的中心连线构成虚拟等腰梯形，且一个绿色子像素G位于该虚拟等腰梯形的中心位置。鼎形像素排布是目前最高视觉等效像素密度的像素排布方式，可以显示最丰富的画面细节。这种像素排布中，如图3所示，第n行的子像素按照RGBG的顺序周期排布，第n+1行的子像素按照BGRG的顺序周期排布。相应地，目前的驱动这些子像素的像素电路中，第n行像素电路也是按照RGBG的顺序周期排布，第n+1行的像素电路也是按照BGRG的顺序周期排布。基于此，在列方向上，若第1列像素电路112和第2列像素电路112连接至同一条第一子线111a，第3列像素电路112和第4列像素电路112连接至同一条第二子线111b，则如图4所示，该第一子线111a将通过像素电路112同时连接有蓝色子像素B、红色子像素R和绿色子像素G，同时第二子线111b也将通过像素电路112同时连接有蓝色子像素B、红色子像素R和绿色子像素G。此情况下，第一子线111a和第二子线111b的最大电压都需要满足蓝色子像素B的发光要求，不能达到降低功耗的目的。
针对上述问题，本发明一些实施例中，对像素电路112的排布顺序进行调整，具体调整如下：第n行像素电路112中，一个第二像素电路、一个第一像素电路和两个第三像素电路周期排布；第n+1行像素电路112中，一个第一像素电路、一个第二像素电路和两个第三像素电路周期排布；其中，n为正整数且n+1≤N。其中，第三类子像素为绿色子像素，第二类子像素为红色子像素，第一类子像素为蓝色子像素。
也即，参照图5，调整后的像素电路112的排布方式中，第n行像素电路112按照RBGG的顺序周期排布，第n+1行的像素电路112按照BRGG的顺序周期排布。基于此，在列方向上，若第1列像素电路112和第2列像素电路112连接至同一条第一子线111a，第3列像素电路112和第4列像素电路112连接至同一条第二子线111b，则如图5所示，该第一子线111a通过像素电路112仅同时连接有蓝色子像素B和红色子像素R，而第二子线111b通过像素电路112仅连接有绿色子像素G。如此，第一子线111a的最大电压需要满足蓝色子像素B的发光要求，而第二子线111b的最大电压仅需要满足绿色子像素G的发光要求。相当于第二子线111b的最大电压减小，从而可以达到降低功耗的目的。
需要说明的是，以上实施例的调整后的像素电路112的排布方式，不限于应用于鼎形像素排布的显示面板中，也可以应用至其他类似的像素排布方式的显示面板中，比如钻石像素排布等。
进一步地，参照图6，图6为本发明一个实施例中提供的阵列基板的剖面结构示意图。如图6所示，本实施例的阵列基板包括衬底10以及位于衬底10一侧的电路阵列层11。
其中，衬底10主要起到支撑和承载等作用。可采用如不锈钢(Stainless UseSteel，SUS)或者柔性聚酰亚胺(Polyimide，PI)等柔性材质，也可采用玻璃或硅等刚性材质。
电路阵列层11设置有像素电路112的电路器件以及走线。其中，走线包括但不限于为像素电路112提供正电源信号的第一电源线111、控制像素电路112的开关晶体管通断的扫描信号线以及向像素电路112写入数据信号的数据信号线114等。
进一步地，电路阵列层11包括至少一层导电层。这些导电层用于形成像素电路112的各个器件的电极、走线或者连接结构等。
比如，如图6所示，一些实施例中，导电层包括第一金属层M1、位于第一金属层M1背离衬底10一侧的第二金属层M2、位于第二金属层M2背离衬底10一侧的第三金属层M3、位于第三金属层M3背离衬底10一侧的第四金属层M4以及位于第四金属层M4背离衬底10一侧的第五金属层M5。且各金属层之间设置有绝缘层，用于将相邻金属层绝缘。
另外，继续参照6，像素电路112包括第一薄膜晶体管T1，第一金属层M1设有第一薄膜晶体管T1的栅极G，第四金属层M4设有第一薄膜晶体管T1的源极S和漏极D。
进一步地，像素电路112还包括存储电容Cst，第一金属层M1还设有存储电容Cst的第一极板E1，第二金属层M2设有存储电容Cst的第二极板E2。
进一步地，像素电路112还包括第二薄膜晶体管T2，第二薄膜晶体管T2包括第一栅极G1和第二栅极G2,也即第二薄膜晶体管T2为双栅结构的薄膜晶体管，且第二金属层M2还设有第二薄膜晶体管T2的第一栅极G1，第三金属层M3设有第二薄膜晶体管T2的第二栅极G2，第四金属层M4还设有第二薄膜晶体管T2的源极S和漏极D。
进一步地，第五金属层M5设有连接层Con，该连接层Con用于连接第一薄膜晶体管T1的漏极D与子像素的阳极Anode，通过设置连接层Con，可以根据实际情况调整第一薄膜晶体管T1的漏极D与子像素的阳极Anode之间的打孔位置和打孔深度。
需要说明的是，图6仅示出了像素电路112的部分器件的结构，其余未示出器件的结构及膜层可以与示出的相同器件的结构及膜层相同。
此外，一些实施例中，第一子线111a和第二子线111b可以同层设置。也即可以采用相同的材料在同一工艺步骤中形成。
比如，在图6所示结构的基础上，一些实施例中，第一子线111a和第二子线111b可以与第一薄膜晶体管T1和第二薄膜晶体管T2等薄膜晶体管的源极和漏极同层设置，也即由第四金属层M4形成。如此，可以简化工艺步骤，降低工艺复杂度。当然，另一些实施例中，第一子线111a和第二子线111b也可以设置于其他膜层，比如，第一子线111a和第二子线111b可以通过第五金属层M5形成，根据图6可知，第五金属层M5所在膜层的结构相对于第四金属层M4所在膜层的结构更简单，因此更利于实际设置第一子线111a和第二子线111b的走线。
此外，一些实施例中，第一子线111a在衬底10上的正投影位于连接至该第一子线111a的两列像素电路112在衬底10上的正投影之间的间隔区域，且第二子线111b在衬底10上的正投影位于连接至该第二子线111b的两列像素电路112在衬底10上的正投影之间的间隔区域。
也即，第一子线111a和第二子线111b均在相邻两列像素电路112之间走线。如此，可以缩短像素电路112连接至第一子线111a和第二子线111b的连接线的长度，有利于实际工艺的实施。
此外，参照图7，图7为本发明另一个实施例提供的阵列基板的俯视结构示意图。如图7所示，一些实施例中，多条第一电源线111还包括多条第三子线111c和多条第四子线111d，第三子线111c和第四子线111d在列方向上交替排布。其中，列方向指的是一列像素电路112的排布方向，也即图7中的y方向。并且，第三子线111c与第一子线111a电连接，第四子线111d与第二子线111b电连接。
也即，第一子线111a与第三子线111c分别在列方向和行方向上延伸，形成网状连接结构。同理，第二子线111b与第四子线111d分别在列方向和行方向上延伸，同样形成网状连接结构。如此，通过第三子线111c可以将多条第一子线111a相互连接，通过第四子线111d可以将多条第二子线111b相互连接，从而可以减小第三子线111c和第四子线111d的电阻，进而减少第一电源线111自身电阻导致的功耗。
进一步地，一些实施例中，第三子线111c与第一子线111a之间设置有绝缘层，且通过贯穿绝缘层的连接孔相互电连接；第四子线111d与第二子线111b之间设置有绝缘层，且通过贯穿绝缘层的连接孔相互电连接。如此，可以保证第一子线111a与第三子线111c形成的网状连接结构和第二子线111b与第四子线111d形成的网状连接结构之间相互绝缘。
进一步地，一些实施例中，与第一子线111a和第二子线111b可以同层设置类似，第三子线111c和第四子线111d也可以同层设置，以便降低工艺步骤和复杂度。
更进一步地，在图6所示结构的基础上，第三子线111c和第四子线111d可以由第一金属层M1、第二金属层M2或第三金属层M3形成，具体可以根据实际情况进行选择。只要确保第三子线111c与第一子线111a之间设置有至少一层绝缘层，且第四子线111d与第二子线111b之间设置有至少一层绝缘层即可。
此外，一些实施例中，阵列基板还包括多条第二电源线113，多条第二电源线113包括多条第五子线113a和多条第六子线113b，第五子线113a位于相邻的第一子线111a和第二子线111b之间，第六子线113b位于相邻的第三子线111c和第四子线111d之间；且第五子线113a和第六子线113b电连接。
其中，在第一电源线111为像素电路112提供正电源信号的情况下，第二电源线113可以用于为像素电路112以及像素电路112连接的子像素提供负电源信号。具体地，第二电源线113直接或间接连接到子像素的阴极。当子像素的阳极接收到正电源信号时，子像素的阳极和阴极之间即具有电压差，从而可以激发阳极和阴极之间的发光材料发光。
此外，常规方案中，第二电源线113一般只在阵列基板的外围走线，而在像素电路112之间的区域，没有第二电源线113的走线。而本实施例中，在相邻的第一子线111a和第二子线111b之间设置第二电源线113的第五子线113a，在相邻的第三子线111c和第四子线111d之间设置第二电源线113的第六子线113b，也即第五子线113a和第六子线113b分别在列方向和行方向上延伸，形成网状连接结构。如此设置，通过在像素电路112之间的区域也设置第二电源线113的走线，可以降低第二电源线113的电阻，减少第二电源线113自身电阻导致的功耗。
需要说明的是，实际中，像素电路112之间的区域的空间一般比较小，因此一些实施例中，可以仅在部分相邻的第一子线111a和第二子线111b之间设置第二电源线113的第五子线113a，如此，可以适当调整部分像素电路112的列间距，从而使得能够在相邻的第一子线111a和第二子线111b之间设置第五子线113a。比如，可以增加第2列像素电路112和第3列像素电路112之间的列间距，从而将第五子线113a设置在第2列像素电路112和第3列像素电路112之间的间隔区域内。
优选地，第五子线113a和第六子线113b之间设置有绝缘层，且通过贯穿绝缘层的连接孔相互电连接。如此，在可以实现第五子线113a和第六子线113b之间的电连接的基础上，可以更加方便实际走线，避免走线之间的相互干扰。
另外，第五子线113a可以与第一子线111a和第二子线111b同层设置，第六子线113b可以与第三子线111c和第四子线111d同层设置，从而简化工艺。
参照图8，图8为本发明另一个实施例提供的阵列基板的俯视结构示意图。如图8所示，本发明一些实施例中，阵列基板还包括多条数据信号线114，用于向像素电路112写入数据信号。每条数据信号线114在衬底10上的正投影位于每两列像素电路112在衬底10上的正投影之间的间隔区域内，且位于第二电源线113的第五子线113a在衬底10上的正投影两侧。如此，可以确保每列像素电路112均能够获取到数据信号。
以上各实施例中，通过在每相邻两列像素电路112之间交替设置一条第一子线111a和一条第二子线111b，从而可以降低部分像素电路112及其对应连接的子像素的最大电压，进而可以降低显示面板的功耗。
另一些实施例中，也可以设置为每列像素电路112连接一条第一子线111a或连接一条第二子线111b。也即每列像素电路112对应连接一条第一子线111a或第二子线111b，如此可以使得任意相邻的两列像素电路112能够获取得到的最大电压不同，从而可以应用到更多的像素电路112排布方式中。但此方案中，需要设置M/2条第一走线和M/2条第二走线才可满足需求。也即，相对于每相邻两列像素电路112之间交替设置一条第一子线111a和一条第二子线111b的方案，需要设置较多数量的走线，占用的空间更大以及工艺复杂度更高，对阵列基板的空间要求和工艺能力的要求更高。具体应用时，可以根据实际需要选择合适的方案。
并且，在此方案的基础上，也可以按照前述实施例的方案设置第三子线111c、第四子线111d、第五子线113a和第六子线113b等走线，从而通过增加走线的方式降低第一电源线111和第二电源线113的电阻，减少功耗。
此外，需要说明的是，阵列基板除了上述各实施例提及的结构外，还可以包括实现其功能所必须的其他结构。但本发明可不对这些结构进行改进，因此不再进行一一说明。
本发明实施例还提供了一种显示面板，其包括以上任一实施例中的阵列基板。此外还可以包括发光层和封装层等膜层结构。
本发明实施例还提供了一种显示装置，该显示装置可以包括以上实施例的显示面板。该显示装置可以为手机、平板电脑或者笔记本电脑等。
本文参照作为理想化示例性附图的平面图描述了示例性实施方式。在附图中，为了清楚，放大了区域的大小。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
除非另外定义，本发明实施例使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来避免构成要素的混同而设置的。
除非上下文另有要求，否则，在整个说明书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

Claims (10)

1.一种阵列基板，其特征在于，包括多条第一电源线和呈N行M列排布的多个像素电路，一条所述第一电源线至少为一列所述像素电路提供电源信号，N和M均为大于1的正整数；
其中，所述多条第一电源线包括多条第一子线和多条第二子线，且所述第一子线能够提供的最大电压与所述第二子线能够提供的最大电压不同。
2.根据权利要求1的阵列基板，其特征在于，所述第一子线和所述第二子线在行方向上交替排布；
优选地，第2m-1列的所述像素电路与第2m列的所述像素电路共同连接一条所述第一子线，第2m+1列的所述像素电路与第2m+2列的所述像素电路共同连接一条所述第二子线，其中，m为正整数且2m+2≤M。
3.根据权利要求1的阵列基板，其特征在于，每列所述像素电路连接一条所述第一子线或连接一条所述第二子线。
4.根据权利要求2或3的阵列基板，其特征在于，多个所述像素电路包括多个第一像素电路、多个第二像素电路和多个第三像素电路，所述第一像素电路用于驱动第一类子像素发光，所述第二像素电路用于驱动第二类子像素发光，所述第三像素电路用于驱动第三类子像素发光；所述第一类子像素达到最大发光亮度所需的电压最大；
所述第一子线连接所述第一像素电路和所述第二像素电路，所述第二子线连接所述第三像素电路。
5.根据权利要求4的阵列基板，其特征在于，所述第一类子像素、所述第二类子像素和所述第三类子像素依次为蓝色子像素、红色子像素和绿色子像素；
第n行所述像素电路中，一个所述第二像素电路、一个所述第一像素电路和两个所述第三像素电路周期排布，n为正整数且n+1≤N；
第n+1行所述像素电路中，一个所述第一像素电路、一个所述第二像素电路和两个所述第三像素电路周期排布，n为正整数且n+1≤N。
6.根据权利要求2的阵列基板，其特征在于，所述第一子线和所述第二子线同层设置；
优选地，所述像素电路包括薄膜晶体管，所述第一子线和所述第二子线与所述薄膜晶体管的源极和漏极同层设置；
优选地，所述阵列基板包括衬底和位于所述衬底一侧的电路阵列层，所述第一电源线和所述像素电路均设置于所述电路阵列层，所述第一子线在所述衬底上的正投影位于连接至该第一子线的两列像素电路在所述衬底上的正投影之间的间隔区域，所述第二子线在所述衬底上的正投影位于连接至该第二子线的两列像素电路在所述衬底上的正投影之间的间隔区域。
7.根据权利要求1的阵列基板，其特征在于，所述多条第一电源线还包括多条第三子线和多条第四子线，所述第三子线和所述第四子线在列方向上交替排布；
所述第三子线与所述第一子线电连接，所述第四子线与所述第二子线电连接；
优选地，所述第三子线与所述第一子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接；所述第四子线与所述第二子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接；
优选地，所述第三子线和所述第四子线同层设置。
8.根据权利要求7的阵列基板，其特征在于，包括衬底和位于所述衬底一侧的至少一层导电层，所述第三子线和所述第四子线与任意一层所述导电层同层设置；
优选地，所述像素电路包括第一薄膜晶体管，所述导电层包括第一金属层，所述第一金属层设有所述第一薄膜晶体管的栅极；
优选地，所述像素电路还包括存储电容，所述导电层还包括第二金属层，所述第一金属层设有所述存储电容的第一极板，所述第二金属层设有所述存储电容的第二极板；
优选地，所述像素电路还包括第二薄膜晶体管，所述第二薄膜晶体管包括第一栅极和第二栅极，所述导电层还包括第三金属层，所述第二金属层还设有所述第二薄膜晶体管的所述第一栅极，所述第三金属层设有所述第二薄膜晶体管的所述第二栅极；
优选地，所述第二金属层位于所述第一金属层背离所述衬底一侧，所述第三金属层位于所述第二金属层背离所述衬底一侧。
9.根据权利要求7的阵列基板，其特征在于，还包括多条第二电源线，所述多条第二电源线包括多条第五子线和多条第六子线，所述第五子线位于相邻的所述第一子线和所述第二子线之间，所述第六子线位于相邻的所述第三子线和所述第四子线之间；
所述第五子线和所述第六子线电连接；
优选地，所述第五子线和所述第六子线之间设置有绝缘层，且通过贯穿所述绝缘层的连接孔相互电连接。
10.一种显示面板，其特征在于，包括如权利要求1至9任意一项所述的阵列基板。
CN202311266416.3A 2023-09-27 2023-09-27 阵列基板及显示面板 Pending CN117276290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311266416.3A CN117276290A (zh) 2023-09-27 2023-09-27 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311266416.3A CN117276290A (zh) 2023-09-27 2023-09-27 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN117276290A true CN117276290A (zh) 2023-12-22

Family

ID=89207791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311266416.3A Pending CN117276290A (zh) 2023-09-27 2023-09-27 阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN117276290A (zh)

Similar Documents

Publication Publication Date Title
CN110690360B (zh) 一种显示面板和显示装置
US11688336B2 (en) Array substrate, display panel, spliced display panel and display driving method
CN113539130B (zh) 显示模组和显示设备
CN110690265B (zh) 一种显示基板及其制作方法、显示装置
CN110767829B (zh) 显示装置及其显示面板、oled透明基板、oled基板
CN113178537B (zh) 一种显示面板及显示装置
CN113823214B (zh) 显示模组和显示设备
CN209980755U (zh) 一种阵列基板、显示面板及显示装置
CN111048573B (zh) 一种显示面板及显示装置
CN113506539B (zh) 显示模组和显示设备
US20240078960A1 (en) Display device
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
CN113471264B (zh) 一种显示面板和显示装置
CN113870767B (zh) 像素电路、显示基板、显示面板和显示装置
CN112997316A (zh) 阵列基板及其制造和控制方法、显示装置
CN111430433A (zh) 显示面板及显示装置
CN109841747B (zh) 一种有机发光显示面板及显示装置
CN113517327A (zh) 显示面板、显示装置及显示方法
WO2021227025A1 (zh) 一种显示面板及其制作方法、显示装置
CN110875361A (zh) 显示基板及显示装置
CN117276290A (zh) 阵列基板及显示面板
CN113299232A (zh) 一种显示面板及其驱动方法、显示装置
CN115836597A (zh) 显示面板及显示装置
WO2023279374A1 (zh) 显示基板和显示装置
WO2023092607A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination