CN117276199A - 一种晶片的切割加工方法 - Google Patents

一种晶片的切割加工方法 Download PDF

Info

Publication number
CN117276199A
CN117276199A CN202311543447.9A CN202311543447A CN117276199A CN 117276199 A CN117276199 A CN 117276199A CN 202311543447 A CN202311543447 A CN 202311543447A CN 117276199 A CN117276199 A CN 117276199A
Authority
CN
China
Prior art keywords
wafer
film
dicing
protective film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311543447.9A
Other languages
English (en)
Inventor
姚剑锋
叶世交
曾小明
陈嘉淇
罗世健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Original Assignee
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOSHAN BLUE ROCKET ELECTRONICS CO LTD filed Critical FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority to CN202311543447.9A priority Critical patent/CN117276199A/zh
Publication of CN117276199A publication Critical patent/CN117276199A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明涉及晶片切割加工技术领域,具体公开了一种晶片的切割加工方法,先在晶圆的正面粘接一层方便后续剥离的UV膜,然后在UV膜上覆盖一层保护膜,并且保护膜的硬度不低于晶圆的硬度,晶圆切割后得到的晶片无崩角,产品质量好,完成切割后,UV膜、保护膜可以直接剥离,不会对晶片上端产生影响,确保其电学性能。

Description

一种晶片的切割加工方法
技术领域
本发明涉及晶片切割加工技术领域,特别涉及一种晶片的切割加工方法。
背景技术
集成电路生产时通常是在一个晶圆上形成重复的图案,从而进行大规模生产。这样在一个晶圆上就一次性能生产出几十至几十万颗晶片,每个晶片被独立封装后形成芯片,实现特定的功能。为了实现封装时进行良好切割,一般在晶片之间设计了一定间距,此间距的部分被称为划片槽,在划片时,刀具从划片槽的中间将晶片划开,实现晶片的分离。
现有技术的晶片切割工艺,请参考图1到图3所示,将蓝膜20a通过固定环50固定,在蓝膜20a上放置晶圆10a,转移到划片机中,通过刀片或激光等在晶圆10a上沿分割线60进行切割,经过切割形成多个晶片13a。
在实际操作过程中,如图4所示,经过切割后,晶片13a朝向划片槽的边角可能出现崩角80,影响了晶片13a的质量。
为了解决上述问题,申请号为CN202211397300.9中国专利申请文件公开了一种划片方法,包括:提供一晶圆,晶圆包括:切割道和阵列排布的多个芯片;形成绝缘介质层,绝缘介质层覆盖芯片和切割道;形成钝化层,钝化层覆盖所述绝缘介质层;刻蚀所述钝化层以得到多条沟槽,其中,钝化层中的沟槽位于切割道上方;对晶圆进行划片以得到多个独立的所述芯片。通过对切割道上的钝化层进行刻蚀,使得切割道上的钝化层与芯片上的钝化层隔离,避免了划片时钝化层以及其底部的芯片发生崩角、崩边或裂纹等缺陷的问题,在划片时芯片上的钝化层可以不受划片影响,从而使得芯片内部电路结构不受到任何影响,提高了划片的效率,保证了器件的可靠性。
上述划片方法,是直接在硅晶片的上端形成钝化层(SiO2、SiNx或者磷硅玻璃),钝化层形成后不可逆,难以去除,而且还降低了晶片中硅材料的厚度,影响晶片的电学性能。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足之处,本发明的目的在于提供一种晶片的切割加工方法,以解决现有技术的晶片上端形成钝化层影响其电学性能的问题。
一种晶片的切割加工方法,包括以下步骤:
S1将晶圆置于蓝膜上,烘烤使晶圆的背面与蓝膜粘接;
S2在晶圆的正面粘接一层UV膜;
S3在UV膜上覆盖一层保护膜,其中,保护膜的硬度不低于晶圆的硬度;
S4将步骤S3所得晶圆放入划片机中,沿分割线切割出切口,切口的切割深度为UV膜、保护膜、晶圆总厚度的0.1~0.3倍;
S5沿分割线切割出划片槽,使晶圆单片化,得到多个晶片;
S6采用UV灯照射使UV膜粘性降低,去除晶片正面的UV膜和保护膜;
S7利用顶针将蓝膜顶起,通过吸取装置将单片晶片吸取并转移。
具体的,步骤S1中,烘烤时间为20~35min,烘烤温度为65~75℃。
具体的,步骤S1中,蓝膜厚度为105~110μm。
具体的,所述UV膜的厚度为50~100μm。
具体的,所述保护膜与所述晶圆的厚度比为1:100~5:100。
具体的,所述保护膜为氧化铝膜或氧化硅膜。
具体的,所述保护膜的厚度为20~30μm。
具体的,所述切口的宽度小于所述划片槽的宽度。
具体的,步骤S6中,所述UV灯的紫外光波长为365nm,功率为80~100W/cm,照射时间为15~30min。
本发明的有益效果:
本发明的一种晶片的切割加工方法,先在晶圆的正面粘接一层方便后续剥离的UV膜,然后在UV膜上覆盖一层保护膜,并且保护膜的硬度不低于晶圆的硬度,晶圆切割后得到的晶片无崩角,产品质量好,完成切割后,UV膜、保护膜可以直接剥离,不会对晶片上端产生影响,确保其电学性能。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为现有技术和对比例1的晶圆、蓝膜、固定环的结构示意图;
图2为现有技术和对比例1的晶圆上分割线的结构示意图;
图3为现有技术和对比例1的晶圆经过切割形成多个晶片的结构示意图;
图4为现有技术和对比例1的晶圆切割前后的结构示意图,分割后晶片形成崩角;
图5为对比例3~5的晶圆切割过程的结构示意图,晶片被刀片带起;
图6为对比例9~10的顶料的结构示意图,通过顶针将单片晶片顶起,便于后续吸取装置将单片晶片吸取并转移;
图7为对比例9~10的顶料后的晶片背面结构示意图,部分晶片背面具有印记;
图8为实施例1~9的一种晶片的切割加工方法的结构示意图;
图9为实施例1~9中经过步骤S4后蓝膜、晶片的结构示意图;
图10为实施例1~9中步骤S7后顶料后的晶片背面结构示意图,晶片背面没有印记。
附图标记为:晶圆10a、10b、10d;蓝膜20a、20b、20c、20d;UV膜30;保护膜40;切口11;划片槽12;晶片13a、13b、13c、13d;固定环50;分割线60;刀片70b;崩角80、顶针90c;印记91c、吸取装置92。
具体实施方式
本发明提供一种晶片的切割加工方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
实施例1
参照图6、图8、图9和图10所示,本实施例公开一种晶片的切割加工方法,包括以下步骤:
S1准备一个厚度为650μm的晶圆10d,晶圆10d为硅(Si)晶圆。在其他实施方式中,晶圆10d可以由包括但不限于硅锗(SiGe)、绝缘体上硅(SOI)、碳化硅(SiC)和砷化镓(GaAs)的其他适合材料形成,将晶圆10d置于厚度为110μm的蓝膜20d上,蓝膜20d的下端外沿具有用于限定其位置的圆形固定环,蓝膜20d粘贴在固定环上,其上端面水平,晶圆10d放置后稳定性好,该蓝膜20d采用普通市售PVC蓝膜,在其他实施方式中,蓝膜20d可以采用包括但不限于聚酰亚胺蓝膜、PP蓝膜的其他适合材料形成,设置烘烤时间为20min,烘烤温度为70℃,通过烘烤使晶圆10d的背面与蓝膜20d粘接;
S2在晶圆10d的正面粘接一层厚度为75μm的UV膜30,采用UV膜30是由于UV膜30在常态具有很强的粘合强度,在后续晶圆切割过程中,UV膜30能够牢固地粘住晶圆10d,当UV膜30受到紫外线照射后,紫外线会激发UV膜30中的化学物质,使其发生分解反应,从而破坏UV膜30的结构,使其失去粘性,后续就很容易剥离下来;
S3在UV膜30上覆盖一层厚度为25μm的保护膜40,保护膜40为氧化铝膜,在其他实施方式中,保护膜40可以由包括但不限于氧化硅膜的其他适合材料形成。本实施例采用的氧化铝膜的莫氏硬度为9,晶圆10d由硅晶体材料制成,晶圆10d的莫氏硬度为7,即保护膜40的硬度高于晶圆10d的硬度,有利于后续切割过程中对晶圆10d的保护;
S4将步骤S3所得晶圆10d放入划片机中,由于保护膜40的硬度与晶圆10d的硬度不一致,为了提高切割效果,采用两个切割刀具进行切割,具体为第一切割刀具、第二切割刀具,第一切割刀具沿分割线60切割出切口11,由于UV膜30与保护膜40的总厚度为100μm,将切口11的切割深度H1设定为140μm,能够确保UV膜30与保护膜40沿厚度方向能够被完全切割;
S5第二切割刀具沿分割线60切割出划片槽12,划片槽12的切割深度H2为750μm,能够确保晶圆10d沿厚度方向被完全切割,而且切口11的宽度L为160μm,切口11的宽度小于划片槽12的宽度,确保第二切割刀具切割过程中,保护膜40能够对晶圆10d进行防护,先采用第一切割刀具切割掉分割线60上的大部分保护膜40,降低后续第二切割刀具的切割难度,后续第二切割刀具切割时,切割效率更高,经过第二切割刀具切割使晶圆10d单片化,得到多个晶片13d,检测切割后晶片13d的边缘是否存在崩角,记录如下表1;观察切割过程中晶圆10d边沿的晶片13d是否被第二切割刀具带起,记录如下表2;
S6采用紫外光波长为365nm、功率为80W/cm的UV灯照射20min,在紫外线照射作用下,UV膜30粘性降低,再去除晶片13d正面的UV膜30和保护膜40;
S7利用顶针将蓝膜20d顶起,通过吸取装置92将单片晶片13d吸取并转移,吸取装置92采用晶圆切割领域中常用的真空吸盘,该步骤还需要记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3,还需要通过高倍显微镜检测晶片13d背面的外观,记录如下表4。
实施例2
本实施例与实施例1相比,区别在于:步骤S3中采用的保护膜40为氧化硅膜,氧化硅膜的莫氏硬度为7。该实施例只检测切割后晶片13a的边缘是否存在崩角,记录如下表1。
实施例3
本实施例与实施例1相比,区别在于:步骤S3中采用的UV膜30的厚度为50μm;保护膜的厚度为20μm。该实施例只检测切割后晶片13a的边缘是否存在崩角,记录如下表1。
对比例1
如图1到图4所示,对比例1采用常规的晶片切割加工方法,包括以下步骤:
A1准备一个厚度为650μm的晶圆10a,晶圆10a为硅(Si)晶圆。将晶圆10a置于厚度为110μm的蓝膜20a上,蓝膜20a的下端外沿具有用于限定其位置的圆形固定环50,蓝膜20a粘贴在固定环50上,其上端面水平,该蓝膜20a采用普通市售PVC蓝膜,设置烘烤时间为20min,烘烤温度为70℃,通过烘烤使晶圆10d的背面与蓝膜20d粘接;
A2将上述步骤A1得到的晶圆10a放入划片机中,采用一个切割刀具进行切割,切割刀具沿分割线60切割出划片槽,划片槽的切割深度为750μm,检测切割后晶片13a的边缘是否存在崩角80,记录如下表1。
对比例2
对比例2与实施例1相比,区别在于:取消了步骤S3。该实施例只检测切割后晶片13a的边缘是否存在崩角80,记录如下表1。
表1 崩角测试结果
通过表1的测试结果可以看出,采用保护膜晶圆进行保护,并且保护膜的硬度不低于晶圆的硬度,能够避免切割后晶片边沿出现崩角。
实施例4
本实施例与实施例1相比,区别在于:步骤S1中烘烤时间为25min。该实施例只观察切割过程中晶圆10d边沿的晶片13d是否被第二切割刀具带起,记录如下表2。
实施例5
本实施例与实施例1相比,区别在于:步骤S1中烘烤时间为30min。该实施例只观察切割过程中晶圆10d边沿的晶片13d是否被第二切割刀具带起,记录如下表2。
实施例6
本实施例与实施例1相比,区别在于:步骤S1中烘烤时间为35min。该实施例只观察切割过程中晶圆10d边沿的晶片13d是否被第二切割刀具带起,记录如下表2。
对比例3
对比例3与实施例1相比,区别在于:步骤S1中烘烤时间为15min。对比例3的切割过程如图5所示,晶圆10b粘在蓝膜20b上,经过刀片70b切割时,位于边缘的晶片13b被刀片70b带起,该现象本领域一般称为“飞芯”,将该现象记录如下表2。
对比例4
对比例4与实施例1相比,区别在于:步骤S1中烘烤时间为10min。对比例4的切割过程如图5所示,晶圆10b粘在蓝膜20b上,经过刀片70b切割时,位于边缘的晶片13b被刀片70b带起,出现“飞芯”现象,将该现象记录如下表2。
对比例5
对比例5与实施例1相比,区别在于:步骤S1中烘烤时间为5min。对比例5的切割过程如图5所示,晶圆10b粘在蓝膜20b上,经过刀片70b切割时,位于边缘的晶片13b被刀片70b带起,出现“飞芯”现象,将该现象记录如下表2。
表2 “飞芯”情况测试结果
烘烤时间 “飞芯”情况
实施例1 20min 无“飞芯”
实施例4 25min 无“飞芯”
实施例5 30min 无“飞芯”
实施例6 35min 无“飞芯”
对比例3 15min “飞芯”
对比例4 10min “飞芯”
对比例5 5min “飞芯”
通过上表2的测试结果可知,烘烤时间低于20min,容易出现“飞芯”情况。
实施例7
本实施例与实施例1相比,区别在于:步骤S1中烘烤温度为65℃。该实施例只观察记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3。
实施例8
本实施例与实施例1相比,区别在于:步骤S1中烘烤温度为75℃。该实施例只观察记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3。
对比例6
对比例6与实施例1相比,区别在于:步骤S1中烘烤温度为80℃。观察记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3。
对比例7
对比例7与实施例1相比,区别在于:步骤S1中烘烤温度为90℃。观察记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3。
对比例8
对比例8与实施例1相比,区别在于:步骤S1中烘烤温度为100℃。观察记录吸取装置92能否顺利将单个晶片13d吸起,吸取结果记录如下表3。
表3 吸取情况测试结果
烘烤温度 吸取情况
实施例1 70℃ 都能被吸起
实施例7 65℃ 都能被吸起
实施例8 75℃ 都能被吸起
对比例6 80℃ 少量晶片无法被吸起
对比例7 90℃ 少量晶片无法被吸起
对比例8 100℃ 少量晶片无法被吸起
通过上表3的测试结果可知,烘烤时间超过75℃,容易使晶片13d与蓝膜20d粘接的过紧,造成后续吸取装置92无法顺利将单个晶片13d吸起。
实施例9
本实施例与实施例1相比,区别在于:步骤S1中采用的蓝膜20d厚度为105μm。该实施例需要通过高倍显微镜检测晶片13d背面的外观,记录如下表4。
对比例9
对比例9与实施例1相比,区别在于:步骤S1中采用的蓝膜厚度为100μm。如图6和图7所示,经过切割后晶片13c间隔分布在蓝膜20c上,当顶针90c向蓝膜20c方向顶起后,由于蓝膜20d厚度过小,后续通过高倍显微镜检测晶片13c背面的外观时,观察到晶片13c的背面印记91c,记录如下表4。
对比例10
对比例10与实施例1相比,区别在于:步骤S1中采用的蓝膜厚度为90μm。如图6和图7所示,经过切割后晶片13c间隔分布在蓝膜20c上,当顶针90c向蓝膜20c方向顶起后,由于蓝膜20d厚度过小,后续通过高倍显微镜检测晶片13c背面的外观时,观察到晶片13c的背面有印记91c,记录如下表4。
表4 晶片的背面检测结果
蓝膜厚度 晶片背面
实施例1 110μm 无印记
实施例9 105μm 无印记
对比例9 100μm 少量晶片背面有印记
对比例10 90μm 大量晶片背面有印记
通过上表4的检测结果可知,蓝膜厚度小于105μm,顶针容易对晶片顶出印记,造成晶片损伤。
以上对本发明的较佳实施方式进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可作出各种的等同变型或替换,这些等同的变型或替换均包含在本发明创造权利要求所限定的范围内。

Claims (9)

1.一种晶片的切割加工方法,其特征在于,包括以下步骤:
S1将晶圆置于蓝膜上,烘烤使晶圆的背面与蓝膜粘接;
S2在晶圆的正面粘接一层UV膜;
S3在UV膜上覆盖一层保护膜,其中,保护膜的硬度不低于晶圆的硬度;
S4将步骤S3所得晶圆放入划片机中,沿分割线切割出切口,切口的切割深度为UV膜、保护膜、晶圆总厚度的0.1~0.3倍;
S5沿分割线切割出划片槽,使晶圆单片化,得到多个晶片;
S6采用UV灯照射使UV膜粘性降低,去除晶片正面的UV膜和保护膜;
S7利用顶针将蓝膜顶起,通过吸取装置将单片晶片吸取并转移。
2.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,步骤S1中,烘烤时间为20~35min,烘烤温度为65~75℃。
3.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,步骤S1中,蓝膜厚度为105~110μm。
4.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,所述UV膜的厚度为50~100μm。
5.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,所述保护膜与所述晶圆的厚度比为1:100~5:100。
6.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,所述保护膜为氧化铝膜或氧化硅膜。
7.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,所述保护膜的厚度为20~30μm。
8.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,所述切口的宽度小于所述划片槽的宽度。
9.根据权利要求1所述的一种晶片的切割加工方法,其特征在于,步骤S6中,所述UV灯的紫外光波长为365nm,功率为80~100W/cm,照射时间为15~30min。
CN202311543447.9A 2023-11-20 2023-11-20 一种晶片的切割加工方法 Pending CN117276199A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311543447.9A CN117276199A (zh) 2023-11-20 2023-11-20 一种晶片的切割加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311543447.9A CN117276199A (zh) 2023-11-20 2023-11-20 一种晶片的切割加工方法

Publications (1)

Publication Number Publication Date
CN117276199A true CN117276199A (zh) 2023-12-22

Family

ID=89204685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311543447.9A Pending CN117276199A (zh) 2023-11-20 2023-11-20 一种晶片的切割加工方法

Country Status (1)

Country Link
CN (1) CN117276199A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126364A (ko) * 2005-06-03 2006-12-07 엘에스전선 주식회사 반도체용 다이싱 다이 접착필름
TWM496842U (zh) * 2014-10-28 2015-03-01 Gta Material Co Ltd 雷射切割用保護片
CN108147363A (zh) * 2017-12-22 2018-06-12 烟台睿创微纳技术股份有限公司 一种mems晶圆芯片的分离方法
CN110379771A (zh) * 2019-07-19 2019-10-25 苏州长瑞光电有限公司 晶圆分离方法
CN111458619A (zh) * 2020-04-15 2020-07-28 长春长光辰芯光电技术有限公司 背照式cmos图像传感器的低温测试方法
CN112724888A (zh) * 2020-12-29 2021-04-30 苏州赛伍应用技术股份有限公司 一种胶黏剂、晶圆切割保护膜及其制备方法和应用
CN116453948A (zh) * 2023-03-15 2023-07-18 豪威半导体(上海)有限责任公司 晶圆切割方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126364A (ko) * 2005-06-03 2006-12-07 엘에스전선 주식회사 반도체용 다이싱 다이 접착필름
TWM496842U (zh) * 2014-10-28 2015-03-01 Gta Material Co Ltd 雷射切割用保護片
CN108147363A (zh) * 2017-12-22 2018-06-12 烟台睿创微纳技术股份有限公司 一种mems晶圆芯片的分离方法
CN110379771A (zh) * 2019-07-19 2019-10-25 苏州长瑞光电有限公司 晶圆分离方法
CN111458619A (zh) * 2020-04-15 2020-07-28 长春长光辰芯光电技术有限公司 背照式cmos图像传感器的低温测试方法
CN112724888A (zh) * 2020-12-29 2021-04-30 苏州赛伍应用技术股份有限公司 一种胶黏剂、晶圆切割保护膜及其制备方法和应用
CN116453948A (zh) * 2023-03-15 2023-07-18 豪威半导体(上海)有限责任公司 晶圆切割方法

Similar Documents

Publication Publication Date Title
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
EP3047517B1 (en) Wafer dicing from wafer backside and front side
US5904546A (en) Method and apparatus for dicing semiconductor wafers
JP3368876B2 (ja) 半導体チップ製造方法
JP3438369B2 (ja) 部材の製造方法
US9601437B2 (en) Plasma etching and stealth dicing laser process
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
KR20100131159A (ko) 플라즈마를 이용한 다이싱 방법
JPH11204551A (ja) 半導体装置の製造方法
WO2014062582A1 (en) Laser and plasma etch wafer dicing with partial pre-curing of uv release dicing tape for film frame wafer application
US20090311849A1 (en) Methods of separating integrated circuit chips fabricated on a wafer
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
CN109904119B (zh) 一种芯片的制备方法
US20080044985A1 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JPH04297056A (ja) 半導体装置の製造方法
JP2013149877A (ja) ウエーハの加工方法
CN117276199A (zh) 一种晶片的切割加工方法
JP2009283802A (ja) 半導体装置の製造方法
KR20080023497A (ko) 박형 반도체 패키지 제조방법
CN115939041A (zh) 一种基于激光诱导热分解预切的超薄晶圆切割方法
CN116053209A (zh) 氮化镓晶圆的切割方法及氮化镓功率器件的封装方法
CN113539956A (zh) 一种晶片的加工方法
CN112309906A (zh) 处理基板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination