CN117253533A - 一种存储阵列选通测试系统 - Google Patents

一种存储阵列选通测试系统 Download PDF

Info

Publication number
CN117253533A
CN117253533A CN202311316190.3A CN202311316190A CN117253533A CN 117253533 A CN117253533 A CN 117253533A CN 202311316190 A CN202311316190 A CN 202311316190A CN 117253533 A CN117253533 A CN 117253533A
Authority
CN
China
Prior art keywords
memory
array
test system
gating
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311316190.3A
Other languages
English (en)
Inventor
何强
程晓敏
葛翔
谢雯宇
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202311316190.3A priority Critical patent/CN117253533A/zh
Publication of CN117253533A publication Critical patent/CN117253533A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，包括：阵列控制模块，用于根据设定的参数输出相应的控制信号；阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。本发明能有效降低测试时间，提高测试效率。

Description

一种存储阵列选通测试系统
技术领域
本发明属于半导体集成电路器件测试技术领域，更具体地，涉及一种存储阵列选通测试系统。
背景技术
随着计算机应用的不断扩大和发展，人们对存储器的要求也越来越高，而传统的闪存、动态随机存储器(DRAM)和静态随机存储器(SRAM)等存储器存在着各种不足和限制。不同的新一代存储器具有各自的优势与特点，其测试需求量庞大。目前，新型存储领域较为成熟的技术路线主要有相变存储器(PCM)、磁变存储器(MRAM)以及阻变存储器(RRAM)3种。PCM通过相变材料相态的变化获得不同的电阻值，主要用于独立式存储；MRAM通过磁性材料中磁筹的方向变化改变电阻，主要用于嵌入式存储；RRAM则利用阻变材料中导电通道的产生或关闭实现电阻变化。
在存储器中，1T1R(One Transistor One Resistor)是一种存储单元的配置。它由一个晶体管和一个电阻器组成。1T1R结构通常用于非易失性存储器技术，如阻变存储器或相变存储器等。这种配置的存储单元由一个晶体管作为选择器和一个电阻器作为存储元件组成。晶体管用于控制存储单元的读取和写入操作。它可以选择要访问的特定存储单元，并通过控制电流或电压来实现读取或写入操作。电阻器则用于存储信息。通过在电阻器中施加电压或电流，可以改变其电阻状态，从而表示存储的数据值。1T1R结构相对简单且具有较小的面积，因此在一些新型存储器技术中得到广泛应用。它具有较低的功耗、较高的密度和较快的读写速度，使得其在新一代存储器技术中具有潜在的优势和应用前景。
1S1R(One Selector One Resistance)阵列是一种存储体系结构，其中每个存储单元由一个存储器件和一个选择器件组成。存储器件可以使用磁存储器、阻变存储器、相变存储器等，选通器件可以使用双向阈值选通管(OTS)。为防止PCM阵列泄漏电流，OTS被引用到PCM中。OTS是一种基于奥弗辛斯基阈值导通理论的两端器件,当其两端电压达到阈值电压(Uth)时，OTS进入导通状态,阻值迅速降低；当导通状态的OTS电压高于保持电压(Uhold)，OTS会保持低阻导通状态。
关于阵列形态，现多采取纵横式交叉(crossbar)的形式，即通过字线与位线选择阵列当中的存储单元。该形态需注意选中单元产生的泄露电流对周围单元的串扰。
对于在实验室中还未封装以及没有外围电路的存储器，研究人员一般使用探针台进行测试，探针台通常有4根探针，用于放置在电极上，与测试设备进行电属性连接。然而，4根探针对于具有多根字线与位线的存储器来说数量过少，且一次测试只能测试少量的存储单元，此种测试方法效率过慢，需反复抬放探针。
因此，有必要研究一种能提高存储器测试效率的选通测试设备。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种存储阵列选通测试系统，能有效地提高测试效率，免去探针来回抬放，极大降低测试时间。
为实现上述目的，本发明提供了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，所述存储器包括多条字线、多条位线以及多个呈阵列排布的存储单元，每个存储单元均连接到其中一条字线和其中一条位线，所述存储阵列选通测试系统包括：
阵列控制模块，用于根据设定的参数输出相应的控制信号，所述设定的参数包括所选择的存储单元的字线与位线地址信息；
阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与所述阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与所述阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。
本发明提供的存储阵列选通测试系统，采用多路复用选择器和模拟开关组成的阵列选通模块，可一次实现对存储器中所有存储单元的测试，有效提高测试效率，且相较于实验室中传统的探针台测试方法，免去了探针来回抬放，可极大降低测试时间；另外，采用多路复用选择器和模拟开关组成的阵列选通模块，还可实现阵列中存储单元的正确选取，有效避免不同存储单元之间的串扰。
在其中一个实施例中，所述存储器通过引线键合与PCB印刷电路板进行电气属性连接，所述存储阵列选通测试系统搭建在所述PCB印刷电路板上。
在其中一个实施例中，所述多路复用选择器采用通用互补金属氧化物半导体多路复用器，所述模拟开关采用精密互补金属氧化物半导体器件。
在其中一个实施例中，两选通电路中均还包括译码器，所述译码器用于将其所在的选通电路中的模拟开关的接口扩展级联。
在其中一个实施例中，所述存储器包括1T1R结构的存储器和1S1R结构的存储器。
在其中一个实施例中，所述存储器包括相变存储器、忆阻器、磁变存储器和铁电存储器。
在其中一个实施例中，所述阵列控制模块包括上位机和控制器，所述上位机用于根据用户设定的参数向控制器发送操作指令，控制器用于根据所述操作指令输出相应的控制信号。
在其中一个实施例中，所述上位机使用LabVIEW进行编写。
在其中一个实施例中，所述控制器采用FPGA控制器。
在其中一个实施例中，所述上位机使用RS232串口通讯向所述FPGA控制器发送设定参数。
附图说明
图1是本发明一实施例提供的存储阵列选通测试系统的结构示意图；
图2是本发明一实施例提供的阵列选通模块的内部结构示意图；
图3为本发明一实施例所选用的TMUX4051功能方框图；
图4为本发明一实施例所选用的TMUX1112功能方框图；
图5是本发明一实施例提供的阵列选通模块的电路原理图；
图6是本发明配套的软件操作界面。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，存储器是由多条字线WL、多条位线BL以及多个呈阵列排布的存储单元构成，存储单元分为1T1R结构(由一个晶体管和一个电阻器组成)和1S1R结构(由一个存储器件和一个选择器件组成)，每个存储单元均连接到其中一条字线和其中一条位线。然而，目前通常使用探针台对还未封装以及没有外围电路的存储器进行测试，存在效率低的问题。
对此，本发明提供了一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试。如图1所示，该存储阵列选通测试系统包括阵列控制模块和阵列选通模块。
其中，阵列控制模块用于根据设定的参数输出相应的控制信号，该设定的参数包括所选择的存储单元的字线与位线地址信息。
优选地，本实施例提供的阵列控制模块可采用上位机和控制器，上位机用于根据用户输入的参数向控制器发送操作指令，控制器则根据操作指令输出相应的控制信号，将操作电压(读写擦脉冲电压)与偏置电压分配到所需的阵列路径中。具体地，本实施例提供的控制器可采用FPGA控制器，上位机可使用LabVIEW进行编写，上位机可采用RS232串口通讯向FPGA控制器发送参数。
如图2所示，阵列选通模块包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器和模拟开关分别与控制器相应的控制端相连。其中，行选通电路中的多路复用选择器的各通道对应与阵列中的各位线BL相连，列选通电路中的多路复用选择器的各通道对应与阵列中的各字线WL相连，也就是说，两选通电路中的多路复用选择器的通道数量需对应与阵列中的字线BL和位线WL数量相匹配；行选通电路中的模拟开关的各接口对应与阵列中的各位线BL相连，列选通电路中的模拟开关的各接口对应与阵列中的各字线WL相连，也就是说，两选通电路中的模拟开关的接口数量需对应与阵列中的字线BL和位线WL数量相匹配。
在本实施例中，行选通电路中的多路复用选择器用于根据控制器输出的控制信号，将操作电压分配到所选择的存储单元的位线BL中；列选通电路中的多路复用选择器用于根据控制器输出的控制信号，将所选择的存储单元的字线WL接地。同时，行选通电路和列选通电路中的模拟开关则用于根据控制信号，对应将偏置电压分配到所有未选择的位线BL与字线WL中。
具体地，利用本实施例提供的存储阵列选通测试系统对存储器进行测试时，可先将被测试的存储器通过引线键合在PCB印刷电路板上，两者建立电气属性连接，然后再将本实施例提供的存储阵列选通测试系统搭建在该PCB印刷电路板上，之后使用该测试系统对该存储器进行测试。
本实施例以相变存储器为例，其测试方式具体为：首先，通过阵列选通模块，该测试系统选中所需的相变存储单元，后续可对该单元发送操作电压。当进行读操作时，施加一个对相变材料的状态不会产生影响的幅值很低的电压脉冲或电压扫描信号，从而读取其电阻值；当进行写操作时，施加一个加一个窄脉宽、高幅值且快下降沿的电压脉冲，使有序的晶态相变材料熔化并快速冷却转变为无序的非晶态，实现低阻态“0”到高阻态“1”的相变；反之，施加一个宽脉宽且低幅值的电压脉冲，非晶态的相变材料结晶变为晶态并实现“1”到“0”的相变。经电路测试，操作电压根据上位机的指令成功连接至所选择的通道中，且测得的脉冲波形并未失真，能够操作所选中的存储单元。同理可知用于对忆阻器、磁变存储器和铁电存储器等存储器的测试方式，本实施例不再赘述。
本实施例提供的存储阵列选通测试系统，采用多路复用选择器和模拟开关组成的阵列选通模块，可一次实现对存储器中所有存储单元的测试，有效提高测试效率，且相较于实验室中传统的探针台测试方法，免去了探针来回抬放，可极大降低测试时间；另外，采用多路复用选择器和模拟开关组成的阵列选通模块，还可实现阵列中存储单元的正确选取，有效避免不同存储单元之间的串扰。
为更清楚地说明本发明，以下结合具体实施例进行相应说明：
图1为本发明一实施例提供的存储阵列选通测试系统的结构示意图，具体到阵列选通模块的组成可参考图2。阵列选通模块的功能是：对于1S1R结构的存储器，在字线上，将操作电压分配到所选择的路径上，而将偏置电压传递给所有未选择的字线上；同理，在位线上，将所选择的位线连接到地，偏置电压传递给所有未选择的位线上。对于1T1R结构的存储器，位线连接的是晶体管的栅极，用于控制晶体管的选通，所以只需将偏置电压设为0即可。
本实施例提供的阵列选通模块包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，其中，多路复用选择器用于将操作电压分配到所选择的路径中，模拟开关用于将偏置电压分配到所有未选择的路径中。
本实施例具体到所选用的电路元器件，情况如下：
TMUX4051是通用互补金属氧化物半导体(CMOS)多路复用器(MUX)。TMUX4051是一款8:1单通道多路复用器，TMUX4051器件可支持源极(Sx)和漏极(D)引脚上从VSS到VDD范围的双向模拟信号。所有逻辑输入均具有兼容1.8V逻辑的阈值，在有效电源电压下运行时，这些阈值可确保TTL和CMOS逻辑兼容性。功能方框图如图3所示，TMUX4051的漏极(D)连接操作电压，源极(Sx)连接字线或位线，FPGA传输的数字信号(A2～A0与/EN)控制操作电压的路径。
TMUX1112是精密互补金属氧化物半导体(CMOS)器件，具有四个独立的可选1:1、单刀单掷(SPST)开关。该器件可在源极(Sx)和漏极(Dx)引脚上支持从GND到VDD范围的双向模拟和数字信号。功能方框图如图4所示，TMUX1112的漏极(Dx)连接字线或位线，源极(Sx)连接偏置电压，FPGA传输的数字信号SEL4～SEL1控制偏置电压与字线或位线是否连接。
本实施例用于小型原型验证，对8*8阵列进行测试，阵列选通模块原理图如图5所示。对于8*8的阵列，需要用到2个TMUX4051和4个TMUX1112。此时控制所需的数字信号过多，所以此处使用两个3-8译码器74HC138D来降低所需的控制信号的数量，节省FPGA接口资源，原先TMUX1112所需的16个控制信号减为6个。同理，对于更大规模的阵列，多个74HC138D级联可减少所需的控制信号，此处只演示8*8阵列的阵列选通模块。
本实施例增加了使用软件LabVIEW的上位机构成的阵列控制模块，主要实现对FPGA的控制、通讯等功能。测试人员通过操作可视化软件界面输入操作参数以及选择单元的字线与位线，图6为软件操作界面。此模块设计的目的是为了给测试人员提供便利，提高本发明系统的可操作性。
需要说明的是，对于1T1R结构的存储器，字线用于发送激励信号，位线用于控制晶体管选通，所以通过上位机将偏置电压设置为0即可完成选通；对于1S1R结构的存储器，未选择的字线与位线需要添加一个偏置电压，以控制未选择的单元上电压小于选择器件的阈值电压。该偏置电压一般为操作电压(Vop)的一半，因此，选择的单元电压为Vop，选择的字线或位线上其余单元电压为Vop/2，未选择的字线与位线上单元的电压为0。Vop该值大于选择器件的阈值电压，Vop/2该值小于选择器件的阈值电压，从而完成阵列的选择功能。
本发明提供的存储阵列选通测试系统，具有如下效果：(1)可实现阵列中存储单元的正确选取，避免不同单元之间的串扰；(2)相较于实验室中传统的阵列测试方法，本发明系统可提高测试效率，免去探针来回抬放，极大降低测试时间；(3)可对不同阵列结构的存储器进行测试，即系统的测试配置能对1T1R结构与1S1R结构阵列进行切换；(4)对于还未封装的阵列芯片，在存储器未添加外围读写控制电路之前，对其电特性的测试，为存储器搭建外围电路前进行原型验证。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储阵列选通测试系统，用于对还未封装且未添加外围电路的存储器进行测试，其特征在于，所述存储器包括多条字线、多条位线以及多个呈阵列排布的存储单元，每个存储单元均连接到其中一条字线和其中一条位线，所述存储阵列选通测试系统包括：
阵列控制模块，用于根据设定的参数输出相应的控制信号，所述设定的参数包括所选择的存储单元的字线与位线地址信息；
阵列选通模块，包括行选通电路和列选通电路，两选通电路均包括多路复用选择器和模拟开关，两选通电路中的多路复用选择器的通道数量对应与所述阵列中的字线和位线数量相匹配，两选通电路中的模拟开关的接口数量对应与所述阵列中的字线和位线数量相匹配；其中，多路复用选择器用于根据所述控制信号，将读写擦操作电压分配到所选择的字线中，并将所选择的位线接地；模拟开关用于根据所述控制信号，将偏置电压分配到所有未选择的字线与位线中。
2.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器通过引线键合与PCB印刷电路板进行电气属性连接，所述存储阵列选通测试系统搭建在所述PCB印刷电路板上。
3.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述多路复用选择器采用通用互补金属氧化物半导体多路复用器，所述模拟开关采用精密互补金属氧化物半导体器件。
4.根据权利要求1所述的存储阵列选通测试系统，其特征在于，两选通电路中均还包括译码器，所述译码器用于将其所在的选通电路中的模拟开关的接口扩展级联。
5.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器包括1T1R结构的存储器和1S1R结构的存储器。
6.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述存储器包括相变存储器、忆阻器、磁变存储器和铁电存储器。
7.根据权利要求1所述的存储阵列选通测试系统，其特征在于，所述阵列控制模块包括上位机和控制器，所述上位机用于根据用户设定的参数向控制器发送操作指令，控制器用于根据所述操作指令输出相应的控制信号。
8.根据权利要求7所述的存储阵列选通测试系统，其特征在于，所述上位机使用LabVIEW进行编写。
9.根据权利要求7所述的存储阵列选通测试系统，其特征在于，所述控制器采用FPGA控制器。
10.根据权利要求9所述的存储阵列选通测试系统，其特征在于，所述上位机使用RS232串口通讯向所述FPGA控制器发送设定参数。
CN202311316190.3A 2023-10-11 2023-10-11 一种存储阵列选通测试系统 Pending CN117253533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311316190.3A CN117253533A (zh) 2023-10-11 2023-10-11 一种存储阵列选通测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311316190.3A CN117253533A (zh) 2023-10-11 2023-10-11 一种存储阵列选通测试系统

Publications (1)

Publication Number Publication Date
CN117253533A true CN117253533A (zh) 2023-12-19

Family

ID=89131163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311316190.3A Pending CN117253533A (zh) 2023-10-11 2023-10-11 一种存储阵列选通测试系统

Country Status (1)

Country Link
CN (1) CN117253533A (zh)

Similar Documents

Publication Publication Date Title
CN100481254C (zh) 存储装置及半导体装置
US11817147B2 (en) Memory systems and memory programming methods
US6256224B1 (en) Write circuit for large MRAM arrays
US6590807B2 (en) Method for reading a structural phase-change memory
US7668000B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
TWI492231B (zh) 可變電阻記憶體裝置及其驅動方法
KR100634330B1 (ko) 구조적인 위상 변화 메모리 셀의 동작 방법, 집적 회로 및장치
US20190267082A1 (en) Resistance and gate control in decoder circuits for read and write optimization
US8004872B2 (en) Floating source line architecture for non-volatile memory
CN100524510C (zh) 存储器件和半导体器件
KR20080069336A (ko) 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
KR20040049286A (ko) 비휘발성 반도체 메모리장치
KR20130033404A (ko) 비휘발성 메모리 어레이의 페이지 모드 액세스
CN102054530A (zh) 存储器件和读取存储器件的方法
CN116134523A (zh) 存储器单元的多状态编程
JP2006079609A (ja) バッファードフラッシュメモリを置き換えとして相変化メモリを用いる方法及び装置
CN105931665A (zh) 一种相变存储器读出电路及方法
JP4189269B2 (ja) 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法
US8982602B2 (en) Memory devices, circuits and, methods that apply different electrical conditions in access operations
KR101884203B1 (ko) 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법
CN117253533A (zh) 一种存储阵列选通测试系统
CN117198378A (zh) 一种基于fpga的存储器阵列测试系统
CN106158045B (zh) 一种相变存储裸阵列的选址系统
CN114913896A (zh) 相变存储器、控制方法和电子设备
CN114974340A (zh) 一种存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination