CN117241487A - 一种厚膜电路金导体浆料印刷烧结方法 - Google Patents
一种厚膜电路金导体浆料印刷烧结方法 Download PDFInfo
- Publication number
- CN117241487A CN117241487A CN202311275129.9A CN202311275129A CN117241487A CN 117241487 A CN117241487 A CN 117241487A CN 202311275129 A CN202311275129 A CN 202311275129A CN 117241487 A CN117241487 A CN 117241487A
- Authority
- CN
- China
- Prior art keywords
- stage
- temperature
- thick film
- film circuit
- sintering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005245 sintering Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004020 conductor Substances 0.000 title claims abstract description 41
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 239000010931 gold Substances 0.000 title claims abstract description 40
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 40
- 230000000630 rising effect Effects 0.000 claims abstract description 29
- 238000001035 drying Methods 0.000 claims abstract description 25
- 238000004321 preservation Methods 0.000 claims abstract description 24
- 238000007599 discharging Methods 0.000 claims abstract description 22
- 239000003292 glue Substances 0.000 claims abstract description 22
- 238000001816 cooling Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 44
- 239000000919 ceramic Substances 0.000 claims description 9
- 238000012423 maintenance Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种厚膜电路金导体浆料印刷烧结方法，包括印刷制作、控制流平时间、干燥的温度与时间，以及烧结阶段的温度与时间等，实现对厚膜电路金导体浆料的印刷烧结。本发明对所述烧结的时间阶段进行细分，控制所述排胶阶段时间、所述保温阶段的温度范围及所述升温阶段与所述降温阶段过程中温度上升及下降的速率，使得烧结后的所述金导体表面光滑，大大减少气泡的数量及尺寸，使得所述厚膜电路具有较好的稳定性，降低不良率。
Description
【技术领域】
本发明涉及厚膜电路生产技术领域，尤其涉及一种厚膜电路金导体浆料印刷烧结方法。
【背景技术】
厚膜电路生产过程中，需要在基板中印刷金导体浆料，并进行高温烧结，由于金导体成本较高，如果烧结成品不理想，不仅耗时耗力，还会大大提高生产成本。现有技术中，对厚膜电路基板的烧结基本步骤进行了揭示，但是对于金导体印刷烧结的具体步骤、时间及温度控制未提及。按照现有技术揭示的方法进行处理，容易导致烧结后的金导体表面粗糙、大片区域存在透光现象，且金导体上有较大气泡，以至于生产的厚膜电路稳定性差，不良率较高。
【发明内容】
目前现有技术存在不良率高的技术问题，本发明提供一种用于解决上述问题的一种厚膜电路金导体浆料印刷烧结方法。
本发明提供一种厚膜电路金导体浆料印刷烧结方法，包括以下步骤：
S1、印刷：准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；
S2、流平：将印刷后的所述厚膜电路基板静置5～20分钟；
S3、烘干：将所述厚膜电路基板进行烘干处理，干燥温度为145℃～165℃，干燥时间为5～20分钟；
S4、烧结：对所述厚膜电路基板进行烧结处理，烧结时间为60min～65min，所述烧结分为升温阶段、保温阶段及降温阶段，所述升温阶段包括排胶阶段，所述排胶阶段时间为5.3min～8.3min，所述保温阶段的温度为810℃～900℃。
与现有技术相比，本发明提供的所述厚膜电路金导体浆料印刷烧结方法通过控制所述流平时间、所述烘干的时间及温度，并对所述烧结的时间阶段进行细分，控制所述排胶阶段时间、所述保温阶段的温度范围及所述升温阶段与所述降温阶段过程中温度上升及下降的速率，使得烧结后的所述金导体表面光滑，大大减少气泡的数量及尺寸，使得所述厚膜电路具有较好的稳定性，降低不良率。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明提供的厚膜电路金导体浆料印刷烧结方法的流程框图；
图2是本发明第一实施例对应的S4步骤烧结温度控制曲线图；
图3是本发明第一实施例对应的金导体印刷烧结效果图；
图4是本发明第二实施例对应的S4步骤烧结温度控制曲线图；及
图5是本发明第二实施例对应的金导体印刷烧结效果图。
【具体实施方式】
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，所述厚膜电路金导体浆料印刷烧结方法包括如下步骤：
S1、印刷：准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；
S2、流平：将印刷后的所述厚膜电路基板静置5～20分钟；
S3、烘干：将所述厚膜电路基板进行烘干处理，干燥温度为145℃～165℃，干燥时间为5～20分钟；
S4、烧结：对所述厚膜电路基板进行烧结处理，烧结时间为60min～65min，所述烧结分为升温阶段、保温阶段及降温阶段，所述升温阶段包括排胶阶段，所述排胶阶段时间为5.3min～8.3min，所述保温阶段的温度为810℃～900℃。
其中，在步骤S4中，所述排胶阶段的温度为300℃～600℃，所述升温阶段温度自100℃上升至500℃的过程中，温度上升速率小于75℃/min，所述降温阶段温度自520℃下降至200℃的过程中，温度下降速率小于85℃/min。所述升温阶段温度自300℃上升至500℃的过程中，温度上升速率小于56.9℃/min，所述降温阶段温度自700℃下降至300℃的过程中，温度下降速率小于80.5℃/min，所述保温阶段最高温度维持时间小于15min。所述保温阶段的温度优选的，为820℃～860℃。
实施例一
根据所述厚膜电路金导体浆料印刷烧结方法步骤实施，印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置5分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为145℃，干燥时间为5分钟；烧结阶段，烧结时间及温度控制曲线请参照图2所示。
烧结时间共计60min，所述升温阶段持续时间20min，所述保温阶段持续时间10min，所述降温阶段持续时间30min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为75℃/min，自300℃上升至500℃的过程中，温度上升速率为56.9℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为65℃/min，温度自700℃下降至300℃的过程中，温度下降速率为62.8℃/min。所述保温阶段的温度为810℃～856℃，最高温度为856℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为5.3min。
经上述步骤印刷烧结后的所述厚膜电路基板，放大后如图3所示，表面成型的金导体较为光滑，气泡数量明显较少，且尺寸较小，整体质量较高。
实施例二
印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置20分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为165℃，干燥时间为20分钟；烧结阶段，烧结时间及温度控制曲线请参照图4所示。
烧结时间共计65min，所述升温阶段持续时间25min，所述保温阶段持续时间20min，所述降温阶段持续时间20min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为45℃/min，自300℃上升至500℃的过程中，温度上升速率为40℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为85℃/min，温度自700℃下降至300℃的过程中，温度下降速率为80.5℃/min。所述保温阶段的温度为840℃～900℃，最高温度为900℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为8.3min。
经上述步骤印刷烧结后的所述厚膜电路基板，放大后如图5所示，表面成型的金导体较为光滑，气泡数量明显较少，且尺寸较小，整体质量较高。
实施例三
根据所述厚膜电路金导体浆料印刷烧结方法步骤实施，印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置10分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为155℃，干燥时间为10分钟；烧结阶段，烧结时间及温度控制曲线请参照图2所示。
烧结时间共计60min，所述升温阶段持续时间20min，所述保温阶段持续时间10min，所述降温阶段持续时间30min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为75℃/min，自300℃上升至500℃的过程中，温度上升速率为56.9℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为65℃/min，温度自700℃下降至300℃的过程中，温度下降速率为62.8℃/min。所述保温阶段的温度为810℃～856℃，最高温度为856℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为5.3min。
实施例四
根据所述厚膜电路金导体浆料印刷烧结方法步骤实施，印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置10分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为155℃，干燥时间为10分钟；烧结阶段，烧结时间及温度控制曲线请参照图4所示。
烧结时间共计65min，所述升温阶段持续时间25min，所述保温阶段持续时间20min，所述降温阶段持续时间20min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为45℃/min，自300℃上升至500℃的过程中，温度上升速率为40℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为85℃/min，温度自700℃下降至300℃的过程中，温度下降速率为80.5℃/min。所述保温阶段的温度为840℃～900℃，最高温度为900℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为8.3min。
实施例五
根据所述厚膜电路金导体浆料印刷烧结方法步骤实施，印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置15分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为155℃，干燥时间为15分钟；烧结阶段，烧结时间及温度控制曲线请参照图2所示。
烧结时间共计60min，所述升温阶段持续时间20min，所述保温阶段持续时间10min，所述降温阶段持续时间30min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为75℃/min，自300℃上升至500℃的过程中，温度上升速率为56.9℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为65℃/min，温度自700℃下降至300℃的过程中，温度下降速率为62.8℃/min。所述保温阶段的温度为810℃～856℃，最高温度为856℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为5.3min。
实施例六
根据所述厚膜电路金导体浆料印刷烧结方法步骤实施，印刷阶段，准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；流平阶段，将印刷后的所述厚膜电路基板静置15分钟；烘干阶段，将所述厚膜电路基板进行烘干处理，干燥温度为155℃，干燥时间为15分钟；烧结阶段，烧结时间及温度控制曲线请参照图4所示。
烧结时间共计65min，所述升温阶段持续时间25min，所述保温阶段持续时间20min，所述降温阶段持续时间20min；所述升温阶段，温度自100℃上升至500℃的过程中，温度上升速率为45℃/min，自300℃上升至500℃的过程中，温度上升速率为40℃/min；所述降温阶段，温度自520℃下降至200℃的过程中，温度下降速率为85℃/min，温度自700℃下降至300℃的过程中，温度下降速率为80.5℃/min。所述保温阶段的温度为840℃～900℃，最高温度为900℃。所述排胶阶段的温度为300℃～600℃，排胶阶段时间为8.3min。
以上实施例烧结后的所述厚膜电路基板，经过大量实验数据统计，对气泡的平均尺寸总结，如表1所示。
表1厚膜电路金导体浆料印刷烧结后导体内气泡统计结果
通过附图及表1可以看出，本发明提供的所述厚膜电路金导体浆料印刷烧结方法通过控制所述流平时间、所述烘干的时间及温度，并对所述烧结的时间阶段进行细分，控制所述排胶阶段时间、所述保温阶段的温度范围及所述升温阶段与所述降温阶段过程中温度上升及下降的速率，使得烧结后的所述金导体表面光滑，大大减少气泡的数量及尺寸，使得所述厚膜电路具有较好的稳定性，降低不良率。其中，最大气泡尺寸不超过10微米，性能较好，可以满足各类厚膜电路的需求。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (8)
1.一种厚膜电路金导体浆料印刷烧结方法，其特征在于，包括以下步骤：
S1、印刷：准备陶瓷基板及金导体浆料，根据设计图制作厚膜电路基板；
S2、流平：将印刷后的所述厚膜电路基板静置5～20分钟；
S3、烘干：将所述厚膜电路基板进行烘干处理，干燥温度为145℃～165℃，干燥时间为5～20分钟；
S4、烧结：对所述厚膜电路基板进行烧结处理，烧结时间为60min～65min，所述烧结分为升温阶段、保温阶段及降温阶段，所述升温阶段包括排胶阶段，所述排胶阶段时间为5.3min～8.3min，所述保温阶段的温度为810℃～900℃。
2.根据权利要求1所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述排胶阶段的温度为300℃～600℃。
3.根据权利要求1所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述保温阶段的温度为820℃～860℃。
4.根据权利要求1所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述升温阶段温度自100℃上升至500℃的过程中，温度上升速率小于75℃/min。
5.根据权利要求1所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述降温阶段温度自520℃下降至200℃的过程中，温度下降速率小于85℃/min。
6.根据权利要求4所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述升温阶段温度自300℃上升至500℃的过程中，温度上升速率小于56.9℃/min。
7.根据权利要求5所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述降温阶段温度自700℃下降至300℃的过程中，温度下降速率小于80.5℃/min。
8.根据权利要求1所述的厚膜电路金导体浆料印刷烧结方法，其特征在于，所述S4中，所述保温阶段最高温度维持时间小于15min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311275129.9A CN117241487A (zh) | 2023-09-28 | 2023-09-28 | 一种厚膜电路金导体浆料印刷烧结方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311275129.9A CN117241487A (zh) | 2023-09-28 | 2023-09-28 | 一种厚膜电路金导体浆料印刷烧结方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117241487A true CN117241487A (zh) | 2023-12-15 |
Family
ID=89090943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311275129.9A Pending CN117241487A (zh) | 2023-09-28 | 2023-09-28 | 一种厚膜电路金导体浆料印刷烧结方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117241487A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816660B2 (ja) * | 1990-01-16 | 1996-02-21 | 享士郎 関 | 厚膜磁性半導体及びその製造方法 |
| CN103943290A (zh) * | 2014-04-01 | 2014-07-23 | 中国人民解放军国防科学技术大学 | 可用于制备厚膜电阻器的莫来石复合材料绝缘基片、厚膜电阻器及其制备方法 |
| CN104600568A (zh) * | 2015-02-12 | 2015-05-06 | 苏州晶讯科技股份有限公司 | 一种陶瓷静电抑制器及其制备方法 |
| CN106316412A (zh) * | 2016-08-18 | 2017-01-11 | 北方电子研究院安徽有限公司 | 基于银体系材料超厚大尺寸ltcc基板的烧结工艺 |
| CN108358629A (zh) * | 2018-01-27 | 2018-08-03 | 天津大学 | 低温共烧自支撑pzt基多层压电厚膜的制备 |
-
2023
- 2023-09-28 CN CN202311275129.9A patent/CN117241487A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816660B2 (ja) * | 1990-01-16 | 1996-02-21 | 享士郎 関 | 厚膜磁性半導体及びその製造方法 |
| CN103943290A (zh) * | 2014-04-01 | 2014-07-23 | 中国人民解放军国防科学技术大学 | 可用于制备厚膜电阻器的莫来石复合材料绝缘基片、厚膜电阻器及其制备方法 |
| CN104600568A (zh) * | 2015-02-12 | 2015-05-06 | 苏州晶讯科技股份有限公司 | 一种陶瓷静电抑制器及其制备方法 |
| CN106316412A (zh) * | 2016-08-18 | 2017-01-11 | 北方电子研究院安徽有限公司 | 基于银体系材料超厚大尺寸ltcc基板的烧结工艺 |
| CN108358629A (zh) * | 2018-01-27 | 2018-08-03 | 天津大学 | 低温共烧自支撑pzt基多层压电厚膜的制备 |
Non-Patent Citations (2)
| Title |
|---|
| 杨邦朝，张经国主编: "《多芯片组件 MCM 技术及其应用》", 31 August 2001, 成都：电子科技大学出版社, pages: 208 - 212 * |
| 黄书万，王旭升，李燕编著: "《表面组装技术与片式元器件》", 30 September 1997, 成都：电子科技大学出版社, pages: 21 - 23 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100556249C (zh) | 印刷电路板塞孔工艺 | |
| US8255858B2 (en) | Method for adjusting capacitance of capacitors without affecting die area | |
| CN104393107A (zh) | 一种高方阻晶体硅电池低压扩散工艺 | |
| CN117241487A (zh) | 一种厚膜电路金导体浆料印刷烧结方法 | |
| CN115116867A (zh) | 具有低模量高导热的烧结银垫块及其制作装置和方法 | |
| CN110516199B (zh) | 对特性阻抗的影响因素的影响度计算方法及线路板 | |
| CN110996509B (zh) | 一种阶梯槽制作方法及pcb | |
| CN115274462B (zh) | 一种制作Mini基板的方法 | |
| CN108682644B (zh) | 一种半导体无人工全自动流水线作业生产方法和系统 | |
| CN114975690B (zh) | Ibc电池片、ibc电池组件及其制备方法 | |
| CN101221845A (zh) | 面电极敏感元件及其制造方法 | |
| CN113498277B (zh) | 一种含有热敏电阻材料的电路板的加工方法 | |
| CN112530707B (zh) | 一种降低非固体电解质钽电容器形成后漏电流的方法 | |
| CN108543947B (zh) | 一种钼坯的制备方法 | |
| CN106981429A (zh) | 一种在多层陶瓷电路加工过程中抑制生瓷变形的工艺方法 | |
| CN202634883U (zh) | 一种制作线路板用的介电板 | |
| CN114248476B (zh) | 防静电有机玻璃板基板的生产方法 | |
| CN218041930U (zh) | 一种印制线路板防焊与文字印刷生产系统 | |
| CN113804004B (zh) | 提高烧结炉传送带表面氧化层可靠性的方法 | |
| CN117377227A (zh) | 一种pcb堵孔方法及pcb制作方法 | |
| CN109413851B (zh) | 一种制备印刷电路板的优化方法 | |
| JP3183031B2 (ja) | セラミックス基板の製造方法 | |
| CN214205961U (zh) | 一种用于阶梯印制电路板的传输线结构 | |
| US20230114992A1 (en) | Method for compressing laminate and method for manufacturing ceramic electronic component including laminate | |
| CN114233669B (zh) | 基于otn设备实时降功耗的方法、装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |