CN117240296A - 用于将单端输入转换为差动输入的转换电路与其电路系统 - Google Patents

用于将单端输入转换为差动输入的转换电路与其电路系统 Download PDF

Info

Publication number
CN117240296A
CN117240296A CN202210878666.1A CN202210878666A CN117240296A CN 117240296 A CN117240296 A CN 117240296A CN 202210878666 A CN202210878666 A CN 202210878666A CN 117240296 A CN117240296 A CN 117240296A
Authority
CN
China
Prior art keywords
capacitor
circuit
switch
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210878666.1A
Other languages
English (en)
Inventor
洪埜泰
许伟展
谢仲铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN117240296A publication Critical patent/CN117240296A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供了一种用于将单端输入转换为差动输入的转换电路与其电路系统,其具有较少的切换器数量与较少的切电容数量。此转换电路增加了信号噪声比,而且转换电路直接使用不经稳压器降压的较高的供应电压AVDD,其中共模电压为AVDD/2N,且N大于1。整体来说,不仅电路面积较少,SNR较高,更减少了制造成本。另外,相较于现有技术,本发明实施例的转换电路的操作期间仅有三个,故控制上较为简单,且操作速度也较快。

Description

用于将单端输入转换为差动输入的转换电路与其电路系统
技术领域
本发明涉及一种用于将单端输入转换为差动输入的转换电路与其电路系统,且特别是可以减少使用组件(电容及切换器)、直接使用未经稳压器降压的供应电压且具有高信杂比(signal-to-noise ratio,SNR)的转换电路与其电路系统。
背景技术
模拟数字转换器(analog-to-digital converter,简称为ADC)的输入端通常是单端输入,且电压是从高电压(例如,用于数字电路的供应电压VDD_L)到低电压(例如,接地电压GND)。为了使得ADC的操作可以比较快速,通常会进行低压设备的设计配置(例如,把设备的原本5伏特的输入电压范围,变成1.2伏特的输入电压范围)。然而,低压设备的设计配置与单端输入都会使信号噪声比(signal-to-noise ratio,简称为SNR)变差,再者,为了满足过压需求(overstress),现有技术的作法会额外地设置缩放电路(scaling circuit,通常是通过放大器实现)。通常来说,单端输入的SNR大概是差动输入的SNR的一半左右。
请参照图1,图1是现有技术的具有逐次逼近模拟数字转换(Successive-approximation ADC,简称为SAR ADC)器的电路系统的电路图。于图1中,电路系统1包括转换电路10、放大器12与SAR ADC 14。转换电路10电连接放大器12,以及放大器12电连接SARADC 14。转换电路10用于将单端输入转换为可以用于放大器12的正输入端与负输入端的差动输入(即,正端输入信号与负端输入信号)。放大器12将正端输入信号与负端输入信号的差异值放大后,输出差异值放大信号给SAR ADC 14,而SAR ADC 14根据差异值放大信号输出数字信号的每一个位D_0~D_N,以及生成回馈控制信号去调整转换电路10中的电容CA的电容值。
转换电路10包括第一转换子电路100与第二转换子电路102,且第一转换子电路100与第二转换子电路102组成与构造上近似,差异仅在于,两者所接收的信号。第一转换子电路100接收的正输入信号VIN_P是单端输入信号,以及第二转换子电路102接收的负输入信号VIN_N是共模低压信号VCM_L。
第一转换子电路100与第二转换子电路102的每一个包括电容CA、CB、切换器SW1、SW2、SW3,其中,第一转换子电路100与第二转换子电路102共享切换器SW2。切换器SW3包括多个切换器单元S0~SN。电容CA与切换器SW3构成切换电容,切换电容是由多个并联的切换电容单元构成,每一个切换电容单元由串联的切换器单元与对应的电容单元构成,例如,电容单元C0对应切换器单元S0,电容单元C1对应切换器单元S1,其他则可依此类推。电容CA的电容值由切换器SW3中的切换器单元S0~SN的切换状态来决定。
转换电路10共有四个操作期间。请参照图2,图2是图1的转换电路于第一操作期间的等效电路图。于第一操作期间,通过切换器SW1、SW2与切换器SW3的作用,电容CA的第一端接收输入电压VIN,电容CB的第二端电连接到供应电压VDD_L(供应电压VDD_L为较高的供应电压AVDD经过稳压器降压后生成的较低供应电压),以及电容CA的第二端与电容CB的第一端电连接到供应电压VDD_L,其中输入电压VIN于第一转换子电路100与第二转换子电路102分别是正输入信号VIN_P(单端输入信号)与负输入信号VIN_N(共模低压信号VCM_L)。此时,电容CA两端跨压为VCA=VDD_L-VIN,电容CB两端跨压为VCB=0,电容CC两端跨压为VCC=VDD_L,以及输入到放大器12的信号VIN_CMP的电压为VDD_L。
接着,请参照图3,图3是图1的转换电路于第一操作期间的等效电路图。于第一操作期间之后的第二操作期间,不同于第一操作期间,切换器SW1使电容CA的第二端与电容CB的第一端为浮接,且此时电容CA与电容CC的电荷总量为CA*(VDD_L-VIN)+CC*VDD_L。
接着,请参照图4,图4是图1的转换电路于第二操作期间的等效电路图。于第二操作期间之后的第三操作期间,不同于第二操作期间,切换器SW2使电容CB的第二端接收接地电压GND,因此,电荷会重新分配。因为设计成电容CA、CB、CC设计成满足CA+CC=CB的关系式,因此,电容CA两端跨压为VCA=VDD_L/2-VIN,电容CB两端跨压为VCB=VDD_L/2,电容CC两端跨压为VCC=VDD_L/2,以及输入到放大器12的信号VIN_CMP的电压为VDD_L/2。
接着,请参照图5,图5是图1的转换电路于第三操作期间的等效电路图。于第三操作期间之后的第四操作期间,不同于第三操作期间,切换器SW3使电容CA的第一端接收接地电压GND,因此,电荷会重新分配。电容CA、CB、CC会满足CA/(CA+CB+CC)=1/N的关系式(N大于1),因此电容CA两端跨压为VCA=VDD_L/2-VIN/N,电容CB两端跨压为VCB=VDD_L/2-VIN/N,电容CC两端跨压为VCC=VDD_L/2-VIN/N,以及输入到放大器12的信号VIN_CMP的电压为VCC=VDD_L/2-VIN/N。
最后,可以知悉,放大器12的正端输入信号与负端输入信号为VDD_L/2-VIN_P/N与VDD_L/2-VIN_N/N,正端输入信号与负端输入信号之间的差异值为共模低压信号VCM_L(VCM_L=VDD_L/2)与单端输入信号之间的差异值。据此,转换电路10输出正端输入信号与负端输入信号的SNR仍是单端输入的SNR。再者,上述架构需要使用到的切换器数量与电容数量皆大于6,而且使用较高的供应电压VDD经过稳压器降压后生成的较低供应电压VDD_L,故仍有改良的空间。
发明内容
本发明实施例提供一种用于将单端输入转换为差动输入的转换电路,此转换电路适用于信号转换器,且转换电路包括第一电容、第二电容、第三电容、第四电容、第一切换器、第二切换器、第三切换器与第四切换器。第一电容、第二电容、第三电容与第四电容的每一个具有第一端与第二端,其中第一电容的第二端电连接第二电容的第一端,第二电容的第二端电连接第四电容的第一端,第二电容的第二端与第四电容的第一端电连接低电压,第四电容的第二端电连接第三电容的第一端,第一电容的第二端与第二电容的第一端用于输出第一端输入信号给信号转换器,以及第四电容的第二端与第三电容的第一端用于输出第二端输入信号给信号转换器。第一切换器电连接第一电容的第二端与第二电容的第一端,第二切换器电连接第一电容的第一端,第三切换器电连接第四电容的第二端与第三电容的第一端,以及第四切换器电连接第三电容的第二端。第一切换器根据第一开关信号选择性地让第一电容的第二端与第二电容的第一端接收低电压或为浮接,第三切换器根据第一开关信号选择性地让第四电容的第二端与第三电容的第一端接收低电压或为浮接,第二切换器根据第二开关信号选择性地让第一电容的第一端接收低电压或输入电压,以及第四切换器根据第二开关信号选择性地让第三电容的第二端接收输入电压或第一供应电压。
本发明实施例提供另一种用于将单端输入转换为差动输入的转换电路,此转换电路适用于信号转换器,且转换电路包括第一转换子电路与第二转换子电路。第一转换子电路由多个切换器与多个电容组成,选择性地接收低电压或输入电压,并用于输出第一端输入信号给信号转换器。第二转换子电路由多个切换器与多个电容组成,通过低电压电连接第一转换子电路,选择性地接收输入电压或第一供应电压,并用于输出第二端输入信号给信号转换器。于第一操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第一端输入信号与第二端输入信号为低电压。于第一操作期间之后的第二操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第一转换子电路的多个电容的电荷总量为0,以及使第二转换子电路的多个电容的电荷总量为输入电压与第二转换子电路的其中一个电容的电容值的乘积。于第二操作期间之后的第三操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第一转换子电路的多个电容的电荷量重新分配,以让第一端输入信号为输入信号的(1/N)倍,以及使第二转换子电路的多个电容的电荷量重新分配,以让第二端输入信号为第一供应电压减去输入电压后的差值的(1/N)倍。
本发明实施例提供一种电路系统,此电路系统包括上述转换电路、上述信号转换器与功能电路,其中信号转换器电连接转换电路,以及功能电路电连接信号转换器。
综上所述,相较于现有技术,本发明实施例提供的转换电路具有较少的切换器数量、较少的电容数量、较高的SNR、直接使用不经稳压器降压的较高的供应电压AVDD与较快的操作速度等优点。
为了进一步理解本发明的技术、手段和效果,可以参考以下详细描述和附图,从而可以彻底和具体地理解本发明的目的、特征和概念。然而,以下详细描述和附图仅用于参考和说明本发明的实现方式,其并非用于限制本发明。
附图说明
提供的附图用以使本发明所属技术领域的技术人员可以进一步理解本发明,并且被并入与构成本发明的说明书的一部分。附图示出了本发明的示范实施例,并且用以与本发明的说明书一起用于解释本发明的原理。
图1是现有技术的具有逐次逼近模拟数字转换器的电路系统的电路图。
图2是图1的转换电路于第一操作期间的等效电路图。
图3是图1的转换电路于第二操作期间的等效电路图。
图4是图1的转换电路于第三操作期间的等效电路图。
图5是图1的转换电路于第四操作期间的等效电路图。
图6是本发明实施例的具有用于将单端输入转换为差动输入的转换电路的电路系统的电路图。
图7是图6的转换电路于第一操作期间的等效电路图。
图8是图6的转换电路于第二操作期间的等效电路图。
图9是图6的转换电路于第三操作期间的等效电路图。
附图中所标示的符号说明如下:1、2:电路系统;10、20:转换电路;100、200:第一转换子电路;102、202:第二转换子电路;12:放大器;22:信号转换器;14:SAR ADC;24:控制逻辑电路;D_0~D_N:位;SW1~SW3:切换器;AVDD、VDD_L、VDD:供应电压;CA、CB、CC:电容;GND:接地电压;VIN:输入电压;VIN_P:正输入信号;VIN_N:负输入信号;C0~CN:电容单元;S0~SN:切换器单元;VCA、VCB、VCC:跨压;CLK1:第一开关信号;CLK2:第二开关信号;VINP_CMP:第一端输入信号;VINN_CMP:第二端输入信号;P1:第一操作期间;P2:第二操作期间;P3:第三操作期间。
具体实施方式
现在将详细参考本发明的示范实施例,其示范实施例会在附图中被绘示出。在可能的情况下,在附图和说明书中使用相同的组件符号来指代相同或相似的部件。另外,示范实施例的做法仅是本发明的设计概念的实现方式之一,下述的该等示范皆非用于限定本发明。
相较于现有技术,本发明实施例提供了一种切换器数量与电容数量较少的转换电路。此转换电路增加了SNR,而且转换电路直接使用不经稳压器降压的较高的供应电压AVDD,其中共模电压为AVDD/2N,且N大于1。整体来说,不仅电路面积较少,SNR较高,更减少了制造成本。另外,相较于现有技术,本发明实施例的转换电路的操作期间仅有三个,故控制上较为简单,且操作速度也较快。
进一步地,转换电路有第一转换子电路与第二转换子电路。第一转换子电路用于输出第一端输入信号给信号转换器(例如但不限定是放大器或比较器,任何根据第一端输入信号与第二端输入信号生成输出信号的电路皆可适用于本发明),且由多个切换器与多个电容组成,举例来说,可以仅有两个电容与两个切换器。第一转换子电路可用于选择性地接收低电压(例如接地电压)或输入电压。第二转换子电路用于输出第二端输入信号给信号转换器,且由多个切换器与多个电容组成,举例来说,可以仅有两个电容与两个切换器。第一转换子电路与第二转换子电路通过低电压彼此电连接。第二转换子电路可用于选择性地接收输入电压或未经降压的供应电压。第二转换子电路的两个电容的电容值分别相同于第一转换子电路的两个电容的电容值,且在第一转换子电路中,其中一个电容的电容值相较于两个电容的电容值总和的比率为(1/N)。
转换电路于第一操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第二端输入信号与第一端输入信号为低电压。转换电路于第一操作期间之后的第二操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第一转换子电路的多个电容的电荷总量为0,以及使第二转换子电路的多个电容的电荷总量为输入电压与其中一个电容的电容值的乘积。转换电路于第二操作期间之后的第三操作期间,通过对第一转换子电路与第二转换子电路的多个切换器的控制,使第一转换子电路的多个电容的电荷量重新分配,以让第一端输入信号为输入信号的(1/N)倍,以及使第二转换子电路的多个电容的电荷量重新分配,以让第二端输入信号为未经降压的供应电压减去输入电压后的差值的(1/N)倍。
为了实现上述转换电路,接着,进一步地介绍本发明转换电路的其中一种细节设计。请参照图6,图6是本发明实施例的具有用于将单端输入转换为差动输入的转换电路的电路系统的电路图。电路系统2包括转换电路20、信号转换器22(于此实施例中,可以是放大器或比较器)与控制逻辑电路24。转换电路20电连接信号转换器22,以及信号转换器22电连接控制逻辑电路24。转换电路20用于将单端输入转换为可以用于信号转换器22的第一输入端与第二输入端的差动输入(即,第一端输入信号与第二端输入信号)。信号转换器22将第一端输入信号与第二端输入信号的差异值放大后,输出差异值放大信号给控制逻辑电路24。控制逻辑电路24根据差异值放大信号生成相应的控制信号或逻辑信号。
控制逻辑电路24可以使用其他类型的功能电路替代,例如,SAR ADC或积分电路,且本发明不以此为限制。当功能电路选用SAR ADC时,图6中的电容CA与切换器SW2可以构成切换电容,且切换电容包括多个并联的切换电容单元,且每一个切换电容单元由切换器单元与电容单元串联而成,其中多个切换电容单元的多个电容单元的多个电容值彼此全部相同、全部不同或部分不同。切换电容的实现方式可以参照图1的电容CA与切换器SW3,其分别由多个电容单元C0~CN与多个切换器单元S0~SN构成,故不赘述。
转换电路20包括第一转换子电路200与第二转换子电路202,第一转换子电路200与第二转换子电路202通过接地电压GND彼此电连接。第一转换子电路200与第二转换子电路202的每一个包括电容CA、CB与切换器SW1与SW2。
第一转换子电路200的电容CA的第二端电连接第一转换子电路200的电容CB的第一端,第一转换子电路200的电容CB的第二端电连接第二转换子电路202的电容CB的第一端,第一转换子电路200的电容CB的第二端与第二转换子电路202的电容CB的第一端电连接接地电压GND,第二转换子电路202的电容CB的第二端电连接第二转换子电路202的电容CA的第一端,第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端用于输出第一端输入信号给信号转换器22,以及第二转换子电路202的电容CB的第二端与接第二转换子电路202的电容CA的第一端用于输出第二端输入信号给信号转换器22。
第一转换子电路200的切换器SW1电连接第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端,第一转换子电路200的切换器SW2电连接第一转换子电路200的电容CA的第一端,第二转换子电路202的切换器SW1电连接第二转换子电路202的电容CB的第二端与第二转换子电路202的电容CA的第一端,以及第二转换子电路202的切换器SW2电连接第二转换子电路202的电容CA的第二端。
第一转换子电路200的切换器SW1根据第一开关信号CLK1(如图7至图9)选择性地让第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端接收接地电压GND或为浮接。第二转换子电路202的切换器SW1根据第一开关信号CLK1(如图7至图9)选择性地让第二转换子电路202的电容CB的第二端与第二转换子电路202的电容CA的第一端接收接地电压GND或为浮接。第一转换子电路200的切换器SW2根据第二开关信号CLK2(如图7至图9)选择性地让第一转换子电路200的电容CA的第一端接收地电压GND或输入电压VIN。第二转换子电路202的切换器SW2根据第二开关信号CLK2(如图7至图9)选择性地让第二转换子电路202的电容CA的第二端接收输入电压VIN或未经降压的供应电压AVDD,输入电压VIN小于等于未经降压的供应电压AVDD,信号转换器22接收经降压的供应电压VDD_L作为电源,且经降压的供应电压VDD_L小于未经降压的供应电压AVDD。
请参照图7,图7是图6的转换电路于第一操作期间的等效电路图。于第一操作期间P1,第一转换子电路200切换器SW1根据第一开关信号CLK1让第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端接收接地电压GND,第二转换子电路202的切换器SW1根据第一开关信号CLK1让第二转换子电路202的电容CB的第二端与第二转换子电路202的电容CA的第一端接收接地电压GND,第一转换子电路200切换器SW2根据第二开关信号CLK2让第一转换子电路200的电容CA的第一端接收接地电压GND,以及第二转换子电路202的切换器SW2根据第二开关信号CLK2让第二转换子电路202的电容CA的第二端接收输入电压VIN。
于第一操作期间P1,第一转换子电路200的电容CB的跨压VCB与第二转换子电路202的电容CB的跨压VCB都为0(VCB=0),且没有储存任何电荷,由于第一端输入信号VINP_CMP与第二端输入信号VINN_CMP都通过切换器SW1电连接接地电压GND,因此,第一端输入信号VINP_CMP与第二端输入信号VINN_CMP为接地电压。于第一操作期间P1,第一转换子电路200的电容CA的第一端与第二端都是电连接接地电压GND,所以第一转换子电路200的电容CA的跨压VCA为0,但第二转换子电路202的电容CA的第一端与第二端分别电连接接地电压GND与输入电压VIN,故第二转换子电路202的电容CA的跨压VCA为输入电压VIN。
请参照图8,图8是图6的转换电路于第二操作期间的等效电路图。于第一操作期间P1之后的第二操作期间P2,第一转换子电路200的切换器SW1根据第一开关信号CLK1让第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端为浮接,第二转换子电路202的切换器SW1根据第一开关信号CLK1让第二转换子电路202的电容CB的第二端与第二转换子电路202的电容CA的第一端为浮接,第一转换子电路200的切换器SW1根据第二开关信号CLK2让第一转换子电路200的电容CA的第一端接收接地电压GND,以及第二转换子电路202的切换器SW2根据第二开关信号CLK2让第二转换子电路202的电容CA的第二端接收输入电压VIN。
于第二操作期间P2,第一转换子电路200的电容CA的电荷量与电容CB的电荷量皆为0,故第一转换子电路200的电荷总量为0,以及第二转换子电路202的电容CA的电荷量与电容CB的电荷量分别为VIN*CA与0,第二转换子电路202的电荷总量为VIN*CA。第一端输入信号VINP_CMP与第二端输入信号VINN_CMP则仍分别为接地电压GND。
请参照图9,图9是图6的转换电路于第三操作期间的等效电路图。于第二操作期间P2之后的第三操作期间P3,第一转换子电路200的切换器SW1根据第一开关信号CLK1让第一转换子电路200的电容CA的第二端与第一转换子电路200的电容CB的第一端为浮接,第二转换子电路202的切换器SW1根据第一开关信号CLK1让第二转换子电路202的电容CB的第二端与第二转换子电路202的电容CA的第一端接收为浮接,第一转换子电路200的切换器SW2根据第二开关信号CLK2让第一转换子电路200的电容CA的第一端接收输入电压VIN,以及第二转换子电路202的切换器SW2根据第二开关信号CLK2让第二转换子电路202的电容CA的第二端接收未经降压的供应电压AVDD。
于第三操作期间P3,第一转换子电路200的多个电容CA、CB的电荷量重新分配,但仍维持电荷总量为0,以及第二转换子电路202的多个电容CA、CB的电荷量重新分配,但仍维持电荷总量为CA*VIN。第一转换子电路200的电容CA的电容值设计成相同第二转换子电路202的电容CA的电容值,且第一转换子电路200的电容CB的电容值设计成相同第二转换子电路202的电容CB的电容值,因此,电容CA、CB满足CA/(CA+CB)=(1/N),其中N大于1,也就是说,电容CA的电容值与电容CB的电容值的总和为N倍的电容CA的电容值。通过上述设计,第一端输入信号VINP_CMP与第二端输入信号VINN_CMP则分别为输入电压的(1/N)倍与未经降压的供应电压AVDD减去输入电压VIN后的差值的(1/N)倍,即VINP_CMP=(1/N)*VIN与VINN_CMP=(1/N)*(AVDD-VIN)。因此,SNR表现为差动输入的表现,而且共模电压为AVDD/2N。
综合以上所述,相较于现有技术,本发明实施例提供的转换电路具有较少的切换器数量、较少的电容数量、较高的SNR、直接使用不经稳压器降压的较高的供应电压AVDD与较快的操作速度等优点。因此,本发明实施例提供的转换电路除了制造成本低之外,更具有较高的效能表现,故极具有商业价值。
应当理解,本文描述的示例和实施例仅用于说明目的,并且鉴于其的各种修改或改变将被建议给本领域技术人员,并且将被包括在本申请的精神和范围以及所附权利要求的范围之内。

Claims (11)

1.一种用于将单端输入转换为差动输入的转换电路,适用于信号转换器,其特征在于,所述转换电路包括:
第一电容、第二电容、第三电容与第四电容,其每一个具有第一端与第二端,其中所述第一电容的所述第二端电连接所述第二电容的所述第一端,所述第二电容的所述第二端电连接所述第四电容的所述第一端,所述第二电容的所述第二端与所述第四电容的所述第一端电连接低电压,所述第四电容的所述第二端电连接所述第三电容的所述第一端,所述第一电容的所述第二端与所述第二电容的所述第一端用于输出第一端输入信号给所述信号转换器,以及所述第四电容的所述第二端与所述第三电容的所述第一端用于输出第二端输入信号给所述信号转换器;以及
第一切换器、第二切换器、第三切换器与第四切换器,其中所述第一切换器电连接所述第一电容的所述第二端与所述第二电容的所述第一端,所述第二切换器电连接所述第一电容的所述第一端,所述第三切换器电连接所述第四电容的所述第二端与所述第三电容的所述第一端,以及所述第四切换器电连接所述第三电容的所述第二端;
其中所述第一切换器根据第一开关信号选择性地让所述第一电容的所述第二端与所述第二电容的所述第一端接收所述低电压或为浮接,所述第三切换器根据所述第一开关信号选择性地让所述第四电容的所述第二端与所述第三电容的所述第一端接收所述低电压或为浮接,所述第二切换器根据第二开关信号选择性地让所述第一电容的所述第一端接收所述低电压或输入电压,以及所述第四切换器根据所述第二开关信号选择性地让所述第三电容的所述第二端接收所述输入电压或第一供应电压。
2.如权利要求1所述的转换电路,其特征在于,其中所述输入电压小于等于所述第一供应电压,所述信号转换器接收第二供应电压作为电源,且所述第二供应电压小于所述第一供应电压。
3.如权利要求1所述的转换电路,其特征在于,其中于第一操作期间,所述第一切换器根据所述第一开关信号让所述第一电容的所述第二端与所述第二电容的所述第一端接收所述低电压,所述第三切换器根据所述第一开关信号让所述第四电容的所述第二端与所述第三电容的所述第一端接收所述低电压,所述第二切换器根据所述第二开关信号让所述第一电容的所述第一端接收所述低电压,以及所述第四切换器根据所述第二开关信号让所述第三电容的所述第二端接收所述输入电压。
4.如权利要求3所述的转换电路,其特征在于,其中于所述第一操作期间之后的第二操作期间,所述第一切换器根据所述第一开关信号让所述第一电容的所述第二端与所述第二电容的所述第一端为浮接,所述第三切换器根据所述第一开关信号让所述第四电容的所述第二端与所述第三电容的所述第一端为浮接,所述第二切换器根据所述第二开关信号让所述第一电容的所述第一端接收所述低电压,以及所述第四切换器根据所述第二开关信号让所述第三电容的所述第二端接收所述输入电压。
5.如权利要求4所述的转换电路,其特征在于,其中于所述第二操作期间之后的第三操作期间,所述第一切换器根据所述第一开关信号让所述第一电容的所述第二端与所述第二电容的所述第一端为浮接,所述第三切换器根据所述第一开关信号让所述第四电容的所述第二端与所述第三电容的所述第一端为浮接,所述第二切换器根据所述第二开关信号让所述第一电容的所述第一端接收所述输入电压,以及所述第四切换器根据所述第二开关信号让所述第三电容的所述第二端接收所述第一供应电压。
6.如权利要求1所述的转换电路,其特征在于,其中所述第一电容的电容值与所述第三电容的电容值相同,所述第二电容的电容值所述第四电容的电容值相同,且所述第一电容的所述电容值与所述第二电容的所述电容值的总和为N倍的所述第一电容的所述电容值,其中N大于1。
7.如权利要求6所述的转换电路,其特征在于,其中所述第一端输入信号为所述输入电压的(1/N)倍,以及所述第二端输入信号为所述第一供应电压减去所述输入电压后的差值的(1/N)倍。
8.如权利要求1所述的转换电路,其特征在于,其中所述第一电容与所述第二电容的每一个为切换电容,所述切换电容包括多个并联的切换电容单元,且所述每一个切换电容单元由所述第三切换器与第五电容串联而成,其中所述每一个第五电容的电容值彼此全部相同、全部不同或部分不同。
9.一种用于将单端输入转换为差动输入的转换电路,适用于信号转换器,其特征在于,所述转换电路包括:
第一转换子电路,由多个切换器与多个电容组成,选择性地接收低电压或输入电压,并用于输出第一端输入信号给所述信号转换器;以及
第二转换子电路,由多个切换器与多个电容组成,通过所述低电压电连接所述第一转换子电路,选择性地接收所述输入电压或第一供应电压,并用于输出第二端输入信号给所述信号转换器;
其中于第一操作期间,通过对所述第一转换子电路与所述第二转换子电路的所述多个切换器的控制,使所述第一端输入信号与所述第二端输入信号为所述低电压;于所述第一操作期间之后的第二操作期间,通过对所述第一转换子电路与所述第二转换子电路的所述多个切换器的控制,使所述第一转换子电路的所述多个电容的电荷总量为0,以及使所述第二转换子电路的所述多个电容的电荷总量为所述输入电压与所述第二转换子电路的其中一个所述电容的电容值的乘积;以及于所述第二操作期间之后的第三操作期间,通过对所述第一转换子电路与所述第二转换子电路的所述多个切换器的控制,使所述第一转换子电路的所述多个电容的电荷量重新分配,以让所述第一端输入信号为输入信号的(1/N)倍,以及使所述第二转换子电路的所述多个电容的电荷量重新分配,以让所述第二端输入信号为所述第一供应电压减去所述输入电压后的差值的(1/N)倍。
10.一种电路系统,其特征在于,包括:
如权利要求1至9其中一项的转换电路;
所述信号转换器,电连接所述转换电路;以及
功能电路,电连接所述信号转换器。
11.如权利要求10所述的电路系统,其特征在于,其中所述功能电路为控制逻辑电路、连续逼近缓存器模拟数字转换器或积分电路。
CN202210878666.1A 2022-06-08 2022-07-25 用于将单端输入转换为差动输入的转换电路与其电路系统 Pending CN117240296A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111121332 2022-06-08
TW111121332A TWI829190B (zh) 2022-06-08 2022-06-08 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統

Publications (1)

Publication Number Publication Date
CN117240296A true CN117240296A (zh) 2023-12-15

Family

ID=89076885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210878666.1A Pending CN117240296A (zh) 2022-06-08 2022-07-25 用于将单端输入转换为差动输入的转换电路与其电路系统

Country Status (3)

Country Link
US (1) US20230403024A1 (zh)
CN (1) CN117240296A (zh)
TW (1) TWI829190B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031099B2 (en) * 2009-12-23 2011-10-04 Integrated Device Technology, Inc. Analog/digital or digital/analog conversion system having improved linearity
EP2437268B1 (en) * 2010-09-30 2013-01-02 ST-Ericsson SA Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs
TWI660592B (zh) * 2018-07-20 2019-05-21 瑞昱半導體股份有限公司 類比數位轉換器
TWI672006B (zh) * 2018-09-28 2019-09-11 新唐科技股份有限公司 連續漸近式類比數位轉換器及控制方法
TWI685210B (zh) * 2019-06-14 2020-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法

Also Published As

Publication number Publication date
TWI829190B (zh) 2024-01-11
US20230403024A1 (en) 2023-12-14
TW202349882A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN104124970B (zh) 可编程放大输入信号振幅的sar模拟数字转换器及其方法
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN102204107A (zh) 逐次逼近型ad转换电路
US7375670B1 (en) Digital-to-analog converter
US7436344B2 (en) Pipeline A/D converter
CN102771052A (zh) 源极跟随器输入缓冲器
US7852254B1 (en) 1-bit cell circuit used in a pipelined analog to digital converter
CN108494371A (zh) 一种放大器输入失调电压的自动校正电路及校正方法
US11159174B2 (en) Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
TW200805878A (en) Programmable gain amplifier
KR100801962B1 (ko) 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기
CN216625715U (zh) 浮空型动态锁存比较器和逐次逼近型模数转换器
GB2401497A (en) A wideband switched-capacitor CMOS voltage comparator for a sub-ranging ADC
CN117240296A (zh) 用于将单端输入转换为差动输入的转换电路与其电路系统
US8232904B2 (en) Folding analog-to-digital converter
US9048857B2 (en) Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit
JP2001273786A (ja) サンプル・ホールド回路
CN114978182A (zh) 模数转换器、芯片及模数转换控制方法
CN111786677B (zh) 连续近似式模拟数字转换器
CN114401008A (zh) 差分输入sar adc的开关电容电路及开关控制方法
TW201444297A (zh) 可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器(sar adc)及其方法
CN113452371B (zh) 连续逼近暂存式模拟数字转换器与相关的控制方法
US10965306B2 (en) Successive approximation register analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination