CN117223219A - 电路器件老化评估及补偿 - Google Patents

电路器件老化评估及补偿 Download PDF

Info

Publication number
CN117223219A
CN117223219A CN202280031772.4A CN202280031772A CN117223219A CN 117223219 A CN117223219 A CN 117223219A CN 202280031772 A CN202280031772 A CN 202280031772A CN 117223219 A CN117223219 A CN 117223219A
Authority
CN
China
Prior art keywords
circuit
output
coupled
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280031772.4A
Other languages
English (en)
Inventor
P·伊萨卡尼安
S·克里什纳姆尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117223219A publication Critical patent/CN117223219A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Logic Circuits (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

一方面，本公开涉及一种装置(100)，包括：一个或多个接收器(115‑1至115‑N)的组；第一副本电路(155)，为一个或多个接收器的组中的一者的至少一部分的实质副本；第一控制电路(140)，其生成选择性地耦合到第一副本电路的输入的输出信号(Vsas)；第二副本电路(160)，其为一个或多个接收器的组中的一者的至少一部分的实质副本；比较器(170)，其包括耦合到第一副本电路的第一输出(VI)的第一输入，耦合到第二副本电路的第二输出(V2)的第二输入，以及输出；以及第二控制电路(180)，包括耦合到比较器的输出(Vcomp)的输入，以及耦合到第一副本电路(155)并且(Aging CSB)耦合到一个或多个接收器的组的输出(Aging CS)。

Description

电路器件老化评估及补偿
相关申请的交叉引用
本专利申请要求于2021年6月4日提交的未决美国非临时专利申请第17/339,195号的优先权，该专利申请已转让给本申请的受让人，并且出于所有适用的目的，明确通过引用结合在本申请中(正如在下文中充分阐述的)。
技术领域
本公开的各方面总体涉及集成电路(IC)或分立电路，具体而言，涉及用于电路器件老化评估及补偿的装置和方法。
背景技术
通常，诸如场效应晶体管(FET)之类的电路器件的性能在其整个操作寿命周期不恒定。例如，当根据使用FET的操作，施加变化的栅源电压(Vgs)来操作FET一段时间时，载流子被注入FET的栅极氧化物中，并且被捕获在氧化物中。被捕获在FET氧化物中的载流子通常增大了FET的阈值Vth，因此需要更大的Vgs驱动电压，来通过FET实现的相同漏极电流。如果不校正集成电路(IC)的这种FET老化效应，则IC可能低于其规格操作，或者甚至可能无法操作。
发明内容
为了提供对这样的实现方式的基本理解，以下呈现一个或多个实现方式的简要发明内容。该发明内容不是所有预期实现方式的广泛概述，并且既不旨在标识所有实现方式的关键或重要元素，也不旨在划定任何或所有实现方式的范围。其唯一目的是以简化形式阐述一个或多个实现方式的部分概念，以便作为稍后阐述的更详细描述的序言。
本公开的一方面涉及一种装置。该装置包括：一个或多个接收器的组；第一副本电路，该第一副本电路是一个或多个接收器的组中的一者的至少一部分的实质副本；第一控制电路，生成选择性地耦合到第一副本电路的输入的输出信号；第二副本电路，该第二副本电路是一个或多个接收器的组中的一个接收器的至少一部分的实质副本；比较器，包括：输出、耦合到第一副本电路的第一输出的第一输入，以及耦合到第二副本电路的第二输出的第二输入；以及第二控制电路，包括：耦合到比较器的输出的输入，以及耦合到第一副本电路并且耦合到一个或多个接收器的组的输出。
本公开的另一方面涉及一种方法。该方法包括向接收器提供数据信号和时钟信号中的一者；在老化模式中：在向接收器提供数据信号和时钟信号中的一者的基本上同时地、向第一副本电路提供老化信号，第一副本电路是接收器的实质副本，其中老化信号以与数据信号和时钟信号中的一者使接收器工作基本上相同或更繁重地使第一副本电路工作，以及保持第二副本电路被禁用，第二副本电路是接收器的实质副本；在校准模式中：使能第二副本电路；停止向第一副本电路提供老化信号；将输入电压施加到第一副本电路和第二副本电路的输入，其中第一副本电路和第二副本电路基于输入电压分别生成第一输出电压和第二输出电压；基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差，生成补偿电压；以及基于补偿电压来校准接收器和第一副本电路。
本公开的另一方面涉及一种装置。该装置包括：用于向接收器提供数据信号和时钟信号中的一者的部件；在老化模式中：用于在向接收器提供数据信号和时钟信号中的一者的基本上同时地、向第一副本电路提供老化信号的部件，第一副本电路是接收器的实质副本，其中老化信号以与数据信号和时钟信号中的一者使接收器工作基本上相同或更繁重地使第一副本电路工作，以及用于保持第二副本电路被禁用的部件，第二副本电路是接收器的实质副本；在校准模式中：用于使能第二副本电路的部件；用于停止向第一副本电路提供老化信号的部件；用于将输入电压施加到第一副本电路和第二副本电路的输入的部件，其中第一副本电路和第二副本电路基于输入电压分别生成第一输出电压和第二输出电压；用于基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差来生成补偿电压的部件；以及用于基于第一输出电压与第二输出电压之差来校准接收器和第一副本电路的部件。
本公开的另一方面涉及汽车控制系统。该汽车控制系统包括一组汽车控制信号发射器；一组汽车控制信号接收器，经由一组传输线分别耦合到一组汽车控制信号发射器；以及老化补偿电路。老化补偿电路包括第一副本电路，该第一副本电路是一组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；第一控制电路，包括选择性地耦合到第一副本电路的输入的输出；第二副本电路，该第二副本电路是一组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；比较器，包括：耦合到第一副本电路的第一输出的第一输入，以及耦合到第二副本电路的第二输出的第二输入；第二控制电路，包括：耦合到比较器的输出的输入，以及耦合到第一副本电路和一组汽车控制信号接收器的输出。
为了实现前述和相关目的，一个或多个实现方式包括下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实现方式的某些示例性方面。然而，这些方面仅指示可采用各种实现方式的原理的各种方式中的一小部分，且描述实现方式旨在包括所有此类方面及其等同物。
附图说明
图1图示了根据本公开的一方面的包括示例性老化补偿电路的示例性装置的框图。
图2图示了根据本公开的另一方面的包括另一示例性老化补偿电路的另一示例性装置的框图。
图3图示了根据本公开的另一方面的包括又一示例性老化补偿电路的又一示例性装置的框图。
图4图示了根据本公开的另一方面的示例性老化补偿电路的示意图。
图5图示了根据本公开的另一方面的示例性老化补偿电路的一部分的示意图。
图6图示了根据本公开的另一方面的示例性老化补偿电路的另一部分的示意图。
图7图示了根据本公开的另一方面的用于补偿接收器的老化效应的示例性方法的流程图。
图8图示了根据本公开的另一方面的示例性汽车控制系统的框图。
具体实施方式
下面结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示可以实践本文所描述的概念的仅有的配置。具体描述包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了公知的结构和组件，以避免模糊这些概念。
本公开涉及目标电路(例如，接收器)的待补偿老化效应的老化副本电路，以及目标电路的未老化副本电路。在电路的操作寿命(启动)开始时，校准老化副本电路(此时未老化)和未老化副本电路，以生成基本上相同的输出电压。在电路的操作寿命期间，老化副本电路以类似于目标电路的方式操作，使得老化副本电路的老化与目标电路老化基本上相同或更强烈。未老化副本电路在电路的大部分操作寿命内被禁用，并且周期性地或以某种基于时间的方式被使能，以评估老化副本电路的老化，然后补偿老化副本电路的老化效应，接着补偿目标电路。
图1图示了根据本公开的一方面的包括示例性老化补偿电路130的示例性装置100的框图。装置100包括数据传输组件105，其可以是双倍数据速率(DDR)存储器数据传输组件或低功率DDR(LPDDR)存储器数据传输组件等。数据传输组件105包括一个或多个发射器(Tx)110-1至110-N的组，一个或多个接收器(Rx)115-1至115-N的组，以及将一个或多个发射器110-1至110-N的组耦合到一个或多个接收器115-1至115-N的组的一个或多个传输介质120-1至120-N的组。
这些发射器110-1至110-N中的每一者可以被配置为经由相应的传输介质120-1至120-N向相应的接收器115-1至115-N发射数据信号DQ或时钟(CLK)。通常，发射器中的一个发射器(例如，110-N)被配置为发射时钟(CLK)，而其余发射器(例如，110-1至110-N-1)分别被配置为发射数据信号DQ1至DQN-1。如图所示，该组发射器110-1至110-N被配置为经由该组传输介质120-1至120-N向该组接收器115-1至115-N发射数据信号DQ1至DQN-1和时钟(CLK)。各传输介质可以被配置为印刷电路板(PCB)上的一个或多个金属化线或迹线，例如各发射器-接收器对的差分传输线对。
老化补偿电路130包括老化控制电路140、电压发生器145、第一多路复用器150、老化副本电路155、未老化副本电路160(例如，其可以被称为“黄金参考”)、第二多路复用器165、比较器170和校准控制电路180。老化补偿电路130还可以包括控制器190，控制器190被配置为生成模式信号，以控制老化补偿电路130的操作模式。正如本文进一步详细描述的，操作模式可以包括启动模式、老化模式和校准模式。
老化控制电路140被配置为生成模拟老化信号或电压VSAS，以与数据信号DQ1或时钟信号(CLK)使目标电路(例如该组接收器115-1至115-N中的任意一者)操作或工作基本上相同或更繁重地使老化副本电路155操作或工作。在该示例中，接收器使能信号VEN_RX被耦合到该组接收器115-1到115-N以及老化控制电路140。当接收器使能信号VEN RX被断言时，该组接收器115-1到115-N经由该组传输介质120-1到120-N从该组发射器110-1到110-N接收数据信号DQ1到DQN-1和时钟信号。当接收器使能信号VEN_RX未被断言时，没有数据或时钟信号在发射器110-1至110-N和接收器115-1至115-N之间发射。
类似地，当接收器使能信号VEN_RX被断言时，老化控制电路140操作，以生成模拟老化信号或电压VSAS，从而以与数据信号DQ1至DQN-1和时钟信号(CLK)使该组接收器115-1至115-N操作或工作基本上相同或更繁重地使老化副本电路155操作或工作。当接收器使能信号VEN_RX未被断言时，老化控制电路140可被禁用(例如，不生成VSAS)以节省功率。
老化控制电路140包括耦合到多路复用器150的第一输入的输出。电压发生器145包括经由相关联的或集成的单刀双掷(SPDT)开关146耦合到多路复用器150的第二输入的至少一个输出。多路复用器150包括选择输入，其被配置为接收由控制器190生成的模式信号。多路复用器150包括耦合到老化副本电路155的第一输入的输出。作为示例，如果模式信号指示老化模式，则多路复用器150将模拟老化信号或电压VSAS传递到老化副本电路155的第一输入。如果模式信号指示启动或校准模式，则多路复用器150将经由SPDT 146从电压发生器145接收的电压VIN传递到老化副本电路155的第一输入。作为示例，在老化副本电路155(以及该组接收器115-1至115-N)被配置为差分电路的情况下，电压VIN可以是共模电压VCM。
可选地，可以存在禁用老化副本电路155以便节省功率的操作模式；在该情况下，电压发生器145可以被配置为生成禁用电压VDSB。在该模式中，多路复用器150经由SPDT 146从电压发生器145接收禁用电压VDSB，并且将禁用电压VDSB传递到老化副本电路155的第一输入，其有效地禁用老化副本电路155。应当理解的是，电压发生器145可以生成包括下电压轨电位Vss的其它电压，其可以被配置为其它操作或应用的接地电位。
老化副本电路155可以是该组接收器115-1至115-N中的一者的至少一部分的实质副本。例如，该组接收器115-1至115-N可以分别包括前置放大器级、均衡器、时钟和数据恢复(CDR)电路、解串器等。老化副本电路155可以是前置放大器级而非接收器的其它组件的实质副本。此外，老化副本电路155不需要是前放大级的精确副本，而是可以包括更多的(一个或多个)组件或更少的(一个或多个)组件，这基本上不影响接收器115-1至115-N与老化副本电路155之间的类似老化效应。备选地或附加地，老化副本电路155可以是该组接收器115-1至115-N中的一者的至少一部分的更小规模版本(例如，使用10x(或其它比率)的更小尺寸的晶体管)。如图所示，老化副本电路155包括用以接收老化控制信号(AGING CS)的第二输入和被配置为产生第一输出电压V1(例如，直流(DC)电压)的输出。
第二多路复用器165包括也可以耦合到电压发生器145的第一输入和第二输入。例如，第二多路复用器165的第一输入可以被配置为接收来自电压发生器145的禁用信号VDSB。类似地，第二多路复用器165的第二输入可以被配置为接收来自电压发生器145的电压VIN。第二多路复用器165附加地包括选择输入，其被配置为接收由控制器190生成的模式信号。另外，第二多路复用器165包括耦合到未老化副本电路160的输出。
与老化副本电路155类似，未老化副本电路160可以是该组接收器115-1至115-N中的一者的至少一部分的实质副本。例如，未老化副本电路160可以是该组接收器115-1至115-N中的一者的前放大级而非接收器的其他组件(例如，均衡器、CDR、解串器等)的实质副本。另外，未老化副本电路160也无需是前放大级的精确副本，而是可以包括更多的(一个或多个)组件或更少的(一个或多个)组件。正如所描述的，未老化副本电路160可以是该组接收器115-1至115-N中的一者的至少一部分的更小规模版本(例如，使用10x(或其它比率)的更小尺寸的晶体管)。例如，未老化副本电路160可以是老化副本电路155的实质副本。如图所示，未老化副本电路160包括输出，其被配置为产生第二输出电压V2(例如，DC电压)。
比较器170包括分别耦合到老化副本电路155和未老化副本电路160的输出的第一输入和第二输入。因此，比较器170被配置为在其第一输入和第二输入处分别接收第一输出电压V1和第二输出电压V2。比较器170包括输出，其被配置为基于第一输出电压V1与第二输出电压V2之差来生成补偿电压VCOMP。
校准控制电路180包括耦合到比较器170的输出的第一输入。因此，校准控制电路180的第一输入被配置为接收补偿电压VCOMP。校准控制电路180包括第二输入，其被配置为接收由控制器190生成的模式信号，以及第一输出，其被配置为生成老化控制信号(AGINGCS)。校准控制电路180的第一输出被耦合到老化副本电路155的第二输入。校准控制电路180还包括第二输出，其被配置为生成广播老化控制信号(AGING CSB)。第二输出分别耦合到该组接收器115-1至115-N的输入。
在启动时，该组接收器115-1至115-N、老化副本电路155和未老化副本电路160不进行老化，或者可以进行由于测试或其他初步操作导致的可忽略的老化。在启动时，老化副本电路155被校准，以生成基本上等于由未老化副本电路160生成的第二输出电压V2的第一输出电压V1。
在该情况下，控制器190将操作模式设置为启动模式。在该模式中，第一多路复用器150和第二多路复用器165分别将电压VIN传递到老化副本电路155及未老化副本电路160的输入。作为响应，老化副本电路155和未老化副本电路160基于输入电压VIN生成第一输出电压V1和第二输出电压V2。比较器170基于第一输出电压V1与第二输出电压V2之差生成补偿电压VCOMP。校准控制电路180基于补偿电压VCOMP(例如，VCOMP＝0伏(V))生成老化控制信号(AGING CS)，以调整老化副本电路155，使得其输出基本上等于第二输出电压V2的第一输出电压V1。由于老化副本电路155和未老化副本电路160两者在启动时基本上未老化，因此第一输出电压V1和第二输出电压V2的大小相等指示这些电路处于相同的老化水平。
在启动模式之后，老化补偿电路130在老化模式下操作。在该模式中，第一多路复用器150和第二多路复用器165将电压VSAS和VDSB分别传递到老化副本电路155和未老化副本电路160的输入。传递到未老化副本电路160的禁用电压VDSB有效地禁用了未老化副本电路160。这样做使得在老化模式中，未老化副本电路160不发生老化，以将未老化副本电路160的老化维持到最小或极低。被传递到老化副本电路155的模拟老化信号或电压VSAS以与数据信号DQ1到DQN-1和时钟信号(CLK)使对应的一组接收器115-1至115-N工作或操作基本上相同或更繁重地使老化副本电路155工作或操作。因此，当接收器使能信号VEN_RX被断言时，接收器115-1至115-N正由其接收的信号工作或操作；响应于被断言的使能信号VEN_RX，老化控制电路140通过模拟老化信号VSAS使老化副本电路155工作或操作。
老化补偿电路130在校准模式(例如，由控制器190生成的模式信号指示的校准模式)中周期性地或以某种基于时间的方式操作。在校准模式中，基于第一输出电压V1的变化，来评估老化副本电路155的老化效应。例如，对于老化副本电路155的特定实现方式，第一输出电压V1具有随着老化而减小的趋势。然后，比较器170生成基于第一输出电压V1与第二输出电压V2之差的补偿电压VCOMP，以指示老化副本电路155的老化。然后，校准控制电路180生成或调整老化控制信号(AGING CS)，以使第一输出电压V1与第二输出电压V2基本相等。因此，在该情况下，老化副本电路155已经补偿了老化。然后，各校准周期的最终的老化控制信号(AGING CS)被广播(AGING CSB)到该组接收器115-1至115-N，以便补偿接收器的老化。
更详细地，在校准模式中，第一多路复用器150和第二多路复用器165分别将电压VIN传递到老化副本电路155和未老化副本电路160的输入。因此，在校准模式中，老化控制电路140与老化副本电路155解耦。因此老化副本电路155停止接收模拟老化信号VSAS。另外，在校准模式中，禁用电压VDSB未耦合到未老化副本电路160；相反，VIN被施加到未老化副本电路160。响应于接收到输入电压VIN，老化副本电路155和未老化副本电路160基于输入电压VIN生成第一输出电压V1和第二输出电压V2。比较器170基于第一输出电压V1与第二输出电压V2之差生成补偿电压VCOMP。校准控制电路180调整老化控制信号(AGING CS)，以使老化副本电路155生成第一输出电压V1，因此第一输出电压基本上等于第二输出电压V2。响应于V1和V2基本上相等，校准控制电路180向该组接收器115-1至115-N广播各校准周期的最终老化信号(AGING CSB)，以便补偿接收器的老化。
校准周期的频率可以基于与数据传输组件105的使用相关的度量或函数。如果数据传输组件105的使用频率相对较高，则校准周期的频率也应相对较高。相反，如果数据传输组件105的使用频率相对较低，则校准周期的频率也应相对较低。作为示例，如果装置100用于汽车应用，则与数据传输组件105用于蜂窝电话应用的情况相比，数据传输组件105的使用频率可能更高。当在校准周期期间启动未老化副本电路160时，校准周期的频率应当被保持得足够低，以便不显著老化未老化副本电路160。
图2图示了根据本公开的另一方面的包括另一示例性老化补偿电路230的另一示例性装置200的框图。装置200是装置100的更具体实现方式的示例，原因在于装置100的老化控制电路140可以被配置为诸如压控振荡器(VCO)的振荡器。与装置100相同或共同的装置200的元件用相同的附图标记表示，除了其最高有效位(MSD)是“2”而不是“1”。已经参考装置100描述了这些共同元件的细节。
正如所描述的，装置100的老化控制电路140可以被实现为装置200中的振荡器或VCO 240。因此，VCO 240被配置为生成模拟老化信号或电压VSAS作为振荡信号，其也可以基本上是周期性的振荡信号。振荡信号VSAS的频率可以与数据信号DQ1到DQN-1的数据速率或提供到该组接收器215-1到215-N的时钟信号(CLK)的频率一致。例如，振荡信号VSAS的频率可以在数据信号DQ1至DQN-1的数据速率或时钟信号(CLK)的频率的预期或指定范围内。根据另一实施例，振荡信号VSAS的频率可以位于高侧或比数据信号DQ1至DQN-1的数据速率或时钟信号(CLK)的频率的预期或指定范围高。这可能是因为评估该组接收器215-1至215-N的老化高于接收器的实际老化可能更有益。
因此，在老化模式中，当接收器使得信号VEN_RX能够被断言(指示接收器215-1至215-N正在接收数据信号DQ1至DQN-1和时钟信号(CLK))时，VCO 240生成振荡老化信号VSAS，该振荡老化信号由多路复用器250传递到老化副本电路255。因此，振荡老化信号VSAS以与数据信号DQ1到DQN-1和时钟信号(CLK)使该组接收器215-1到215-N工作或操作基本上相同或更繁重地使老化副本电路255工作或操作。当接收器使能信号VEN_RX未被断言(指示接收器215-1至215-N未在接收数据信号DQ1至DQN-1和时钟信号(CLK))时，VCO 240被去断言的接收器使能信号VEN_RX禁用。
图3图示了根据本公开的另一方面的包括另一示例性老化补偿电路330的另一示例性装置300的框图。类似地，装置300是装置100的更具体实现方式的示例，原因在于装置100的老化控制电路140可以耦合到该组接收器中的一个接收器的输出，使得模拟老化信号VSAS是基于由此接收器接收的数据信号或时钟信号的模拟老化信号。装置300的与装置100相同或共同的元件用相同的附图标记表示，除了其MSD是“3”而不是“1”。已经参考装置100描述了这些共同元件的细节。
在装置300中，老化控制电路340可以被实现为电压电平移位器或电流模式逻辑(CML)电路。在该示例中，电压电平移位器或CML电路340是差分的，但也可以是单端的。电压电平移位器或CML电路340包括耦合到该组接收器中的一个接收器(例如接收器315-1)的差分输出的差分输入。如上所述，电压电平移位器或CML电路340的差分输入可以耦合到接收器315-1的第一放大级的差分输出，原因在于接收器315-1可以包括附加级，诸如均衡器、CDR、解串器等。然后，电压电平移位器或CML电路340从接收器315-1的差分输出(OUT-1)接收差分数据信号DQ1或时钟信号(CLK)，电压电平移位差分信号，以生成处于适合老化副本电路355的输入的电压电平的模拟老化信号或电压VSAS。由于模拟老化信号VSAS是基于数据信号DQ1或时钟信号(CLK)的模拟老化信号，因此其可以与数据信号DQ1或时钟信号(CLK)使接收器315-1工作或操作基本上相同地使老化副本电路355工作或操作。
因此，在老化模式中，当接收器315-1接收到数据信号DQ1或时钟信号(CLK)时，电压电平移位器或CML 340生成模拟老化信号VSAS。模拟老化信号VSAS由多路复用器350传递到老化副本电路355。因此，模拟老化信号VSAS以与数据信号DQ1或时钟信号(CLK)使接收器315-1工作或操作基本上相同地使老化副本电路355工作或操作。当接收器315-1没有正在接收数据信号DQ1或时钟信号(CLK)时，电压电平移位器或CML 340被有效地禁用，因为其没有正在生成模拟老化信号VSAS。
图4图示了根据本公开的另一方面的示例性老化补偿电路400的示意图。老化补偿电路400可以是上述老化补偿电路230的更详细实现方式的示例。
具体地，老化补偿电路400包括校准控制电路410、压控振荡器(VCO)420、第一多路复用器430、老化副本电路440、未老化副本电路450、比较器460和控制器490。从VCO 420开始，其包括一组级联的差分缓冲器或反相器422-1至422-4。在该示例中，VCO 420包括四(4)个缓冲器或反相器422-1至422-4。然而，应当理解的是，VCO 420可以包括不同数量的级联差分缓冲器或反相器。出于反馈振荡的目的，最后一个缓冲器或反相器422-4包括交叉耦合到第一缓冲器或反相器422-1的互补输入的互补输出。如上所述，VCO 420被配置为接收接收器使能信号VEN_RX，以在使能该组接收器215-1到215-N以接收数据信号DQ1到DQN-1和时钟信号(CLK)时使能VCO 420，以生成差分模拟老化信号或电压VSAS；否则如上所述，VCO 420被禁用。
第一多路复用器430包括一对三态缓冲器432和434以及一对开关器件SW1至SW2(其可以被配置为场效应晶体管(FET))。三态缓冲器432和434包括耦合到VCO 420的最后一个缓冲器或反相器422-4的差分输出的输入(也是第一缓冲器或反相器422-1的差分输入)。开关器件SW1和SW2耦合在电压发生器(例如，电压发生器245)和三态缓冲器432和434的输出之间。为了实现灵活性，电压发生器可以向开关器件SW1和SW2施加单独的或相同的电压，例如不同的共模电压VCMA和VCMB、禁用电压VDSB(其可以处于Vdd电位、FET M1和M2的源极处的VCSA电位、Vss或地。
三态缓冲器432和434以及开关器件SW1和SW2包括被配置为接收由控制器490生成的模式信号的控制输入。例如，如果模式信号指示启动模式或校准模式，则三态缓冲器432和434是三态的，开关器件SW1和SW2处于其闭合状态。如果模式信号指示老化模式，则三态缓冲器432和434将差分模拟老化信号VSAS传递到老化副本电路440，开关器件SW1和SW2处于其断开状态。
如所讨论的，老化副本电路440可以是接收器215-1至215-N中的任意一者的至少一部分(例如每个接收器的前端差分放大级)的实质副本。作为示例，老化副本电路440包括可变电流源442，输入差分FET对M1和M2(例如，分别被实现为p沟道金属氧化物半导体FET(PMOS FET))，以及一对输出电阻器R1和R2。在差分实现方式的负侧，电流源442、FET M1和电阻器R1串联耦合在上电压轨Vdd和下电压轨Vss(例如，地)之间。在差分实现方式的正侧，电流源442、FET M2和电阻器R2串联耦合在上电压轨Vdd和下电压轨Vss(例如，地)之间。FETM1和FET M2包括分别耦合到三态缓冲器432和434的输出的栅极。
另外，正如所描述的，未老化副本电路450可以是接收器215-1至215-N中的任意一者的至少一部分(例如每个接收器的前端差分放大级)的实质副本。例如，未老化副本电路450包括可变电流源452，输入差分FET对M3和M4(例如，分别实现为PMOS FET)，以及一对输出电阻器R3和R4。在差分实现方式的负侧，电流源452、FET M3和电阻器R3串联耦合在上电压轨Vdd和下电压轨Vss(例如，地)之间。在差分实现方式的正侧，电流源452、FET M4和电阻器R4串联耦合在上电压轨Vdd和下电压轨Vss(例如，地)之间。FET M3和M4包括分别耦合到多路复用器454和456的输出的栅极。
参考老化补偿电路230，多路复用器454和456可以对应多路复用器265(并且在该实施例中，多路复用器454和456被图示为未老化副本电路450的一部分)。多路复用器454和456分别位于差分实现方式的负侧和正侧，并且包括被配置为接收禁用电压VDSB的相应第一输入，以及被配置为接收共模电压VCM的相应第二输入。如上所述，禁用电压VDSB通过在其被施加到FET M3和M4的栅极时关断FET M3和M4，来禁用未老化副本电路450。由于FET M3和M4是PMOS FET，所以禁用电压VDSB可以处于Vdd电位或FET M3和M4的源极处的VCSB电位(使得栅源电压VGS基本上为零或小于FET M3和M4的阈值电压)。可选地，当要禁用未老化副本电路450时，开关器件可以被实现为将FET M3和M4的栅极和源极短接在一起。多路复用器454和456包括选择输入，其被配置为接收由控制器490生成的模式信号。
对于如本文中进一步描述的启动模式期间的精细分辨率偏移消除，未老化副本电路450包括耦合在上电压轨Vdd和未老化副本电路450的PMOS FET M3的漏极与输出电阻器R3(例如，负输出)之间的节点之间的第一可变电流源458。附加地，未老化副本电路450包括耦合在上电压轨Vdd和未老化副本电路450的PMOS FET M4的漏极与输出电阻器R4(例如，正输出)之间的节点之间的第二可变电流源452。
比较器460包括第一多路复用器462、第二多路复用器464和差分放大器466。第一多路复用器462包括耦合到老化副本电路440的负输出的第一输入。第一多路复用器462包括耦合到未老化副本电路450的正输出的第二输入。第二多路复用器464包括耦合到未老化副本电路450的负输出的第一输入。第二多路复用器464包括耦合到老化副本电路440的正输出的第二输入。第一多路复用器462和第二多路复用器464包括选择输入，其被配置为接收由控制器490生成的选择信号SEL。
差分放大器466包括耦合到第一多路复用器462的输出的第一输入(例如，负输入)，耦合到第二多路复用器464的输出的第二输入(例如，正输入)，以及被配置为生成补偿电压VCOMP的输出。正如本文进一步描述的，补偿电压VCOMP可以基于以下各项之间的差值：(1)未老化副本电路450的负输出电压V2-和老化副本电路440的负输出电压V1-(如果选择信号SEL选择多路复用器462和464的相应第一输入)(例如，SEL＝0；VCOMP＝V2--V1-)；或(2)老化副本电路440的正输出电压V1+和未老化副本电路450的正输出电压V2+(如果选择信号SEL选择多路复用器462和464的相应第二输入)(例如，SEL＝1；VCOMP＝V1+-V2+)。在这两种情况下，补偿电压VCOMP提供对老化副本电路440的老化的指示，以及通过扩展，提供该组接收器215-1到215-N的老化的指示。
校准控制电路410包括数字编码器412、第一控制电路414、第二控制电路418和第三控制电路416。数字编码器412可以被实现为温度计编码器或模数转换器(ADC)。数字编码器412包括耦合到比较器460的输出，并且被配置为从其中接收补偿电压VCOMP的输入。数字编码器412被配置为基于补偿电压VCOMP生成数字代码。数字编码器412包括输出，在该输出处产生数字代码，该输出耦合到第一控制电路414、第二控制电路418和第三控制电路416的输入以及控制器490的输入。
正如本文进一步详细描述的，第一控制电路414被配置为基于代码生成第一电流源控制信号或电压VCS1。第一电流源控制信号或电压VCS1是上述老化控制信号AGING CS的示例。第一控制电路414还被配置为生成用于该组接收器215-1至215-N的广播老化控制信号(AGING CSB)。因此，第一控制电路414包括第一输出，在该第一输出处产生控制电压VCS1，该第一输出耦合到老化副本电路440的可变电流源442的控制输入。第一控制电路414包括第二输出，在该第二输出处产生广播控制信号AGING CSB，该第二输出分别耦合到该组接收器215-1至215-N的对应可变电流源的控制输入。
第二控制电路418被配置为基于代码生成第二电流源控制信号或电压VCS2。第二控制电路418包括输出，在该输出处产生控制电压VCS2，该输出耦合到未老化副本电路450的可变电流源452的控制输入。第三控制电路416被配置为基于代码生成电流控制信号或电压VCS3和VCS4。第三控制电路416包括输出，在该输出处分别产生控制电压VCS3和VCS4，该输出耦合到未老化副本电路450的电流源458和460的控制输入。
老化补偿电路400的操作如下：在启动期间，老化副本电路440和未老化副本电路450实际上未老化或处于基本上相同的老化水平。因此，补偿电压VCOMP应当为0V，以指示老化副本电路440和未老化副本电路450处于基本上相同的老化水平。但是，由于工艺变化，补偿电压VCOMP可能不是0V。因此，在启动期间，老化副本电路440和未老化副本电路450被校准，使得基于V2--V1-和/或V1+-V2+的补偿电压VCOMP基本上等于0V。
例如，控制器490将模式信号设置为启动模式。响应于启动模式信号，三态缓冲器432和434被三态化，并且开关器件SW1和SW2处于闭合状态。电压调节器245可以分别经由闭合的开关器件SW1和SW2向PMOS FET M1和M2的栅极提供共模电压VCMA。电压调节器245还可向未老化副本电路450的多路复用器454和456的第二输入提供共模电压VCMA。响应于指示启动模式的模式信号，多路复用器454和456将共模电压VCMA分别传递到PMOS FET M3和M4的栅极。
控制器490可首先经由选择信号SEL＝0选择V2--V1-，以校准老化副本电路440和未老化副本电路450。最初，补偿电压VCOMP可能不处于0V，这意味着老化副本电路440和未老化副本电路450还未被校准。数字编码器412基于补偿电压VCOMP生成代码。控制电路414、418和416分别调整电流控制电压VCS1、VCS2和VCS3，以调整由电流源442、452和458生成的电流，直到代码指示补偿电压VCOMP基本上处于0V。
然后，控制器490可以经由选择信号SEL＝1来选择V1+-V2+。最初，基于V1+-V2+的补偿电压VCOMP可能不处于0V，这意味着老化副本电路440和未老化副本电路450未被完全校准。数字编码器412基于补偿电压VCOMP生成代码。控制电路416调节电流控制电压VCS4，以调节由电流源460生成的电流，直到代码指示补偿电压VCOMP基本上处于0V。在启动校准之后，由于可以在启动时校准未老化副本电路450一次，因此控制电路418和416保持电流控制电压VCS2-VCS4基本上恒定。
然后，控制器490将模式信号设置为老化模式。响应于老化模式，三态缓冲器432和434不被三态化，开关器件SW1和SW2处于断开状态。当VCO 420由被断言的接收器使能信号VEN_RX使能时，三态缓冲器432和434将差分模拟老化信号VSAS传递到老化副本电路440的PMOS FET M1和M2的栅极。因此，老化副本电路440以与该组接收器215-1至215-N基本上相同或更强烈的方式老化。
通过多路复用器454和456将禁用电压VDSB传递到PMOS FET M3和M4的栅极，以关断这些装置而有效地禁用老化模式中的未老化副本电路450。另外，响应于老化模式，控制电路418可以配置电流控制电压VCS2，以关断可变电流源452。控制电路416还可以配置电流控制电压VCS3和VCS4，以分别关断可变电流源458和460。这样做是为了在老化模式中有效地保持未老化副本电路450未被老化。该模式占据了与老化补偿电路400的操作有关的大部分时间。此外，在老化模式中，比较器460被有效地禁用。校准控制电路410的控制电路414基于在前一校准周期期间确定的最终代码，将用于老化副本电路440的可变电流源442和广播老化补偿信号(AGING CSB)的电流控制电压VCS1保持基本上恒定。
正如所描述的，控制器490周期性或其他基于时间的方式，设置模式信号以指示校准模式。随着未老化副本电路440和该组接收器215-1至215-N在老化模式中被老化，针对相同栅源电压VGS的PMOS FET M1和M2以及接收器215-1至215-N中的对应PMOS FET的导电性降低。因此，差分输出电压V1+和V1-倾向于随着老化而降低。因此，在校准模式中，老化补偿电路400调整差分输出电压V1+和V1-，使之与未老化副本电路450的差分输出电压V2+和V2-基本上相等。
因此，响应于校准模式，三态缓冲器432和434被三态化，开关器件SW1和SW2处于闭合状态。电压调节器245可以经由闭合的开关器件SW1和SW2向PMOS FET M1和M2的栅极分别提供共模电压VCMA。电压调节器245还可向未老化副本电路450的多路复用器454和456的第二输入提供共模电压VCMA。响应于指示校准模式的模式信号，多路复用器454和456将共模电压VCMA分别传递到PMOS FET M3和M4的栅极。另外，响应于校准模式，控制电路418和416根据在启动模式期间最终确定的代码生成电流控制电压VCS2-VCS4。
控制器490可经由选择信号SEL＝0选择V2--V1-，以校准老化副本电路440和未老化副本电路450。在老化的作用下，补偿电压VCOMP可能不再基本上处于0V，这意味着与未老化的副本电路450相比，老化副本电路440已经老化。数字编码器412基于补偿电压VCOMP生成代码。控制电路414调节电流控制电压VCS1，以调节由可变电流源442生成的电流，直到代码指示补偿电压VCOMP基本上处于0V。控制器490可以可选地经由选择信号SEL＝1选择V1+-V2+，以确定V2--V1-的校准是否也导致V1+-V2+基本上处于0V。应当理解的是，控制器490可以经由选择信号SEL＝1选择V1+-V2+作为其校准的基础，然后可选地经由选择信号SEL＝0选择V2--V1-，以确定校准是否也导致V2--V1-基本上处于0V。控制电路414随后基于在该校准周期期间到达的最终代码来广播用于该组接收器215-1至215-N的老化补偿信号(AGING CSB)。一旦校准周期完成，控制器490就在老化模式中配置老化补偿电路400。
图5图示了根据本公开的另一方面的示例性老化补偿电路500的一部分的示意图。老化补偿电路500可包括偏移电压消除电路570，其被配置为基本上移除由老化副本电路540生成的输出电压V1+和V1-之间的任何偏移。偏移电压消除电路570可以基于与可由上述未老化副本电路450的电流源458和460实现的偏移电压消除电路相比更粗(更低)的分辨率来执行偏移电压消除。作为示例，粗略偏移消除电路570可以消除V1+和V1-之间的大约6.5毫伏(mV)的偏移电压；而可由未老化副本电路450的电流源458和460实现的精细偏移电压消除可消除V2+和V2-之间的大约为1.25mV的偏移电压。
更具体地，老化补偿电路500包括上述老化副本电路540，其包括可变电流源542、一对输入差分PMOS FET M1和M2和差分输出电阻器R1和R2。对于偏移校准，共模电压VCM可以施加到差分FET对M1和M2的栅极。
粗略偏移消除电路570包括可变电流源572、输入差分PMOS FET对M5和M6、第一多路复用器574、第二多路复用器576、偏移控制电路580和数字编码器590。在负侧，电流源572和PMOS FET M5串联耦合在上电压轨Vdd和老化副本电路540的PMOS FET M1的漏极与输出电阻器R1(负输出)之间的节点之间。在正侧，电流源572和PMOS FET M6串联耦合在上电压轨Vdd和老化副本电路540的PMOS FET M2的漏极与输出电阻器R2(正输出)之间的节点之间。
第一多路复用器574包括第一输入和第二输入，分别被配置为接收禁用电压VDSB(例如，Vdd或VCSO)和共模电压VCM。第一多路复用器574包括选择输入，被配置为接收由偏移控制电路580生成的选择信号SELA，以及耦合到PMOS FET M5的栅极的输出。类似地，第二多路复用器576包括第一输入和第二输入，分别被配置为接收禁用电压VDSB和共模电压VCM；选择输入，被配置为接收由偏移控制电路580生成的选择信号SELB；以及耦合到PMOS FET M6的栅极的输出。同时，偏移控制电路580被配置为接收由数字编码器590生成的偏移代码(其可基于电压V1+与V1-之差)，并且基于偏移代码生成用于可变电流源572的电流控制信号或代码DCS5。
偏移消除工作如下：偏移控制电路580从数字编码器590接收偏移代码，并确定电压V1+和V1-之间是否存在偏移。如果偏移为正(意味着V1+>V1-)(如偏移代码所指示的)，则偏移控制电路580将选择信号SELA设置为传递共模电压VCM，以导通PMOS FET M5，并且将选择信号SELB设置为传递禁用电压VDSB，以关断PMOS FET M6。然后，偏移控制电路580生成电流控制代码DCS5，以增大由电流源572生成的电流，从而产生流经电阻器R1的附加电流。因此增大V1-，直到其基本上等于V1+，如偏移代码所指示的。如果偏移为负(意味着V1+<V1-)(如偏移代码所指示的)，则偏移控制电路580分别将选择信号SELA设置为传递禁用电压VDSB，以关断PMOS FET M5，并将选择信号SELB设置为传递共模电压VCM，以导通PMOS FET M6。然后，偏移控制电路580生成电流控制代码DCS5，以增大由电流源572生成的电流，从而产生流经电阻器R2的附加电流。由此增大V1+，直到其基本上等于V1-，如偏移代码所示。
图6图示了根据本公开的另一方面的示例性老化补偿电路600的一部分的示意图。老化补偿电路600可以包括偏移电压消除电路670，其被配置为基本上移除由老化副本电路650生成的输出电压V2+和V2-之间的任何偏移。偏移电压消除电路670可以基于与可由未老化副本电路650的电流源658和660实现的偏移电压消除电路相比更粗(更低)的分辨率来执行偏移电压消除。作为示例，粗略偏移消除电路670可以消除V2+和V2-之间的大约6.5毫伏(mV)的偏移电压；而可由未老化副本电路650的电流源658和660实现的精细偏移电压消除可消除V2+和V2-之间的大约为1.25mV的偏移电压。
更具体地，老化补偿电路600包括上述老化副本电路650，其包括可变电流源652，输入差分PMOS对FET M3和M4，差分输出电阻器R3和R4和包括可变电流源658和660的精细偏移电压校准电路。对于粗略偏移校准，共模电压VCM可以施加到一对差分FET M3和M4的栅极。
粗略偏移消除电路670包括可变电流源672、一对输入差分PMOS FET M7和M8、第一多路复用器674、第二多路复用器676、偏移控制电路680和数字编码器690。在负侧，电流源672和PMOS FET M7串联耦合在上电压轨Vdd和老化副本电路650的PMOS FET M3的漏极与输出电阻器R3(负输出)之间的节点之间。在正侧，电流源672和PMOS FET M8串联耦合在上电压轨Vdd和老化副本电路650的PMOS FET M4的漏极与输出电阻器R4(正输出)之间的节点之间。
第一多路复用器674包括第一输入和第二输入，其分别被配置为接收禁用电压VDSB(例如，Vdd或VCSO)和共模电压VCM。第一多路复用器674包括选择输入，其被配置为接收由偏移控制电路680生成的选择信号SELC，以及耦合到PMOS FET M7的栅极的输出。类似地，第二多路复用器676包括第一输入和第二输入，其分别被配置为接收禁用电压VDSB和共模电压VCM；选择输入，被配置为接收由偏移控制电路680生成的选择信号SELD；以及耦合到PMOSFET M8的栅极的输出。附加地，偏移控制电路680被配置为接收由数字编码器690生成的偏移代码(其可基于电压V2+与V2-之差)，并且基于偏移代码生成用于可变电流源672的电流控制信号或代码DCS6。
偏移消除操作如下：偏移控制电路680从数字编码器690接收偏移代码，并确定电压V2+和V2-之间是否存在偏移。如果偏移为正(意味着V2+>V2-)(如偏移代码所指示的)，则偏移控制电路680将选择信号SELC设置为传递共模电压VCM，以导通PMOS FET M7，并且将选择信号SELD设置为传递禁用电压VDSB，以关断PMOS FET M8。然后，偏移控制电路680生成电流控制代码DCS6，以增大由电流源672生成的电流，从而产生流经电阻器R3的附加电流。由此增大V2-直到其基本上等于V2+，如偏移代码所示。如果偏移为负(意味着V2+<V2-)(如偏移代码所指示的)，则偏移控制电路680将选择信号SELC设置为传递禁用电压VDSB，以关断PMOS FETM7，并将选择信号SELD设置为传递共模电压VCM，以导通PMOS FET M8。然后，偏移控制电路680生成电流控制代码DCS6，以增大由电流源672生成的电流，从而产生流经电阻器R4的附加电流。由此增大V2+，直到其基本上等于V2-，如偏移代码所示。
图7图示了根据本公开的另一方面的用于补偿接收器的老化效应的示例性方法700的流程图。方法700包括向接收器提供数据信号和时钟信号中的一者(框710)。用于向接收器提供数据信号和时钟信号中的一者的部件的示例包括本文所描述的发射器和传输介质中的任意一者。
方法700还包括在老化模式(框720)中，在向接收器提供数据信号和时钟信号中的一者的基本上同时地，向第一副本电路提供老化信号，第一副本电路是接收器的实质副本，其中老化信号以与数据信号和时钟信号中的一者工作接收器基本上相同或更繁重地工作第一副本电路(子框720A)。用于在向接收器提供数据信号和时钟信号中的一者的基本上同时地，向第一副本电路提供老化信号的部件的示例包括老化控制电路140、VCO 240和电压电平移位器或CML340。同时，方法700包括保持第二副本电路被禁用，第二副本电路是接收器的实质副本(子框720B)。用于保持第二副本电路被禁用的部件的示例包括将禁用电压VDSB施加到任意一个未老化副本电路的电压发生器和多路复用器中的任意一者。
方法700还包括，在校准模式中(框730)：使能第二副本电路(子框730A)。用于使能第二副本电路的部件的示例包括将共模电压施加到任意一个未老化副本电路中的电压发生器和多路复用器中的任意一者。方法700还包括停止向第一副本电路提供老化信号(子框730B)。用于停止向第一副本电路提供老化信号的部件的示例包括多路复用器150、250和350及三态缓冲器432和434。此外，方法700包括将输入电压施加到第一副本电路和第二副本电路的输入，其中第一副本电路和第二副本电路基于输入电压分别生成第一输出电压和第二输出电压(子框730C)。用于将输入电压施加到第一副本电路和第二副本电路的输入的部件的示例包括电压发生器和多路复用器中的任意一者，其将共模电压VCM分别路由到老化副本电路和未老化副本电路中的任意一者。
同时，方法700包括基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差来生成补偿电压的部件(子框730D)。用于基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差来生成补偿电压的部件的示例包括本文所描述的比较器中的任意一者。方法700还包括基于补偿电压来校准接收器和第一副本电路(子框730E)。用于基于补偿电压来校准接收器和第一副本电路的部件的示例包括本文所描述的校准控制电路中的任意一者。
方法700还包括在启动模式中，将输入电压施加到第一副本电路和第二副本电路的输入，其中第一副本电路和第二副本电路基于输入电压分别生成第三输出电压和第四输出电压。用于将输入电压施加到第一副本电路和第二副本电路的部件的示例包括将共模电压施加到任意一个未老化副本电路的电压发生器和多路复用器中的任意一者。方法700可以附加地包括将电流施加到第二副本电路，以调整第一输出电压与第二输出电压之差。用于将电流施加到第二副本电路，以调整第一输出电压与第二输出电压之差的部件的示例包括精细偏移消除电流源。此外，方法700可以包括基于第一输出电压与第二输出电压之差来校准至少一个其它接收器。用于基于第一输出电压与第二输出电压之差来校准至少一个其它接收器的部件的示例包括本文所描述的校准控制电路中的任意一者。
图8图示了根据本公开的另一方面的示例性汽车控制系统800的框图。汽车控制系统800包括自动控制系统(ACS)集成电路(IC)810，诸如片上系统(SOC)。ACS SOC 810包括一组接收器RX-1至RX-N和老化补偿电路820。老化补偿电路820可以按照本文所描述的任何老化补偿电路来实现。在该示例中，老化补偿电路820耦合到接收器RX-1，以便按照老化补偿电路230接收接收器使能信号VEN_RX，或者按照老化补偿电路330从接收器RX-1的中间节点或输出接收数据或时钟信号。老化补偿电路820还耦合到该组接收器RX-1至RX-N，以向它们提供上述广播老化控制信号(AGING CSB)。
汽车控制系统800还包括ACS传感器850，ACS传感器850包括传感器数据和时钟源860以及一组发射器TX-1至TX-N。传感器数据及数据时钟源860被耦合到该组发射器TX-1到TX-N，以向该组发射器TX-1到TX-N提供一组数据信号和时钟。数据信号可以属于由ACS传感器850感测的不同汽车参数(例如，发动机参数、自主/辅助驾驶参数、乘客舒适/娱乐参数等)。该组发射器TX-1至TX-N经由形成在印刷电路板(PCB)890上的一组传输金属化线892-1至892-N耦合到该组接收器RX-1至RX-N。数据/时钟信号经由该组传输线892-1至892-N从该组发射器TX-1至TX-N分别传送到该组接收器RX-1至RX-N。尽管未示出，但是ACS SOC 810可以包括一个或多个数据信号处理核，以根据特定的自动控制应用处理来自ACS传感器850的数据信号。
以下提供了本公开的各方面的概述：
方面1：一种装置，包括：一个或多个接收器的组；第一副本电路，该第一副本电路是一个或多个接收器的组中的一者的至少一部分的实质副本；第一控制电路，生成选择性地耦合到第一副本电路的输入的输出信号；第二副本电路，该第二副本电路是一个或多个接收器的组中的一个接收器的至少一部分的实质副本；比较器，包括：输出、耦合到第一副本电路的第一输出的第一输入，以及耦合到第二副本电路的第二输出的第二输入；以及第二控制电路，包括：耦合到比较器的输出的输入，以及耦合到第一副本电路并且耦合到一个或多个接收器的组的输出。
方面2：根据方面1所述的装置，其中第一控制电路包括振荡器。
方面3：根据方面1或2所述的装置，还包括耦合到一个或多个接收器的组和第一控制电路的使能信号。
方面4：根据方面1-3中任一项所述的装置，还包括电压发生器，该电压发生器包括耦合到第一副本电路的输入的输出。
方面5：根据方面4所述的装置，还包括多路复用器，该多路复用器包括：耦合到第一控制电路的输出的第一输入、耦合到电压发生器的输出的第二输入，以及耦合到第一副本电路的输入的输出。
方面6：根据方面1-5中任一项所述的装置，其中第一控制电路包括耦合到一个或多个接收器的组中的一个接收器的输出的输入。
方面7：根据方面6所述的装置，其中第一控制电路包括电压电平移位器和电流模式逻辑(CML)电路中的一者。
方面8：根据方面7所述的装置，还包括电压发生器，该电压发生器包括选择性地耦合到第一副本电路的输入的输出。
方面9：根据方面8所述的装置，还包括多路复用器，该多路复用器包括：第一输入、第二输入和输出，该第一输入耦合到电压电平移位器和CML电路中的一者的输出，该第二输入耦合到电压发生器的输出，并且该输出耦合到第一副本电路的输入。
方面10：根据方面1-9中任一项所述的装置，还包括：电压发生器，包括选择性地耦合到第二副本电路的输入的输出；以及接收器禁用信号，选择性地耦合到第二副本电路的输入。
方面11：根据方面10所述的装置，还包括多路复用器，该多路复用器包括耦合到电压发生器的输出的第一输入，耦合到接收器禁用信号的输出的第二输入，以及耦合到第二副本电路的输入的输出。
方面12：根据方面1-11中任一项所述的装置，其中：第一副本电路包括串联耦合在第一电压轨与第二电压轨之间的第一电流源、第一场效应晶体管(FET)和第一电阻器；并且第二副本电路包括串联耦合在第一电压轨与第二电压轨之间的第二电流源、第二FET和第二电阻器。
方面13：根据方面12所述的装置，其中第二控制电路的输出分别耦合到第一副本电路的第一电流源和第二副本电路的第二电流源。
方面14：根据方面13所述的装置，其中第二控制电路包括：数字编码器；以及第一控制器，包括：耦合到数字编码器的输出的输入，耦合到第一副本电路的第一电流源的第一输出，以及分别耦合到一个或多个接收器的组的一个或多个对应的电流源的组的第二输出。
方面15：根据方面14所述的装置，其中第二控制电路还包括第二控制器，该第二控制器包括：选择性地耦合到第一控制器的第一输出的输入，以及耦合到第二副本电路的第二电流源的输出。
方面16：根据方面12-15中任一项所述的装置，还包括耦合到第二电流源和第二副本电路的第二FET的接收器禁用信号。
方面17：根据方面12-16中任一项所述的装置，其中第二副本电路包括耦合在第一电压轨与第二电阻器之间的第三电流源。
方面18：根据方面12-17中任一项所述的装置，还包括：第一偏移消除电路，耦合到第一副本电路的第一FET与第一电阻器之间的第一节点；以及第二偏移消除电路，耦合到第二副本电路的第二FET与第二电阻器之间的第二节点。
方面19：根据方面18所述的装置，还包括耦合到第一偏移消除电路和第二偏移消除电路的电压发生器。
方面20：根据方面1-19中任一项所述的装置，其中第一副本电路包括：分别串联耦合在第一电压轨与第二电压轨之间的第一电流源、场效应晶体管(FET)的第一差分对、以及第一电阻器对；第二副本电路包括：分别串联耦合在第一电压轨与第二电压轨之间的第二电流源、FET的第二差分对和第二电阻器对；比较器包括：第一多路复用器，包括：第一输入和第二输入，该第一输入和该第二输入分别耦合到第一电阻器对中的一个电阻器和第二电阻器对中的一个电阻器；第二多路复用器，包括：第一输入和第二输入，该第一输入和该第二输入分别耦合到第一电阻器对中的另一电阻器和第二电阻器对中的另一电阻器；以及差分放大器，包括分别耦合到第一多路复用器和第二多路复用器的输出的输入。
方面21：一种方法，包括：向接收器提供数据信号和时钟信号中的一者；在老化模式中：在向接收器提供数据信号和时钟信号中的一者的基本上同时地，向第一副本电路提供老化信号，第一副本电路是接收器的实质副本，其中老化信号以与数据信号和时钟信号中的一者使接收器工作基本上相同或更繁重地使第一副本电路工作，以及保持第二副本电路被禁用，第二副本电路是接收器的实质副本；在校准模式中：使能第二副本电路；停止向第一副本电路提供老化信号；将输入电压施加到第一副本电路和第二副本电路的输入，其中第一副本电路和第二副本电路基于输入电压分别生成第一输出电压和第二输出电压；基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差，生成补偿电压；以及基于补偿电压来校准接收器和第一副本电路。
方面22：根据方面21所述的方法，其中老化信号包括振荡信号，振荡信号具有在数据信号的数据速率和时钟信号的频率中的一者的范围内的频率或者具有比数据信号的数据速率和时钟信号的频率中的一者高的频率。
方面23：根据方面21或22所述的方法，其中老化信号是基于数据信号和时钟信号中的一者的老化信号。
方面24：一种装置，包括用于向接收器提供数据信号和时钟信号中的一者的部件；在老化模式中：用于在向接收器提供数据信号和时钟信号中的一者的基本上同时地、向第一副本电路提供老化信号的部件，第一副本电路是接收器的实质副本，其中老化信号以与数据信号和时钟信号中的一者使接收器工作基本上相同或更繁重地使第一副本电路工作，以及用于保持第二副本电路被禁用的部件，第二副本电路是接收器的实质副本；在校准模式中：用于使能第二副本电路的部件；用于停止向第一副本电路提供老化信号的部件；用于将输入电压施加到第一副本电路和第二副本电路的输入的部件，其中第一副本电路和第二副本电路分别基于输入电压分别生成第一输出电压和第二输出电压；用于基于第一副本电路的第一输出电压与第二副本电路的第二输出电压之差来生成补偿电压的部件；以及用于基于第一输出电压与第二输出电压之差来校准接收器和第一副本电路的部件。
方面25：根据方面24所述的装置，其中老化信号包括振荡信号，振荡信号具有在数据信号的数据速率和时钟信号的频率中的一者的范围内的频率或具有比数据信号的数据速率和时钟信号的频率中的一者高的频率。
方面26：根据方面24或25所述的装置，其中老化信号是基于数据信号和时钟信号中的一者的老化信号。
方面27：一种汽车控制系统，包括：一组汽车控制信号发射器；一组汽车控制信号接收器，经由一组传输线分别耦合到该组汽车控制信号发射器；以及老化补偿电路，包括：第一副本电路，该第一副本电路是该组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；第一控制电路，包括选择性地耦合到第一副本电路的输入的输出；第二副本电路，该第二副本电路是该组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；比较器，包括：耦合到第一副本电路的第一输出的第一输入，以及耦合到第二副本电路的第二输出的第二输入；以及第二控制电路，包括：耦合到比较器的输出的输入，以及耦合到第一副本电路和该组汽车控制信号接收器的输出。
方面28：根据方面27所述的汽车控制系统，其中第一控制电路包括振荡器。
方面29：根据方面27或28所述的汽车控制系统，其中第一控制电路包括耦合到一个或多个接收器的组中的一个接收器的输出的输入。
方面30：根据方面27-29中任一项所述的汽车控制系统，其中该组汽车控制信号发射器和该组汽车控制信号接收器是低功率双倍数据率(LPDDR)接口的一部分。
提供本公开的上述描述以使本领域技术人员能够制备或使用本公开。对于本领域技术人员来说，本公开的各种修改将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文定义的一般原理可以应用于其他变型。因此，本发明并不旨在限于本文中描述的实施例，而是符合与本文中所公开的原理和新颖特征一致的最广范围。

Claims (30)

1.一种装置，包括：
一个或多个接收器的组；
第一副本电路，所述第一副本电路是所述一个或多个接收器的组中的一个接收器的至少一部分的实质副本；
第一控制电路，生成选择性地耦合到所述第一副本电路的输入的输出信号；
第二副本电路，所述第二副本电路是所述一个或多个接收器的组中的一个接收器的至少一部分的实质副本；
比较器，包括：输出、耦合到所述第一副本电路的第一输出的第一输入，以及耦合到所述第二副本电路的第二输出的第二输入；以及
第二控制电路，包括：耦合到所述比较器的所述输出的输入，以及耦合到所述第一副本电路并且耦合到所述一个或多个接收器的组的输出。
2.根据权利要求1所述的装置，其中所述第一控制电路包括振荡器。
3.根据权利要求1所述的装置，还包括耦合到所述一个或多个接收器的组和所述第一控制电路的使能信号。
4.根据权利要求1所述的装置，还包括电压发生器，所述电压发生器包括耦合到所述第一副本电路的所述输入的输出。
5.根据权利要求4所述的装置，还包括多路复用器，所述多路复用器包括：耦合到所述第一控制电路的所述输出的第一输入、耦合到所述电压发生器的所述输出的第二输入，以及耦合到所述第一副本电路的所述输入的输出。
6.根据权利要求1所述的装置，其中所述第一控制电路包括耦合到所述一个或多个接收器的组中的一个接收器的输出的输入。
7.根据权利要求6所述的装置，其中所述第一控制电路包括电压电平移位器和电流模式逻辑(CML)电路中的一者。
8.根据权利要求7所述的装置，还包括电压发生器，所述电压发生器包括选择性地耦合到所述第一副本电路的所述输入的输出。
9.根据权利要求8所述的装置，还包括多路复用器，所述多路复用器包括：第一输入、第二输入和输出，所述第一输入耦合到所述电压电平移位器和所述CML电路中的所述一者的输出，所述第二输入耦合到所述电压发生器的所述输出，并且所述输出耦合到所述第一副本电路的所述输入。
10.根据权利要求1所述的装置，还包括：
电压发生器，包括选择性地耦合到所述第二副本电路的输入的输出；以及
接收器禁用信号，选择性地耦合到所述第二副本电路的所述输入。
11.根据权利要求10所述的装置，还包括多路复用器，所述多路复用器包括：耦合到所述电压发生器的所述输出的第一输入，耦合到所述接收器禁用信号的所述输出的第二输入，以及耦合到所述第二副本电路的所述输入的输出。
12.根据权利要求1所述的装置，其中：
所述第一副本电路包括串联耦合在第一电压轨与第二电压轨之间的第一电流源、第一场效应晶体管(FET)和第一电阻器；并且
所述第二副本电路包括串联耦合在所述第一电压轨与所述第二电压轨之间的第二电流源、第二FET和第二电阻器。
13.根据权利要求12所述的装置，其中所述第二控制电路的所述输出分别耦合到所述第一副本电路的所述第一电流源和所述第二副本电路的所述第二电流源。
14.根据权利要求13所述的装置，其中所述第二控制电路包括：
数字编码器；以及
第一控制器，包括：耦合到所述数字编码器的输出的输入，耦合到所述第一副本电路的所述第一电流源的第一输出，以及分别耦合到所述一个或多个接收器的组的一个或多个对应的电流源的组的第二输出。
15.根据权利要求14所述的装置，其中所述第二控制电路还包括第二控制器，所述第二控制器包括：选择性地耦合到所述第一控制器的所述第一输出的输入，以及耦合到所述第二副本电路的所述第二电流源的输出。
16.根据权利要求12所述的装置，还包括耦合到所述第二电流源和所述第二副本电路的所述第二FET的接收器禁用信号。
17.根据权利要求12所述的装置，其中所述第二副本电路包括耦合在所述第一电压轨与所述第二电阻器之间的第三电流源。
18.根据权利要求12所述的装置，还包括：
第一偏移消除电路，耦合到所述第一副本电路的所述第一FET与所述第一电阻器之间的第一节点；以及
第二偏移消除电路，耦合到所述第二副本电路的所述第二FET与所述第二电阻器之间的第二节点。
19.根据权利要求18所述的装置，还包括耦合到所述第一偏移消除电路和所述第二偏移消除电路的电压发生器。
20.根据权利要求1所述的装置，其中：
所述第一副本电路包括：分别串联耦合在第一电压轨与第二电压轨之间的第一电流源、场效应晶体管(FET)的第一差分对、以及第一电阻器对；
所述第二副本电路包括：分别串联耦合在所述第一电压轨与所述第二电压轨之间的第二电流源、FET的第二差分对、以及第二电阻器对；
所述比较器包括：
第一多路复用器，包括：第一输入和第二输入，所述第一输入和所述第二输入分别耦合到所述第一电阻器对中的一个电阻器和所述第二电阻器对中的一个电阻器；
第二多路复用器，包括：第一输入和第二输入，所述第一输入和所述第二输入分别耦合到所述第一电阻器对中的另一电阻器和所述第二电阻器对中的另一电阻器；以及
差分放大器，包括分别耦合到所述第一多路复用器和所述第二多路复用器的输出的输入。
21.一种方法，包括：
向接收器提供数据信号和时钟信号中的一者；
在老化模式中：
在向所述接收器提供所述数据信号和所述时钟信号中的所述一者的基本上同时地，向第一副本电路提供老化信号，所述第一副本电路是所述接收器的实质副本，其中所述老化信号以与所述数据信号和所述时钟信号中的所述一者使所述接收器工作基本上相同或更繁重地使所述第一副本电路工作，以及
保持第二副本电路被禁用，所述第二副本电路是所述接收器的实质副本；
在校准模式中：
使能所述第二副本电路；
停止向所述第一副本电路所述提供所述老化信号；
将输入电压施加到所述第一副本电路和所述第二副本电路的输入，其中所述第一副本电路和所述第二副本电路基于所述输入电压分别生成第一输出电压和第二输出电压；
基于所述第一副本电路的所述第一输出电压与所述第二副本电路的所述第二输出电压之差，生成补偿电压；以及
基于所述补偿电压，校准所述接收器和所述第一副本电路。
22.根据权利要求21所述的方法，其中所述老化信号包括振荡信号，所述振荡信号具有在所述数据信号的数据速率和所述时钟信号的频率中的一者的范围内的频率或者具有比所述数据信号的所述数据速率和所述时钟信号的所述频率中的一者高的频率。
23.根据权利要求21所述的方法，其中所述老化信号是基于所述数据信号和所述时钟信号中的一者的老化信号。
24.一种装置，包括：
用于向接收器提供数据信号和时钟信号中的一者的部件；
在老化模式中：
用于在向所述接收器提供所述数据信号和所述时钟信号中的所述一者的基本上同时地、向第一副本电路提供老化信号的部件，所述第一副本电路是所述接收器的实质副本，其中所述老化信号与所述数据信号和所述时钟信号中的所述一者使所述接收器工作基本上相同或更繁重地使所述第一副本电路工作，以及
用于保持第二副本电路被禁用的部件，所述第二副本电路是所述接收器的实质副本；
在校准模式中：
用于使能所述第二副本电路的部件；
用于停止所述向第一副本电路提供所述老化信号的部件；
用于将输入电压施加到所述第一副本电路和所述第二副本电路的输入的部件，其中所述第一副本电路和所述第二副本电路基于所述输入电压分别生成第一输出电压和第二输出电压；
用于基于所述第一副本电路的所述第一输出电压与所述第二副本电路的所述第二输出电压之差来生成补偿电压的部件；以及
用于基于所述第一输出电压与所述第二输出电压之差来校准所述接收器和所述第一副本电路的部件。
25.根据权利要求24所述的装置，其中所述老化信号包括振荡信号，所述振荡信号具有在所述数据信号的数据速率和所述时钟信号的频率中的一者的范围内的频率或者具有比所述数据信号的所述数据速率和所述时钟信号的所述频率中的一者高的频率。
26.根据权利要求24所述的装置，其中所述老化信号是基于所述数据信号和所述时钟信号中的一者的老化信号。
27.一种汽车控制系统，包括：
一组汽车控制信号发射器；
一组汽车控制信号接收器，经由一组传输线分别耦合到所述一组汽车控制信号发射器；以及
老化补偿电路，包括：
第一副本电路，所述第一副本电路是所述一组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；
第一控制电路，包括选择性地耦合到所述第一副本电路的输入的输出；
第二副本电路，所述第二副本电路是所述一组汽车控制信号接收器中的一个汽车控制信号接收器的实质副本；
比较器，包括：耦合到所述第一副本电路的第一输出的第一输入，以及耦合到所述第二副本电路的第二输出的第二输入；以及
第二控制电路，包括：耦合到所述比较器的输出的输入，以及耦合到所述第一副本电路和所述一组汽车控制信号接收器的输出。
28.根据权利要求27所述的汽车控制系统，其中所述第一控制电路包括振荡器。
29.根据权利要求27所述的汽车控制系统，其中所述第一控制电路包括耦合到所述一个或多个接收器的组中的一个接收器的输出的输入。
30.根据权利要求27所述的汽车控制系统，其中所述一组汽车控制信号发射器和所述一组汽车控制信号接收器是低功率双倍数据率(LPDDR)接口的一部分。
CN202280031772.4A 2021-06-04 2022-04-28 电路器件老化评估及补偿 Pending CN117223219A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/339,195 2021-06-04
US17/339,195 US11381238B1 (en) 2021-06-04 2021-06-04 Circuit device aging assessment and compensation
PCT/US2022/026804 WO2022256100A1 (en) 2021-06-04 2022-04-28 Circuit device aging assessment and compensation

Publications (1)

Publication Number Publication Date
CN117223219A true CN117223219A (zh) 2023-12-12

Family

ID=82020974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280031772.4A Pending CN117223219A (zh) 2021-06-04 2022-04-28 电路器件老化评估及补偿

Country Status (7)

Country Link
US (2) US11381238B1 (zh)
EP (1) EP4348832A1 (zh)
KR (1) KR20230169387A (zh)
CN (1) CN117223219A (zh)
BR (1) BR112023024495A2 (zh)
TW (1) TW202322562A (zh)
WO (1) WO2022256100A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11381238B1 (en) 2021-06-04 2022-07-05 Qualcomm Incorporated Circuit device aging assessment and compensation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218945A1 (en) * 2004-03-31 2005-10-06 Nec Corporation Output buffer circuit and semiconductor integrated circuit
US20060223201A1 (en) * 2005-03-31 2006-10-05 Liu Jonathan H Body bias compensation for aged transistors
US20140040692A1 (en) * 2012-08-06 2014-02-06 Texas Instruments, Incorporated Error prediction in logic and memory devices
US9979397B1 (en) * 2016-11-18 2018-05-22 Texas Instruments Incorporated High voltage level shifter with short propagation delay
CN108886346A (zh) * 2016-03-30 2018-11-23 高通股份有限公司 用于经由副本电路和反馈控制来控制共模电压的系统和方法
US20190296746A1 (en) * 2018-03-22 2019-09-26 Intel Corporation Adaptive aging tolerant apparatus
CN110456256A (zh) * 2019-09-06 2019-11-15 电子科技大学 基于备份电路的原位老化传感器及老化监测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437620B2 (en) 2005-11-30 2008-10-14 International Business Machines Corporation Method and system for extending the useful life of another system
US8081003B2 (en) 2009-02-02 2011-12-20 Infineon Technologies Ag Circuit arrangement with a test circuit and a reference circuit and corresponding method
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
US20110181315A1 (en) * 2010-01-25 2011-07-28 Broadcom Corporation Adaptive Device Aging Monitoring and Compensation
WO2014072769A1 (en) 2012-11-07 2014-05-15 Freescale Semiconductor, Inc. Method and Apparatus for Maintaining an Accurate I/O Calibration cell
FR3054885B1 (fr) 2016-08-03 2018-09-07 Stmicroelectronics (Crolles 2) Sas Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
US11381238B1 (en) 2021-06-04 2022-07-05 Qualcomm Incorporated Circuit device aging assessment and compensation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218945A1 (en) * 2004-03-31 2005-10-06 Nec Corporation Output buffer circuit and semiconductor integrated circuit
US20060223201A1 (en) * 2005-03-31 2006-10-05 Liu Jonathan H Body bias compensation for aged transistors
US20140040692A1 (en) * 2012-08-06 2014-02-06 Texas Instruments, Incorporated Error prediction in logic and memory devices
CN108886346A (zh) * 2016-03-30 2018-11-23 高通股份有限公司 用于经由副本电路和反馈控制来控制共模电压的系统和方法
US9979397B1 (en) * 2016-11-18 2018-05-22 Texas Instruments Incorporated High voltage level shifter with short propagation delay
US20190296746A1 (en) * 2018-03-22 2019-09-26 Intel Corporation Adaptive aging tolerant apparatus
CN110456256A (zh) * 2019-09-06 2019-11-15 电子科技大学 基于备份电路的原位老化传感器及老化监测方法

Also Published As

Publication number Publication date
US20220393679A1 (en) 2022-12-08
US11381238B1 (en) 2022-07-05
BR112023024495A2 (pt) 2024-02-15
EP4348832A1 (en) 2024-04-10
KR20230169387A (ko) 2023-12-15
TW202322562A (zh) 2023-06-01
WO2022256100A1 (en) 2022-12-08
US11637553B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
US7659777B2 (en) Offset adjustment device, semiconductor device, display device, offset adjustment method, noise detection device, and noise detection method
US20090160496A1 (en) Output driver circuit
US11251794B2 (en) Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters
US7498847B2 (en) Output driver that operates both in a differential mode and in a single mode
US20070216441A1 (en) Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device
US7477090B2 (en) Circuit characteristics controller
CN117223219A (zh) 电路器件老化评估及补偿
US20060220675A1 (en) Transmission line driver
US7737728B1 (en) OCD driver slew rate control
US6833739B2 (en) Input buffer circuit for semiconductor device
US10530346B2 (en) Comparator circuit
US7701282B2 (en) Offset canceling circuit and offset canceling method
US20180367103A1 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US20110025379A1 (en) Latched comparator and methods therefor
US7646234B2 (en) Integrated circuit and method of generating a bias signal for a data signal receiver
US10447246B1 (en) Low voltage differential signaling circuit
US6781417B1 (en) Buffer driver circuit for producing a fast, stable, and accurate reference voltage
US7005903B2 (en) Output buffer with adjustment of signal transitions
JPH10242812A (ja) 半導体回路
US7265585B2 (en) Method to improve current and slew rate ratio of off-chip drivers
JPH08327705A (ja) コンパレータ回路
US20090251191A1 (en) Operating circuit
JP2000275283A (ja) 電圧検出回路
US7009420B2 (en) Input circuit for receiving a signal at an input on an integrated circuit
US10050624B2 (en) Process-compensated level-up shifter circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination