CN117223111A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117223111A
CN117223111A CN202280031272.0A CN202280031272A CN117223111A CN 117223111 A CN117223111 A CN 117223111A CN 202280031272 A CN202280031272 A CN 202280031272A CN 117223111 A CN117223111 A CN 117223111A
Authority
CN
China
Prior art keywords
layer
semiconductor device
semiconductor layer
current blocking
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280031272.0A
Other languages
English (en)
Inventor
杉本雅裕
松田慎平
樋口安史
则松和良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN117223111A publication Critical patent/CN117223111A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Abstract

本发明提供一种特别对功率器件有用的、耐压性优异的半导体装置。一种半导体装置，至少具备：结晶性氧化物半导体层(8)，包括沟道层(6)、漂移层(7)和源极区域(1)；栅电极(5a)，经由栅极绝缘膜(4a)配置在该沟道层上；电流阻断区域(2)，配置在所述沟道层与所述漂移层之间；以及源电极(5b)，设置在所述源极区域上，其中，所述电流阻断区域由高电阻层构成，所述源电极与所述电流阻断区域形成接触。

Description

半导体装置
技术领域
本发明涉及作为功率器件等有用的半导体装置。
背景技术
氧化镓(Ga2O3)在室温下具有4.8-5.3eV的宽带隙，是几乎不吸收可见光和紫外光的透明半导体。因此，是特别有希望用于在深紫外光线区域工作的光电子器件或透明电子器件中使用的材料，近年来，进行了基于氧化镓(Ga2O3)的光检测器、发光二极管(LED)及晶体管的开发(参考非专利文献1)。该氧化镓根据专利文献4，通过分别或组合混晶铟和铝从而能够控制带隙，构成作为InAlGaO类半导体极具魅力的材料系统。这里，所谓InAlGaO类半导体示出InXAlYGaZO3(0≤X≤2、0≤Y≤2、0≤Z≤2、X+Y+Z＝1.5～2.5)，能够作为包括氧化镓在内的同一材料系统而涵盖所有。
另外，在氧化镓(Ga2O3)中存在α、β、γ、σ、ε这五种晶体结构，通常最稳定的结构为β-Ga2O3。但是，由于β-Ga2O3是β-gallia结构，因此与通常在电子材料等中利用的晶体类不同，不一定适合在半导体装置中利用。此外，由于β-Ga2O3薄膜的生长需要高基板温度和高真空度，因此也存在制造成本增加的问题。另外，如非专利文献2中所记载的那样，在β-Ga2O3中，即使是高浓度(例如1×1019/cm3以上)的掺杂剂(Si)，在离子注入后，如果在800℃～1100℃的高温下不实施退火处理，也不能作为供体使用。
另一方面，由于α-Ga2O3具有与已经通用的蓝宝石基板相同的晶体结构，因此适合利用于光电子器件，进而，由于具有比β-Ga2O3更宽的带隙，因此对功率器件特别有用，所以期待使用α-Ga2O3作为半导体的半导体装置的情况。
在专利文献1中公开了一种纵向型MOSFET，该纵向型MOSFET具有包括供体的Ga2O3类晶体层和在所述Ga2O3类晶体层的至少一部分形成的N添加区域，所述N添加区域是包括沟道区域或具有成为电流路径的开口区域的电流阻断区域。但是，实际上没有确认作为纵向型MOSFET进行工作，另外，在耐压等的可靠性方面和响应特性也不能充分满足。
专利文献1：日本特开2018-186246号公报
发明内容
本发明的目的在于提供响应性优异的半导体装置。
本发明人等为了达成上述目的，进行了深入研究的结果发现：一种半导体装置，至少具备：结晶性氧化物半导体层，包括沟道层、漂移层和源极区域；栅电极，经由栅极绝缘膜配置在该沟道层上；电流阻断区域，配置在所述沟道层与所述漂移层之间；以及源电极，设置在所述源极区域上，其中，所述电流阻断区域由高电阻层构成，所述源电极与所述电流阻断区域形成接触，该半导体装置的耐压性及响应性优异，发现这样得到的半导体装置能够解决上述以往的问题。
另外，本发明人等在得到上述见解之后，进一步经过反复研究，终于完成了本发明。
即，本发明涉及以下发明。
[1]一种半导体装置，至少具备：结晶性氧化物半导体层，包括沟道层、漂移层和源极区域；栅电极，经由栅极绝缘膜配置在该沟道层上；电流阻断区域，配置在所述沟道层与所述漂移层之间；以及源电极，设置在所述源极区域上，所述半导体装置的特征在于，
所述电流阻断区域由高电阻层构成，所述源电极与所述电流阻断区域形成接触。
[2]根据前述[1]所述的半导体装置，其中，所述源电极与所述电流阻断区域直接接触。
[3]根据前述[1]或[2]所述的半导体装置，其中，所述结晶性氧化物半导体层含有选自铝、铟和镓中的至少一种金属。
[4]根据前述[1]～[3]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层具有刚玉结构。
[5]根据前述[1]～[4]中任一项所述的半导体装置，其中，所述电流阻断区域包括掺杂剂。
[6]根据前述[1]～[5]中任一项所述的半导体装置，其中，所述电流阻断区域中的所述掺杂剂浓度为1.0×1017/cm3以上。
[7]根据前述[1]～[6]中任一项所述的半导体装置，其中，所述电流阻断区域为离子注入区域。
[8]根据前述[1]～[7]中任一项所述的半导体装置，其中，所述电流阻断区域的电子陷阱密度为4.0×1018/cm3以上。
[9]根据前述[1]～[8]中任一项所述的半导体装置，其中，所述半导体装置为晶体管。
[10]一种功率转换装置，其中，使用前述[1]～[9]中任一项所述的半导体装置。
[11]一种控制系统，其中，使用前述[1]～[9]中任一项所述的半导体装置。
根据本发明，能够提供响应性优异的半导体装置。
附图说明
图1是示意性地示出本发明的实施方式所涉及的金属氧化膜半导体场效应晶体管(MOSFET)的图。
图2是示意性地示出本发明的实施方式所涉及的金属氧化膜半导体场效应晶体管(MOSFET)的优选制造工序的图。
图3是示意性地示出本发明的实施方式所涉及的金属氧化膜半导体场效应晶体管(MOSFET)的优选制造工序的图。
图4是示意性地示出本发明的实施方式所涉及的金属氧化膜半导体场效应晶体管(MOSFET)的图。
图5是示出本发明的实施方式中的模拟的结果的图。
图6是本发明的实施方式中使用的雾化CVD装置的结构图。
图7是示出采用本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图。
图8是示出采用本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图9是示出采用本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图。
图10是示出采用本发明的实施方式所涉及的半导体装置的控制系统的一例的电路图。
图11是示意性地示出本发明的实施方式所涉及的金属氧化膜半导体场效应晶体管(MOSFET)的图。
具体实施方式
本发明的半导体装置，至少具备：结晶性氧化物半导体层，包括沟道层、漂移层和源极区域；栅电极，经由栅极绝缘膜配置在该沟道层上；电流阻断区域，配置在所述沟道层与所述漂移层之间；以及源电极，设置在所述源极区域上，所述半导体装置的特征在于，所述电流阻断区域由高电阻层构成，所述源电极与所述电流阻断区域形成接触。
所述结晶性氧化物半导体层只要不阻碍本发明的目的，则并不特别限定。在本发明的实施方式中，优选地，所述结晶性氧化物半导体层包括结晶性氧化物半导体作为主要成分。作为所述结晶性氧化物半导体，例如可以举出包括选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属的金属氧化物等。在本发明实施方式中，优选地，所述结晶性氧化物半导体层含有选自铝、铟和镓中的至少一种金属，更优选至少包括镓，最优选α-Ga2O3或其混晶。根据本发明的实施方式，即使是例如包括氧化镓或其混晶等带隙大的半导体的半导体装置，也能够提高绝缘耐压。所述结晶性氧化物半导体层的晶体结构只要不阻碍本发明的目的，则也并不特别限定。作为所述结晶性氧化物半导体层的晶体结构，例如可以举出刚玉结构、β-gallia结构、六方晶结构(例如，ε型结构等)、直方晶结构(例如，κ型结构等)、立方晶结构或四方晶结构等。在本发明的实施方式中，所述结晶性氧化物半导体层优选具有刚玉结构、β-gallia结构或六方晶结构(例如，ε型结构等)，更优选具有刚玉结构。另外，“主要成分”是指所述结晶性氧化物半导体以原子比计，相对于所述结晶性氧化物半导体层的全部成分，优选包括50％以上，更优选包括70％以上，进一步优选包括90％以上，也可以为100％。例如，在所述结晶性氧化物半导体为氧化镓的情况下，所述结晶性氧化物半导体层中包括的所有金属元素中的镓的原子比以0.5以上的比例，在所述结晶性氧化物半导体层中包括作为结晶性氧化物半导体的氧化镓即可。所述结晶性氧化物半导体层中包括的所有金属元素中的镓的原子比优选为0.7以上，更优选为0.9以上。另外，所述结晶性氧化物半导体层的厚度并不特别限定，可以为1μm以下，也可以为1μm以上，但是在本发明的实施方式中，优选为5μm以上，更优选为10μm以上。所述半导体膜的(俯视时)表面积并不特别限定，可以为1mm2以上，也可以为1mm2以下，但是优选为10mm2～300mm2，更优选为100mm2～100mm2。另外，所述结晶性氧化物半导体层通常为单晶，但也可以为多晶。另外，所述结晶性氧化物半导体层通常包括两个以上的半导体层。所述结晶氧化物半导体层至少包括例如n+型半导体层、漂移层(n-型半导体层)、沟道层和源极区域(n+型半导体层)。另外，所述结晶性氧化物半导体层的载流子密度能够通过调节掺杂量来适当设定。
所述结晶性氧化物半导体层优选包括掺杂剂。所述掺杂剂并不特别限定，可以是公知的。在本发明的实施方式中，特别是在所述半导体层以包括镓的结晶性氧化物作为主要成分的情况下，作为所述掺杂剂的优选例子，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N或P等p型掺杂剂等。在本发明的实施方式中，所述n型掺杂剂优选为选自Sn、Ge和Si中的至少一种。掺杂剂的含量在所述半导体层的组成中优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。更具体而言，掺杂剂的浓度通常可以为约1×1016/cm3～1×1022/cm3，另外，还可以将掺杂剂的浓度设为例如约1×1017/cm3以下的低浓度。另外，进而，根据本发明，还可以以约1×1020/cm3以上的高浓度含有掺杂剂。
在本发明的实施方式中，所述结晶性氧化物半导体层包括沟道层，在该沟道层上经由所述栅极绝缘膜配置有栅电极。所述沟道层的构成材料可以与上述结晶性氧化物半导体层的构成材料同样。另外，所述沟道层的导电型也并不特别限定，可以是n型，也可以是p型。在所述沟道层的导电型为n型的情况下，作为所述沟道层的构成材料，优选例如可以举出α-Ga2O3或其混晶等。另外，在所述沟道层的导电型为p型的情况下，作为所述沟道层的构成材料，优选例如可以举出包括p型掺杂剂的α-Ga2O3或其混晶、包括选自元素周期表第6族中的至少一种金属的金属氧化物(例如，α-Cr2O3等)、包括选自元素周期表第9族中的至少一种金属的金属氧化物(例如，α-Ir2O3、α-Cr2O3、α-Rh2O3)等。此外，包括选自元素周期表第6族中的至少一种金属的金属氧化物或包括选自元素周期表第9族中的至少一种金属的金属氧化物也可以是与其他金属氧化物(例如Ga2O3)的混晶。
所述栅极绝缘膜(层间绝缘膜)的构成材料并不特别限定，可以是公知的材料。作为所述栅极绝缘膜的材料，例如可以举出SiO2膜、磷添加SiO2膜(PSG膜)、硼添加SiO2膜、磷硼添加SiO2膜(BPSG膜)等。作为所述栅极绝缘膜的形成方法，例如可以举出CVD法、大气压CVD法、等离子体CVD法、雾化CVD法等。在本发明的实施方式中，所述栅极绝缘膜的形成方法优选为雾化CVD法或大气压CVD法。另外，所述栅电极的构成材料并不特别限定，可以是公知的电极材料。作为所述栅电极的构成材料，例如可以举出上述的所述源电极的构成材料等。所述栅电极的形成方法并不特别限定。作为所述栅电极的形成方法，具体而言，例如可以举出干法或湿法等。作为干法，例如可以举出溅射、真空蒸镀、CVD等。作为湿法，例如可以举出丝网印刷或模涂等。
作为所述漂移层的构成材料，例如可以举出上述的所述结晶性氧化物半导体层的构成材料。在本发明的实施方式中，优选地，所述漂移层包括结晶性氧化物半导体作为主要成分。另外，优选地，所述结晶性氧化物半导体含有选自铝、铟和镓中的至少一种金属，更优选至少包括镓，最优选α-Ga2O3或其混晶。
所述电流阻断区域由高电阻层构成，在所述半导体装置内，只要设置在所述沟道层与所述漂移层之间，则并不特别限定。所述高电阻层的电阻只要不阻碍本发明的目的，则并不特别限定。在本发明的实施方式中，所述高电阻层通常具有1.0×106Ω·cm以上的电阻。在本发明的实施方式中，所述高电阻层的电阻优选为1.0×1010Ω·cm以上，所述高电阻层的电阻更优选为1.0×1012Ω·cm以上。所述电阻可以通过在所述高电阻层上形成测定用的电极并流过电流来测定。所述电阻的上限并不特别限定。所述电阻的上限优选为1.0×1015Ω·cm，更优选为1.0×1014Ω·cm。在本发明的实施方式中，所述电流阻断区域可以设置在所述漂移层内，也可以设置在所述漂移层上。另外，在本发明的实施方式中，优选地，所述电流阻断区域包括掺杂剂。所述掺杂剂只要不阻碍本发明的目的，则并不特别限定。作为所述掺杂剂，例如可以举出Sn、Ge、Si、Ti、Zr、V、Nb、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、Al和N等。所述掺杂剂的所述电流阻断区域中的浓度优选为1.0×1017/cm3以上，更优选为5.0×1017/cm3以上。另外，在本发明的实施方式中，优选地，所述电流阻断区域为离子注入区域。所述离子注入的轮廓并不特别限定。在本发明的实施方式中，优选以离子注入成为框轮廓(ボックスプロファイル)的方式进行。通过采用这样的优选结构，能够进一步降低所述电流阻断区域中的泄漏电流。离子注入中注入的元素并不特别限定。作为通过离子注入而注入的元素，例如可以举出Sn、Ge、Si、Ti、Zr、V、Nb、Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、Al和N等。通过所述离子注入而注入到所述电流阻断区域的元素的浓度并不特别限定。在本发明的实施方式中，通过所述离子注入而注入到所述晶体缺陷区域的元素的浓度优选为1.0×1017/cm3以上。
只要所述源极区域包括n+型半导体层，则并不特别限定。在本发明的实施方式中，优选地，所述源极区域至少包括n+型半导体层和配置在该n+型半导体层上且载流子密度比该n+型半导体层大的n++型半导体层。此外，载流子密度可以使用公知的方法求出。作为求出所述载流子密度的方法，例如可以举出SIMS(二次离子质谱法)、SCM(扫描型静电电容显微镜法)、SMM(扫描型微波显微镜法)以及SRA(扩展电阻测定法)等。所述n+型半导体层的主要成分和所述n++型半导体层的主要成分可以相同，也可以不同。在本发明的实施方式中，优选地，所述n+型半导体层的主要成分和所述n++型半导体层的主要成分相同。另外，在本发明的实施方式中，优选地，所述n+型半导体层和所述n++型半导体层具有相同的晶体结构，更优选地，所述n+型半导体层和所述n++型半导体层具有刚玉结构。另外，这里的“主要成分”是指例如在所述n+型半导体层的主要成分为氧化镓的情况下，只要所述n+型半导体层中的所有金属元素中的镓的原子比以50％以上的比例包括即可。在本发明的实施方式中，所述n+型半导体层中的所有金属元素中的镓的原子比优选为70％以上，更优选为90％以上，可以为100％。在本发明的实施方式中，优选地，所述n++型半导体层为外延层，更优选地，所述n++型半导体层为外延掺杂。通过使用上述优选的所述n++型半导体层，从而能够更良好地降低接触电阻。这里，外延掺杂是指例如不是通过离子注入等的掺杂，而是通过外延生长掺杂。作为包括在所述n+型半导体层和/或所述n++型半导体层中的n型掺杂剂，例如可以举出选自锡、锗、硅、钛、锆、钒和铌中的至少一种n型掺杂剂等。在本发明的实施方式中，优选地，所述n型掺杂剂选自Sn、Ge和Si中的至少一种。只要所述n++型半导体层的载流子密度大于所述n+型半导体层的载流子密度，则并不特别限定。在本发明的实施方式中，所述n++型半导体层的载流子密度优选为1.0×1019/cm3以上，更优选为6.0×1019/cm3以上。通过使所述n++型半导体层的载流子密度为这样的优选值，从而能够更良好地降低接触电阻。另外，所述n+型半导体层的载流子密度也并不特别限定。在本发明的实施方式中，所述n+型半导体层的载流子密度优选在1.0×1017/cm3以上且小于1.0×1019/cm3的范围内。通过使所述n+型半导体层的载流子密度为上述那样的优选范围，从而能够更良好地降低源极电阻。此外，在本发明的实施方式中，所述n+型半导体层的掺杂方法并不特别限定，可以是扩散或离子注入，也可以是外延生长法。在本发明的实施方式中，优选地，所述n+型半导体层的迁移率大于所述n++型半导体层的迁移率。所述n++型半导体层的厚度只要不阻碍本发明的目的，则并不特别限定。在本发明的实施方式中，所述n++型半导体层的厚度优选为1nm～1μm的范围内，更优选为10nm～100nm的范围内。在本发明的实施方式中，优选地，所述n+型半导体层的厚度大于所述n++型半导体层的厚度。通过将所述n+型半导体层和所述n++型半导体层设为上述优选的组合，从而能够更良好地降低所述半导体装置中的源极接触电阻和源极电阻，因此能够实现元件电阻进一步降低的所述半导体装置。
只要所述源电极具有导电性，只要不阻碍本发明的目的，则并不特别限定。所述源电极的构成材料可以是导电性无机材料，也可以是导电性有机材料。在本发明的实施方式中，优选地，所述源电极的材料为金属。作为所述金属，优选地，例如可以举出选自元素周期表第4族～第10族中的至少一种金属等。作为元素周期表第4族的金属，例如可以举出钛(Ti)、锆(Zr)、铪(Hf)等。作为元素周期表第5族的金属，例如可以举出钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族的金属，例如可以举出铬(Cr)、钼(Mo)和钨(W)等。作为元素周期表第7族的金属，例如可以举出锰(Mn)、锝(Tc)、铼(Re)等。作为元素周期表第8族的金属，例如可以举出铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族的金属，例如可以举出钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族的金属，例如可以举出镍(Ni)、钯(Pd)、铂(Pt)等。在本发明的实施方式中，优选地，所述源电极包括选自钛(Ti)、钽(Ta)和钨(W)中的至少一种金属。另外，在本发明的实施方式中，所述源电极也可以包括导电性金属氧化物。作为所述源电极中包括的导电性金属氧化物，例如可以举出氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜。所述源电极可以由单层构成，也可以包括多个金属层。在所述源电极包括多个金属层的情况下，优选地，例如在第一层和第三层使用元素周期表第4族金属，在位于第一层和第三层之间的第二层使用元素周期表第13族金属(例如Al等)。通过使用这样的优选结构的源电极，从而能够进一步提高源电极/源极区域间的欧姆特性的可靠性。所述源电极的形成方法并不特别限定。作为所述源电极的形成方法，具体而言，例如可以举出干法或湿法等。作为干法，例如可以举出溅射、真空蒸镀、CVD等。作为湿法，例如可以举出丝网印刷或模涂等。
在本发明的实施方式中，所述源电极与所述电流阻断区域形成接触。所述源电极也可以经由例如n+型半导体层等其他层与所述电流阻断区域形成接触。在本发明的实施方式中，更优选地，所述源电极与所述电流阻断区域形成直接接触。通过采用这样的优选结构，从而能够进一步提高所述半导体装置的响应性。
所述结晶性氧化物半导体层(以下也称为“氧化物半导体层”、“半导体膜”或“半导体层”)可以使用公知的手段形成。作为所述半导体层的形成手段，例如可以举出CVD法、MOCVD法、MOVPE法、雾化CVD法、雾化外延法、MBE法、HVPE法、脉冲生长法或ALD法等。在本发明的实施方式中，所述半导体层的形成手段优选为MOCVD法、雾化CVD法、雾化外延法或HVPE法，优选为雾化CVD法或雾化外延法。在所述的雾化CVD法或雾化外延法中，通过使用例如图6所示的雾化CVD装置，使原料溶液雾化(雾化工序)，使液滴漂浮，雾化后，将得到的雾化液滴用载气运送到基体上(运送工序)，接着在所述基体附近使所述雾化液滴发生热反应，从而在基体上层叠包括结晶性氧化物半导体作为主要成分的半导体膜(成膜工序)，从而形成所述半导体层。
(雾化工序)
雾化工序将雾化所述原料溶液。所述原料溶液的雾化手段只要能够雾化所述原料溶液即可，并不特别限定，可以是公知的手段，但是在本发明的实施方式中，优选使用超声波的雾化手段。由于使用超声波得到的雾化液滴的初速度为零，漂浮在空中，因此优选，例如因为它是能够漂浮在空间中作为气体进行运送的雾，而不是像喷雾那样喷射，因此没有碰撞能量造成的损伤，所以非常适合。液滴尺寸并不特别限定，可以是数毫米左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液能够雾化或液滴化，只要包括能够形成半导体膜的原料即可，并不特别限定，可以是无机材料，也可以是有机材料。在本发明的实施方式中，所述原料优选为金属或金属化合物，更优选包括选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属。
在本发明的实施方式中，作为所述原料溶液，能够优选使用将所述金属以络合物或盐的形态溶解或分散到有机溶剂或水中的物质。作为络合物的形态，例如可以举出乙酰丙酮络合物、羰基络合物、胺络合物、氢化物络合物等。作为盐的形态，例如可以举出有机金属盐(例如金属醋酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷酸化金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，优选在所述原料溶液中混合氢卤酸或氧化剂等的添加剂。作为所述氢卤酸，例如可以举出氢溴酸、盐酸、氢碘酸等，其中，从能够更有效地抑制异常晶粒的产生的理由出发，优选氢溴酸或氢碘酸。作为所述氧化剂，例如可以举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等过氧化物，次氯酸(HClO)，过氯酸，硝酸，臭氧水，过醋酸和硝基苯等有机过氧化物等。
所述原料溶液中还可以包括掺杂剂。通过使原料溶液中含有掺杂剂，从而能够良好地进行掺杂。所述掺杂剂只要不阻碍本发明的目的，则不特别限定。作为所述掺杂剂，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N或P等p型掺杂剂等。所述掺杂剂的含量通过使用表示掺杂剂的原料中的浓度相对于所希望的载流子密度的关系的标准曲线而适当设定。
原料溶液的溶剂并不特别限定，可以是水等无机溶剂，也可以是醇等有机溶剂，还可以是无机溶剂和有机溶剂的混合溶剂。在本发明的实施方式中，所述溶剂优选包括水，更优选为水或水与醇的混合溶剂。
(运送工序)
在运送工序中，用载气将所述雾化液滴运送到成膜室内。作为所述载气，只要不阻碍本发明的目的则并不特别限定，例如可以举出氧，臭氧，氮和氩等非活性气体，或者氢气和成形气体等还原气体等作为优选的例子。另外，载气的种类可以是一种，但也可以是两种以上，还可以进一步将降低流量的稀释气体(例如10倍稀释气体等)等作为第二载气使用。另外，载气的供给部位不仅有一个，也可以有两个以上。载气的流量并不特别限定，优选为0.01L/分钟～20L/分钟，更优选为1L/分钟～10L/分钟。在稀释气体的情况下，稀释气体的流量优选为0.001L/分钟～2L/分钟，更优选为0.1L/分钟～1L/分钟。
(成膜工序)
在成膜工序中，在所述基体附近通过使所述雾化液滴发生热反应，从而在基体上形成所述半导体膜。热反应只要所述雾化液滴通过热进行反应即可，反应条件等只要不阻碍本发明的目的则并不特别限定。在本工序中，通常在溶剂的蒸发温度以上的温度下进行所述热反应，但是优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，热反应只要不阻碍本发明的目的，则可以在真空下、非氧气氛下(例如非活性气体气氛下等)、还原气体气氛下及氧气氛下中的任意气氛下进行，但是优选在非活性气体气氛下或氧气氛下进行。另外，可以在大气压下、加压下及减压下的任意条件下进行，但是在本发明的实施方式中，优选在大气压下进行。此外，通过调整成膜时间，能够设定膜厚。
(基体)
只要所述基体能够支撑所述半导体膜，则并不特别限定。所述基体的材料只要不阻碍本发明的目的则也并不特别限定，可以是公知的基体，也可以是有机化合物，还可以是无机化合物。作为所述基体的形状，可以是任何形状，对所有形状都有效，例如可以举出平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等，但是在本发明的实施方式中，优选基板。基板的厚度在本发明的实施方式中并不特别限定。
所述基板只要为板状并成为所述半导体膜的支撑体则并不特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是金属基板或导电性基板，所述基板优选为绝缘体基板，另外，还优选为表面具有金属膜的基板。作为所述基板，例如可以举出包括具有刚玉结构的基板材料作为主要成分的基底基板，或者包括具有β-gallia结构的基板材料作为主要成分的基底基板、包括具有六方晶结构的基板材料作为主要成分的基底基板等。这里，“主要成分”是指具有所述特定的晶体结构的基板材料以原子比计，相对于基板材料的全部成分，优选含有50％以上，更优选含有70％以上，进一步优选含有90％以上，可以为100％。
基板材料只要不阻碍本发明的目的则并不特别限定，可以是公知的材料。作为具有前述的刚玉结构的基板材料，优选地，例如可以举出α-Al2O3的(蓝宝石基板)或α-Ga2O3，可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等作为更优选的例子。作为以具有β-gallia结构的基板材料为主要成分的基底基板，例如可以举出β-Ga2O3基板或包括Ga2O3和Al2O3的Al2O3大于0wt％且为60wt％以下的混晶体基板等。另外，作为以具有六方晶结构的基板材料为主要成分的基底基板，例如可以举出SiC基板、ZnO基板、GaN基板等。
在本发明的实施方式中，也可以在所述成膜工序之后进行退火处理。退火的处理温度只要不阻碍本发明的目的则并不特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，退火处理只要不阻碍本发明的目的，可以在任何气氛下进行。可以在非氧气氛下，也可以在氧气氛下。作为非氧气氛下，例如可以举出非活性气体气氛下(例如氮气气氛下)或还原气体气氛下等，但是在本发明的实施方式中，优选为非活性气体气氛下，更优选为氮气气氛下。
另外，在本发明的实施方式中，可以在所述基体上直接设置所述半导体膜，也可以经由应力驰豫层(例如缓冲层、ELO层等)、剥离牺牲层等其他层设置所述半导体膜。各层的形成手段并不特别限定，可以是公知的手段，但是在本发明的实施方式中，优选雾化CVD法。
在本发明的实施方式中，可以在使用从所述基体等剥离所述半导体膜等公知的手段之后作为所述半导体层用于半导体装置，也可以直接作为所述半导体层用于半导体装置。
本发明的半导体装置对各种半导体元件有用，特别是对功率器件有用。另外，半导体元件可以分类为：电极形成在半导体层的单面侧，在与半导体层的膜厚方向垂直的方向上流过电流的横向型元件(横向型器件)；在半导体层的正反两面侧分别具有电极，在半导体层的膜厚方向上流过电流的纵向型元件(纵向型器件)，在本发明的实施方式中，所述半导体元件既可以优选用于横向型器件也可以优选用于纵向型器件，其中优选用于纵向型器件。作为所述半导体元件，例如可以举出金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、金属氧化膜半导体场效应晶体管(MOSFET)、静电感应晶体管(SIT)、结型场效应晶体管(JFET)或绝缘栅型双极晶体管(IGBT)等。在本发明的实施方式中，所述半导体装置优选为MOSFET、SIT、JFET或IGBT，更优选为MOSFET或IGBT。
以下，使用附图说明所述半导体装置的优选例，但是本发明并不限定于这些实施方式。此外，在以下例示的半导体装置中，只要不阻碍本发明的目的，可以进一步包括其他层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其他中间层等)等，另外，也可以适当省略缓冲层(缓冲层)等。
图1示出了作为本发明的优选实施方式之一的金属氧化膜半导体场效应晶体管(MOSFET)的主要部分。图1的MOSFET具备漏电极5c、n+型半导体层3、作为漂移层的n-型半导体层7、高电阻层(电流阻断区域)2、沟道层6、源极区域(n+型半导体层)1、栅极绝缘膜4、栅电极5a和源电极5b。在图1的MOSFET中，如图1所示，在漏电极5c上依次形成有n+型半导体层3、n-型半导体层(漂移层)7、电流阻断层2、沟道层6和n+型半导体层(源极层)1。这里，所述n+型半导体层3、n-型半导体层7、沟道层6、电流阻断层2、n+型半导体层1构成结晶性氧化物半导体层8。此外，高电阻层(电流阻断区域)2通过离子注入形成，是包括离子注入引起的晶体缺陷的层。在图1的MOSFET的导通状态下，在与所述源电极5b的漏电极5c之间施加电压，在所述栅电极5a对所述源电极5b施加正电压时，电子(空穴)被注入沟道层6并接通。断开状态通过使所述栅电极的电压设为0V，从而成为沟道层6充满耗尽层的状态并关断。在本发明的实施方式中，由于使用这样的高电阻层(电流阻断区域)，因此能够在保持所述半导体装置的MOSFET工作的同时，进一步提高耐压性。另外，所述源电极5b与所述高电阻层(电流阻断区域)2形成直接接触。通过采用这样的结构，由于在所述源电极和所述高电阻层(电流阻断区域)2之间良好地进行电子的交换，因此能够进一步提高半导体装置(MOSFET)的响应性。此外，所述电流阻断层从结晶氧化物半导体层8的厚度方向来看与所述源电极在俯视中重叠，且与沟道层的一部分在俯视中重叠。此外，所述电流阻断层构成为，从所述结晶性氧化物半导体层8的厚度方向来看，不与所述沟道层的一部分重叠。通过这样的结构，在维持电流阻断效果的同时确保电流路径。另外，所述电流路径的宽度W只要不阻碍本发明的目的则并不特别限定。在本发明的实施方式中，特别是在使用氧化镓等带隙大的材料作为漂移层的情况下，优选地，所述电流路径的宽度W为2μm以下。另外，所述电流阻断层的厚度d只要不阻碍本发明的目的也并不特别限定。在本发明的实施方式中，特别是在使用氧化镓等带隙大的材料作为漂移层的情况下，所述电流阻断层的厚度d优选为0.15μm以上，更优选为0.2μm以上。作为其他优选的实施方式，在图1的半导体装置中，源极区域(n+型半导体层)1也可以至少一部分埋入沟道层6内。图4示出了源极区域(n+型半导体层)1埋入沟道层6内的情况的例子。根据图4所示的结构，难以产生与栅极绝缘膜有关的电场的电场集中，能够进一步提高栅极绝缘膜的可靠性。另外，图11示出了作为本发明的优选实施方式之一的金属氧化膜半导体场效应晶体管(MOSFET)的主要部分。图11的MOSFET与图1的MOSFET的不同之处在于，高电阻层(电流阻断区域)通过外延生长设置在漂移层7上。
图1、图4及图11的各层的形成手段只要不阻碍本发明的目的则并不特别限定，可以是公知的手段。例如，可以举出通过真空蒸镀法、CVD法、溅射法、各种涂布技术成膜后，通过光刻法进行图案化的手段或者使用印刷技术等直接进行图案化的手段等。
以下，使用制造图1的半导体装置的优选例，更详细地说明本发明。图2的(a)示出在基板9上依次层叠有n+型半导体层3和漂移层(n型半导体层)7的层叠结构体。在图2的(a)的层叠体的所述漂移层(n-型半导体层)7中，使用离子注入形成电流阻断层(晶体缺陷区域)2，接着，通过形成沟道层6、作为源极区域的n+型半导体层1，得到图2的(b)的层叠体。所述离子注入的注入能量并不特别限定。在本发明的实施方式中，所述离子注入的注入能量例如在10keV～500keV的范围内。此外，所述n+型半导体层1例如使用雾化CVD法等外延生长方法成膜后，使用公知的蚀刻技术进行蚀刻，由此形成图案。接着，通过在图2的(b)的层叠体上形成栅极绝缘膜4和栅电极5a，从而得到图2的(c)的层叠体。所述栅极绝缘膜4和所述栅电极5a分别使用公知的成膜方法成膜后，使用公知的蚀刻技术进行蚀刻，从而能够加工成图2的(c)所示的形状。
接着，在图2的(c)的层叠体上，使用公知的成膜方法形成源电极5b，得到图3的(d)的层叠体。作为所述源电极5b的成膜方法，可以举出上述的干法或湿法等。接着，去除图3的(d)的层叠体中的基板9后，使用公知的成膜方法形成漏电极5c，从而能够得到图3的(e)的半导体装置。如上所述，由于图3的(e)的半导体装置具备由晶体缺陷区域构成的电流阻断区域，因此在保持MOSFET工作(正常关断工作)的同时，耐压性更优异。
另外，使用设备模拟验证了本发明的电流阻断区域中的电子陷阱密度使耐压性提高的效果。结果如图5所示。由图5可知，所述电流阻断区域的电子陷阱密度优选为4×1018/cm3以上。通过采用这样的优选范围，从而能够进一步促进所述电子阻断区域的耐压的提高效果。此外，所述陷阱密度能够使用例如DLTS(Deep Level Transient Spectroscopy，深能级瞬态谱)法测定。
上述的本发明的实施方式所涉及的半导体装置为了发挥上述的功能，能够适用于逆变器或转换器等功率转换装置。更具体而言，能够适用作为开关元件的晶闸管、功率晶体管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等。图7是示出使用了本发明的实施方式所涉及的半导体装置的控制系统的一例的方框结构图，图8是该控制系统的电路图，特别是适合搭载于电动汽车(Electric Vehicle)的控制系统。
如图7所示，控制系统500具有电池(电源)501、升压转换器502、降压转换器503、逆变器504、发动机(驱动对象)505、驱动控制部506，它们搭载在电动汽车上。电池501例如由镍氢电池或锂离子电池等蓄电池构成，通过在供电站充电或减速时的再生能量等来储藏电力，并且能够输出电动汽车的行驶系统或电装系统的工作所需的直流电压。升压转换器502例如是搭载了斩波电路的电压转换装置，能够通过斩波电路的开关工作将从电池501供给的例如200V的直流电压升压到例如650V，并输出到发动机等行驶系统。降压转换器503也同样是搭载了斩波电路的电压转换装置，通过将从电池501供给的例如200V的直流电压降压到例如12V左右，从而能够输出到包括电源窗和动力转向器，或者车载的电气设备等的电装系统。
逆变器504通过开关工作将从升压转换器502供给的直流电压转换为三相的交流电压，并输出到发动机505。发动机505是构成电动汽车的行驶系统的三相交流发动机，由从逆变器504输出的三相交流电压旋转驱动，其旋转驱动力经由未图示的变速器等传递给电动汽车的车轮。
另一方面，使用未图示的各种传感器，从行驶中的电动汽车测量车轮的转速、扭矩、加速器踏板的踏入量(加速量)等实测值，这些测量信号被输入到驱动控制部506。另外，同时，逆变器504的输出电压值也被输入到驱动控制部506。由于驱动控制部506具有具备CPU(Central Processing Unit，中央处理器)等运算部、存储器等数据保存部的控制器的功能，因此通过使用输入的测量信号生成控制信号并作为反馈信号输出到逆变器504，从而控制开关元件的开关工作。由此，通过逆变器504对发动机505施加的交流电压瞬间被修正，从而能够正确地执行电动汽车的运转控制，实现电动汽车的安全、舒适的工作。此外，通过将来自驱动控制部506的反馈信号提供给升压转换器502，从而也能够控制向逆变器504的输出电压。
图8是除了图7中的降压转换器503以外的电路结构，即仅示出用于驱动发动机505的结构的电路结构。如该图所示，本发明的半导体装置通过作为例如肖特基势垒二极管而用在升压转换器502和逆变器504中，从而提供开关控制。在升压转换器502中组装在斩波电路中进行斩波控制，另外在逆变器504中组装在包括IGBT的开关电路中而进行开关控制。此外，通过使电感器(线圈等)介于电池501的输出中来实现电流的稳定化，并且通过使电容器(电解电容器等)介于电池501、升压转换器502、逆变器504各自之间来实现电压的稳定化。
另外，如图8中虚线所示，在驱动控制部506内设置有由CPU(Central ProcessingUnit，中央处理器)构成的运算部507和由非易失性存储器构成的存储部508。输入到驱动控制部506的信号被提供给运算部507，通过进行必要的运算，生成对于各半导体元件的反馈信号。另外，存储部508暂时保持运算部507的运算结果，或者以表格的形式积蓄驱动控制所需的物理常数或函数等，并适当地输出到运算部507。运算部507和存储部508能够采用公知的结构，其处理能力等也能够任意选择。
如图7或图8所示，在控制系统500中，升压转换器502、降压转换器503、逆变器504的开关工作使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。这些半导体元件通过使用氧化镓(Ga2O3)，特别是刚玉型氧化镓(α-Ga2O3)作为其材料，从而开关特性大幅提高。进而，通过适用本发明所涉及的半导体装置等，能够期待极为良好的开关特性，并且能够实现控制系统500的进一步小型化和成本降低。即，升压转换器502、降压转换器503、逆变器504分别能够期待本发明的效果，在它们中的任意一个或者任意两个以上的组合、或者包括驱动控制部506的方式中的任意一个都能够期待本发明的效果。
此外，上述的控制系统500不仅能够将本发明的半导体装置适用于电动汽车的控制系统，还能够适用于将来自直流电源的功率进行升压/降压，或从直流向交流进行功率转换等所有用途的控制系统。另外，也能够使用太阳能电池等电源作为电池。
图9是示出采用了本发明的实施方式所涉及的半导体装置的控制系统的另一例的方框结构图，图10是该控制系统的电路图，是适合搭载于以来自交流电源的功率工作的基础设施设备或家电设备等的控制系统。
如图9所示，控制系统600由于输入从外部的例如三相交流电源(电源)601供给的功率，因此具有AC/DC转换器602、逆变器604、发动机(驱动对象)605、驱动控制部606，它们能够搭载在各种设备(后述)上。三相交流电源601例如是电力公司的发电设施(火力发电站、水力发电站、地热发电站、原子能发电站等)，其输出经由变电所降压的同时作为交流电压供给。另外，例如以自家发电机等的形态设置在大楼内或附近设施内并通过电力电缆供给。AC/DC转换器602是将交流电压转换为直流电压的电压转换装置，将从三相交流电源601供给的100V或200V的交流电压转换为规定的直流电压。具体而言，通过电压变换转换为3.3V、5V或12V等通常使用的期望的直流电压。在驱动对象为发动机的情况下，进行向12V的转换。此外，也可以采用单相交流电源来代替三相交流电源，在该情况下，只要将AC/DC转换器设为单相输入，则能够采用同样的系统结构。
逆变器604通过开关工作将从AC/DC转换器602提供的直流电压转换为三相的交流电压，并输出到发动机605。发动机604根据控制对象的不同，其形态也不同，但是在控制对象为电车的情况下驱动车轮，在工厂设备的情况下驱动泵或各种动力源，在家电设备的情况下驱动压缩机等的三相交流发动机，通过从逆变器604输出的三相的交流电压旋转驱动，将该旋转驱动力传递给未图示的驱动对象。
此外，在例如家电设备中，能够直接供给从AC/DC转换器302输出的直流电压的驱动对象也很多(例如个人计算机、LED照明设备、影像设备、音响设备等)，在这种情况下控制系统600不需要逆变器604，如图14中所示，从AC/DC转换器602向驱动对象供给直流电压。在这种情况下，向例如个人计算机等提供3.3V的直流电压，向LED照明设备等供给5V的直流电压。
另一方面，使用未图示的各种传感器，测量驱动对象的转速、扭矩、或者驱动对象的周边环境的温度、流量等实测值，这些测量信号被输入到驱动控制部606。另外，同时，逆变器604的输出电压值也被输入到驱动控制部606。基于这些测量信号，驱动控制部606向逆变器604提供反馈信号，控制开关元件的开关工作。由此，通过逆变器604向发动机605提供的交流电压瞬间被修正，从而能够正确地执行驱动对象的运转控制，实现驱动对象的稳定工作。另外，如上所述，在驱动对象能够以直流电压驱动的情况下，也能够代替对逆变器的反馈而对AC/DC转换器602进行反馈控制。
图10示出图9的电路结构。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被采用在AC/DC转换器602和逆变器604中，从而提供开关控制。AC/DC转换器602例如使用将肖特基势垒二极管电路构成为桥状的结构，通过将输入电压的负电压部分转换整流为正电压来进行直流转换。另外，在逆变器604中，组装在IGBT中的开关电路中进行开关控制。此外，通过在AC/DC转换器602和逆变器604之间插入电容器(电解电容器等)来实现电压的稳定化。
另外，如图10中虚线所示，在驱动控制部606内设置有由CPU构成的运算部607和由非易失性存储器构成的存储部608。输入到驱动控制部606的信号被提供给运算部607，通过进行必要的运算，生成对于各半导体元件的反馈信号。另外，存储部608暂时保持运算部607的运算结果，或者以表格的形式积蓄驱动控制所需的物理常数或函数等，并适当地输出到运算部607。运算部607和存储部608能够采用公知的结构，其处理能力等也能够任意选择。
在这样的控制系统600中，与图7或图8所示的控制系统500同样，在AC/DC转换器602或逆变器604的整流工作或开关工作中，使用二极管或作为开关元件的晶闸管、功率晶体管、IGBT、MOSFET等。这些半导体元件通过使用氧化镓(Ga2O3)，特别是刚玉型氧化镓(α-Ga2O3)作为其材料，从而开关特性提高。进而，通过适用本发明所涉及的半导体膜或半导体装置，能够期待极为良好的开关特性，并且能够实现控制系统600的进一步小型化和成本降低。即，AC/DC转换器602、逆变器604分别能够期待本发明的效果，在它们中的任一个或组合、或者包括驱动控制部606的方式中的任一个都能够期待本发明的效果。
此外，在图9及图10中，例示了发动机605作为驱动对象，但驱动对象并不一定限定于机械地工作，能够将需要交流电压的多个设备作为对象。在控制系统600中，只要能够适用从交流电源输入电力来驱动驱动对象，则能够为了用于以基础设施设备(例如大楼或工厂等的电力设备、通信设备、交通管制设备、上下水处理设备、系统设备、省力设备、电车等)或家电设备(例如冰箱、洗衣机、个人计算机、LED照明设备、影像设备、音响设备等)等设备为对象的驱动控制而进行搭载。
工业上的可利用性
本发明的半导体装置能够用于半导体(例如化合物半导体电子器件等)、电子部件/电气设备部件、光学/电子照片关联装置、工业部件等所有领域，特别地对功率器件有用。
附图标记说明
1源极区域(n+型半导体层)
2高电阻层(电流阻断区域)
3n-型半导体层
4a栅极绝缘膜
4b层间绝缘膜
5a栅电极
5b源电极
5c漏电极
6沟道层
7n-型半导体层
8结晶性氧化物半导体层
9基板
21成膜装置(雾化CVD装置)
22a载气源
22b载气(稀释)源
23a流量调节阀
23b流量调节阀
24雾化发生源
24a原料溶液
24b原料微粒
25容器
25a水
26超声波振子
27成膜室
28加热板
29供给管
30基板
500控制系统
501电池(电源)
502升压转换器
503降压转换器
504逆变器
505发动机(驱动对象)
506驱动控制部
507运算部
508存储部
600控制系统
601三相交流电源(电源)
602AC/DC转换器
604逆变器
605发动机(驱动对象)
606驱动控制部
607运算部
608存储部

Claims (11)

1.一种半导体装置，至少具备：结晶性氧化物半导体层，包括沟道层、漂移层和源极区域；栅电极，经由栅极绝缘膜配置在该沟道层上；电流阻断区域，配置在所述沟道层与所述漂移层之间；以及源电极，设置在所述源极区域上，所述半导体装置的特征在于，
所述电流阻断区域由高电阻层构成，所述源电极与所述电流阻断区域形成接触。
2.根据权利要求1所述的半导体装置，其中，所述源电极与所述电流阻断区域直接接触。
3.根据权利要求1或2所述的半导体装置，其中，所述结晶性氧化物半导体层含有选自铝、铟和镓中的至少一种金属。
4.根据权利要求1～3中任一项所述的半导体装置，其中，所述结晶性氧化物半导体层具有刚玉结构。
5.根据权利要求1～4中任一项所述的半导体装置，其中，所述电流阻断区域包括掺杂剂。
6.根据权利要求5所述的半导体装置，其中，所述电流阻断区域中的所述掺杂剂浓度为1.0×1017/cm3以上。
7.根据权利要求1～6中任一项所述的半导体装置，其中，所述电流阻断区域为离子注入区域。
8.根据权利要求1～7中任一项所述的半导体装置，其中，所述电流阻断区域的电子陷阱密度为4.0×1018/cm3以上。
9.根据权利要求1～8中任一项所述的半导体装置，其中，所述半导体装置为晶体管。
10.一种功率转换装置，其中，使用权利要求1～9中任一项所述的半导体装置。
11.一种控制系统，其中，使用权利要求1～9中任一项所述的半导体装置。
CN202280031272.0A 2021-04-26 2022-04-25 半导体装置 Pending CN117223111A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021074520 2021-04-26
JP2021-074520 2021-04-26
PCT/JP2022/018788 WO2022230832A1 (ja) 2021-04-26 2022-04-25 半導体装置

Publications (1)

Publication Number Publication Date
CN117223111A true CN117223111A (zh) 2023-12-12

Family

ID=83848096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280031272.0A Pending CN117223111A (zh) 2021-04-26 2022-04-25 半导体装置

Country Status (5)

Country Link
US (1) US20240055510A1 (zh)
EP (1) EP4333076A1 (zh)
JP (1) JPWO2022230832A1 (zh)
CN (1) CN117223111A (zh)
WO (1) WO2022230832A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
JP7008293B2 (ja) 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子

Also Published As

Publication number Publication date
EP4333076A1 (en) 2024-03-06
WO2022230832A1 (ja) 2022-11-03
US20240055510A1 (en) 2024-02-15
JPWO2022230832A1 (zh) 2022-11-03

Similar Documents

Publication Publication Date Title
US11855135B2 (en) Semiconductor device
CN117223111A (zh) 半导体装置
WO2022230830A1 (ja) 半導体装置
WO2022230834A1 (ja) 半導体装置
CN117441234A (zh) 半导体装置
WO2022210615A1 (ja) 半導体装置
WO2023136309A1 (ja) 半導体装置
US20220393037A1 (en) Semiconductor device
EP4102575A1 (en) Semiconductor device
EP4261892A1 (en) Semiconductor device
WO2022030650A1 (ja) 半導体素子および半導体装置
US20230290888A1 (en) Semiconductor element and semiconductor device
WO2024005152A1 (ja) 半導体装置および半導体装置の製造方法
JP2022187481A (ja) 半導体装置
WO2024005153A1 (ja) 半導体装置および半導体装置の製造方法
JP2022187480A (ja) 半導体装置
WO2023145912A1 (ja) 積層構造体、半導体素子および半導体装置
WO2023145910A1 (ja) 積層構造体、半導体素子および半導体装置
CN117751435A (zh) 氧化物半导体及半导体装置
CN117751457A (zh) 氧化物结晶、结晶性氧化物膜、结晶性层叠结构体及半导体装置
CN117730402A (zh) 结晶性氧化物膜及半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination