CN117220639A - 适用于无线接收机中输入宽带匹配电路架构及电子芯片 - Google Patents

Abstract

本发明涉及电子技术领域，尤其涉及一种适用于无线接收机中输入宽带匹配电路架构及电子芯片，所述电路架构包括电感元件、信号放大电路、直通电路以及信号缩放电路；所述电感元件的输入端为所述电路架构的输入端；所述电感元件的输出端分别连接所述信号放大电路、所述直通电路以及所述信号缩放电路；所述电路架构还包括开关管组，通过调节所述开关管组的导通状态以导通所述信号放大电路、所述直通电路以及所述信号缩放电路中其中之一。本申请提供的电路架构通过调节开关管组的工作状态以对无线接收机输入的信号进行增益或衰减调整，简化电路、增加电路的鲁棒性，节省芯片的面积。

Description

适用于无线接收机中输入宽带匹配电路架构及电子芯片

技术领域

本发明涉及电子技术领域，尤其是涉及一种适用于无线接收机中输入宽带匹配电路架构及电子芯片。

背景技术

随着无线通信的发展，不断涌现出许多新技术，也对接收机提出了更高的要求。接收机在工作过程中，由于天线接收到的信号强弱时刻在发生变化，为了不影响接收机后级的ADC（模数转换器）性能，接收机芯片需要切换不同的接收链路高低增益挡位来应对通带阻塞的发生。高增益挡切换为LNA（低噪声放大器）通路，低增益档切换为bypass（旁路）通路，但在切换的时候，一方面LNA通路和Bypass通路的输入阻抗并不一致，另外一方面bypass通路的直通模式和衰减模式的输入阻抗也不一致。这都会导致接收机的输入回波损耗发生变化，不能满足不同增益挡位下都要匹配良好的要求。

一般传统的做法是将bypass通路的负载尽量设置为接近LNA通路的输入高阻，但是这样会导致负载阻抗偏高，影响接收机的线性度。另外常见的做法还有将宽频带拆分成数个窄频带通道，每个通道给予相应的窄带匹配，这种做法的缺点是不能复用同一个LNA（低噪声放大器），从而增加了芯片的功耗和面积。

发明内容

有鉴于此，本发明的目的在于提供一种适用于无线接收机中输入宽带匹配电路架构及电子芯片，以在不损失芯片面积和性能的前提下，改善宽带接收机在不同高低增益切换场景下的输入匹配问题。

第一方面，本发明实施例提供了一种适用于无线接收机中输入宽带匹配电路架构，所述电路架构包括：电感元件、信号放大电路、直通电路以及信号缩放电路；

所述电感元件的输入端为所述电路架构的输入端；所述电感元件的输出端分别连接所述信号放大电路、所述直通电路以及所述信号缩放电路；

所述电路架构还包括开关管组，通过调节所述开关管组的导通状态以导通所述信号放大电路、所述直通电路以及所述信号缩放电路中其中之一。

结合第一方面，所述开关管组包括：第一至第五MOS管；

第一MOS管，所述第一MOS管的源极与所述电感元件的输出端电性连接，所述第一MOS管的漏极与所述信号放大电路电性连接；

第二MOS管，所述第二MOS管的漏极与所述第一MOS管的漏极和所述信号放大电路的输入端电性连接，所述第二MOS管的源极接地；

第三MOS管，所述第三MOS管的源极与所述电感元件的输出端、所述第一MOS管的源极电性连接，所述第三MOS管的漏极与所述直通电路的输入端以及所述信号缩放电路的输入端电性连接；

第四MOS管，所述第四MOS管的漏极与所述第三MOS管的漏极和所述信号缩放电路的输入端、所述直通电路的输入端分别电性连接，所述第四MOS管的源极接地；

第五MOS管，所述第五MOS管的源极端接地，所述第五MOS管的漏极连接第一电容的一端，所述第一电容的另一端分别与第三MOS管的漏极、所述第四MOS管的漏极、所述直通电路的输入端、所述信号缩放电路的输出端电性连接；

其中，通过调节所述第一至第五MOS管的导通状态以导通或阻断所述信号放大电路或所述直通电路或所述信号缩放电路。

结合第一方面，所述信号放大电路包括：低噪声放大器；

所述低噪声放大器的输入端与第一MOS管的漏极电性连接；所述低噪声放大器的输出端为所述信号放大电路的输出端，与第一目标电路电性连接；所述低噪声放大器用于将接收到信号放大后输出至第一目标电路。

结合第一方面，所述信号放大电路还包括：静电防护电路；

所述静电防护电路的输入端与所述电感元件的输出端和所述第一MOS管的源极电性连接；所述静电防护电路的输出端接地，用于静电防护。

结合第一方面，所述第一MOS管、导通，所述第二MOS管、所述第三MOS管、所述第五MOS管关断的状态下，信号经由电感元件流向所述信号放大电路以对信号放大后输出至第一目标电路。

结合第一方面，所述直通电路包括第六MOS管，所述第六MOS管的源极与第三MOS管的漏极电性连接，所述第六MOS管的漏极与第二目标电路电性连接，通过调节所述第六MOS管的开关状态，以导通所述直通电路与所述信号缩放电路中的一个。

结合第一方面，所述信号缩放电路包括：

数控衰减器，所述数控衰减器的输入端与所述第三MOS管的漏极、所述第六MOS管的源极电性连接；

所述数控衰减器的输出端与所述第六MOS管的漏极电信连接作为所述信号缩放电路的输出端与第二目标电路电性连接；所述数控衰减器用于对输入的信号进行缩放并输出至第二目标电路；

所述数控衰减器的输入端还与所述第一电容电性连接。

结合第一方面，所述第二MOS管、所述第三MOS管和所述第五MOS管导通，所述第一MOS管、所述第四MOS管和所述第六MOS管关断的状态下，信号经由电感元件流向所述信号缩放电路以对信号缩放后输出至第二目标电路；

所述第二MOS管、所述第三MOS管和所述第六MOS管导通，所述第一MOS管、所述第四MOS管和所述第五MOS管关断的状态下，信号经由电感元件流向所述直通电路后输出至第二目标电路。

结合第一方面，所述电路架构还包括：电容阵列，所述电容阵列的一端与所述第三MOS管的漏极、所述直通电路的输入端和所述信号缩放电路的输入端电性连接，所述电容阵列的另一端接地。

第二方面，本申请提供一种电子芯片，包括芯片本体和上述的电路架构，所述电路架构集成于所述芯片本体。

本发明实施例带来了以下有益效果：本发明提供了一种适用于无线接收机中输入宽带匹配电路架构及电子芯片，所述电路架构包括电感元件、信号放大电路、直通电路以及信号缩放电路；所述电感元件的输入端为所述电路架构的输入端；所述电感元件的输出端分别连接所述信号放大电路、所述直通电路以及所述信号缩放电路；所述电路架构还包括开关管组，通过调节所述开关管组的导通状态以导通所述信号放大电路、所述直通电路以及所述信号缩放电路中其中之一。

本申请提供的电路架构通过调节开关管组的工作状态以对无线接收机输入的信号进行增益或衰减调整，简化电路、增加电路的鲁棒性，节省芯片的面积。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供适用于无线接收机中输入宽带匹配电路架构的结构示意图；

图2为当接收机处于LNA模式时本发明实施例提供的电路架构中信号流向图；

图3为当接收机处于Bypass直通模式时本发明实施例提供的电路架构中信号流向图；

图4为接收机处于Bypass衰减模式时本发明实施例提供的电路架构中信号流向图；

图5为当接收机处于LNA模式时本发明实施例提供的电路架构的信号输入端测得的输入阻抗对应的史密斯圆图示意图；

图6为当接收机处于LNA模式时本发明实施例提供的电路架构在信号输入端测得的输入回波损耗示意图；

图7为当接收机处于Bypass直通模式时本发明实施例提供的电路架构中电容矩阵的电容值为最大值情况下输入阻抗对应的史密斯圆图示意图；

图8为当接收机处于Bypass直通模式时本发明实施例提供的电路架构中电容矩阵的电容值为中间值情况下输入阻抗对应的史密斯圆图示意图；

图9为当接收机处于Bypass直通模式时本发明实施例提供的电路架构中电容矩阵的电容值为最小值情况下输入阻抗对应的史密斯圆图示意图；

图10为当接收机处于Bypass直通模式时本发明实施例提供的电路架构中电容矩阵的电容值不同情况下输入端测得的输入回波损耗示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了便于对本实施例进行理解，下面先对本申请设计的技术用语进行简单介绍。

电感，是用绝缘导线（例如漆包线、纱包线等）或金属走线绕制而成的电磁感应元件。主要作用是对交流信号进行隔离、滤波或与电容器、电阻器等组成谐振电路。

低噪声放大器，噪声系数很低的放大器。一般用作各类无线电接收机的高频或中频前置放大器，以及高灵敏度电子探测设备的放大电路。在放大微弱信号的场合，放大器自身的噪声对信号的干扰可能很严重，因此需要减小这种噪声，以提高输出的信噪比。

数控衰减器是一种电子器件，用于控制信号的强度或功率。它的作用原理基于电阻的变化。数控衰减器通常由可调的电阻网络组成，通过调节电阻的大小来控制信号的衰减量。当电阻值较大时，信号通过数控衰减器时会受到较大的衰减，而当电阻值较小时，信号的衰减量就会减小。

在介绍了本申请涉及的技术用语后，接下来，对本申请实施例的应用场景和设计思想进行简单介绍。

随着无线通信的发展，不断涌现出许多新技术，也对接收机提出了更高的要求。例如当前主流的WiFi 6（802.11ax）技术对接收机的性能要求非常高，需要具备更快的速度、更高的带宽、更好的性能才能支持其数据传输。Wi-Fi 6支持的数据传输速度最高可达10Gbps，比上一代Wi-Fi 5（802.11ac）快了4倍。Wi-Fi 6可以拆分数据流，使更多的数据可以在同一时间传输，最大子带宽可达160 MHz，比Wi-Fi 5高出一倍。这些应用需求对接收机的工作频率和工作带宽提出了更高的要求。

接收机面临的一个挑战是“切换高低增益挡位时的输入匹配问题”。由于天线接收到的信号强弱时刻在发生变化，为了不影响接收机后级的ADC（模数转换器）性能，接收机芯片需要切换不同的接收链路高低增益挡位来应对通带阻塞的发生，高增益挡切换为LNA（低噪声放大器）通路，低增益档切换为bypass（旁路）通路，但在切换的时候，一方面LNA通路和Bypass通路的输入阻抗并不一致，另外一方面bypass通路的直通模式和衰减模式的输入阻抗也不一致。这都会导致接收机的输入回波损耗发生变化，不能满足不同增益挡位下都要匹配良好的要求。接收机面临的另一个挑战是“高频宽频带匹配问题”。在工作频率较高时，宽频带匹配的传统做法一般通过使用多级电感和电容来实现展宽带宽的目的，但片上集成无源器件（L/C）具有一定的Q值（即损耗），当使用到较多的无源器件数量时，会引入更高的额外插损，从而恶化接收机噪声性能。宽带匹配中用到的数个电感也会占用芯片die上面积，从而增加芯片制造成本。另外常见的做法还有将宽频带拆分成数个窄频带通道，每个通道给予相应的窄带匹配，这种做法的缺点是不能复用同一个LNA（低噪声放大器21），从而增加了芯片的功耗和面积。

基于此，本申请提供一种适用于无线接收机中输入宽带匹配电路架构，旨在不牺牲面积和性能的前提下，改善宽带接收机在不同高低增益切换场景下的输入匹配问题。

实施例1

结合图1所示，本申请提供一种适用于无线接收机中输入宽带匹配电路架构，该电路架构包括：电感元件1、信号放大电路2、直通电路3以及信号缩放电路4；

电感元件1的输入端为电路架构的输入端；电感元件1的输出端分别连接信号放大电路2、直通电路3以及信号缩放电路4；

电路架构还包括开关管组5，通过调节开关管组5内开关管的导通状态以导通信号放大电路2、直通电路3以及信号缩放电路4中其中之一。

通过调节开关管组的工作状态以对无线接收机输入的信号进行增益或衰减调整，简化电路、增加电路的鲁棒性，节省芯片的面积。这样，正在不牺牲面积和性能的前提下，改善宽带接收机在不同高低增益切换场景下的输入匹配问题。

结合第一方面，开关管组5包括：第一MOS管51、第二MOS管52、第三MOS管53、第四MOS管54和，第五MOS管55。

第一MOS管51，第一MOS管51的源极与电感元件1的输出端电性连接，第一MOS管51的漏极与信号放大电路2电性连接。

第二MOS管52的漏极与第一MOS管51的漏极和信号放大电路2的输入端电性连接，第二MOS管52的源极接地。

第三MOS管53的源极与所述电感元件的输出端、所述第一MOS管的源极电性连接，所述第三MOS管的漏极与直通电路3的输入端以及信号缩放电路4的输入端电性连接。

第四MOS管54的漏极与第三MOS管53的漏极和信号缩放电路4的输入端、直通电路3的输入端分别电性连接，第四MOS管54的源极接地。

第五MOS管55的源极端接地，第五MOS管的漏极连接第一电容的一端，第一电容的另一端分别与第三MOS管53的漏极、第四MOS管54的漏极、直通电路3的输入端、信号缩放电路4的输出端电性连接。

其中，通过调节第一至第五MOS管的导通状态以导通或阻断信号放大电路2或直通电路3或信号缩放电路4。

结合第一方面，信号放大电路2包括：低噪声放大器21。

低噪声放大器21的输入端与第一MOS管51的漏极电性连接；低噪声放大器21的输出端为信号放大电路2的输出端，与第一目标电路电性连接；低噪声放大器21用于将接收到信号放大后输出至第一目标电路。

结合第一方面，信号放大电路2还包括：

静电防护电路6，静电防护电路6的输入端与电感元件1的输出端和第一MOS管51的源极电性连接；静电防护电路6的输出端接地，用于静电防护。

结合图2所示，当接收机处于LNA模式时（即信号放大模式时）信号如虚线所示，第一MOS管51、第四MOS管54导通，分别等效为电阻Ron1和Ron4；第二MOS管52、第三MOS管53、第五MOS管55和第六MOS管56关断，分别等效为电容Coff2、Coff3、Coff5和Coff6，此时由于Coff3对高频信号为千欧姆级别的高阻，信号主要通过Ron1流向低噪声放大器的输入端，得到一定的信号增益。

此时，接收机输入口匹配为串联电感-并联电容型匹配电路，其构成为：电感L1串联，电容低噪声放大器21的等效电容C_LNA、静电防护电路6的等效电容Cesd、Coff2和Coff3共同并联到地。由于电阻Ron4为低阻，电容阵列7（Ctn和Mtn）及其后级电路均被短路，对信号通路的匹配电路不构成影响。

此时接收机输入口的输入阻抗实部经过并联到地的电容C_LNA、Cesd、Coff2和Coff3变换为最优噪声源阻抗实部，在工作带宽的中心频点上设置合理的串联匹配电感值，用匹配电感元件1引入的感性虚部将接地电容引入的容性虚部调谐抵消掉，即可得到可以覆盖全频带的良好输入匹配（结合图5、6所示）。具体的，结合图5所示，工作频段为5GHz-6GHz，通过史密斯圆图示意的输入阻抗的实部、虚部，可知全频带均可良好覆盖；结合图6所示，横坐标为频率，纵坐标为输入回损（即输入回波损耗）S11，单位为dB。

结合第一方面，直通电路3包括第六MOS管56，第六MOS管56的源极与第三MOS管53的漏极电性连接，第六MOS管56的漏极端与第二目标电路电性连接；通过调节第六MOS管56的开关状态，以导通直通电路3与信号缩放电路4中的一个。

其中，第六MOS管56与信号缩放电路4并联。

结合第一方面，该电路架构还包括：电容阵列7，电容阵列7的一端与第三MOS管53的漏极、直通电路3的输入端和信号缩放电路4的输入端电性连接，电容阵列7的另一端接地。

具体的，结合图1所示，该电容阵列7包括调频电容和调频开关管。

调频电容的一端与第三MOS管53的漏极电性连接，调频电容的另一端与调频开关管的漏极电性连接；调频开关管的源极接地；电容阵列用7于调节信号输出频率。

具体的，结合图3所示，当接收机处于Bypass直通模式时，信号路径如虚线所示，第二MOS管52、第三MOS管53和第六MOS管56导通，分别等效为电阻Ron2、Ron3和Ron6；第一MOS管51、第四MOS管54和第五MOS管55关断，分别等效为电容Coff1、Coff4和Coff5。

此时，接收机输入口匹配为串联电感-并联电容型匹配电路，其构成为：电感L1串联，电容Coff1、Coff4和电容阵列（Ctn和Mtn）共同并联到地。由于Ron2为低阻，LNA及其后级电路均被短路，对信号通路的匹配电路不构成影响。

此时由于Coff1对高频信号为千欧姆级别的高阻，信号主要通过Ron3和Ron6流向Bypass支路的后级电路，信号大小近似不变。由于输入端的串联匹配电感元件已经固定无法去除，且Bypass电路负载阻抗通常虚部为零，只有实部分量，所以通过加入电容阵列7（Ctn和Mtn）来增加容性虚部，将输入阻抗实部变换为最优噪声源阻抗实部。随着并联到地的电容值增大，且虚部在一定程度上偏离最优噪声源阻抗，故输入回损随频率变化的敏感程度增加。此时通过在不同频点设置不同的电容阵列7的值，即得到覆盖全频带的良好输入匹配。结合图7、图8、图9及图10所示，分别将电容阵列7的值也就是电容值设为最大值、中间值和最小值；结合图7所示，通过史密斯圆图展现输入阻抗的实部、虚部，可以看出此时在工作带宽的偏低频点即5GHz附近，输入阻抗更接近圆心，其回波损耗较好，但在高频处变差；结合图8所示，通过史密斯圆图展现输入阻抗的实部、虚部，可以看出此时在工作带宽的中间频点即5.5GHz附近，输入阻抗更接近圆心，其回波损耗较好，但在低频和高频处变差；结合图9所示，通过史密斯圆图展现输入阻抗的实部、虚部，可以看出此时在工作带宽的偏高频点即6GHz附近，输入阻抗更接近圆心，其回波损耗较好，但在低频处变差；结合图10所示，曲线1，即bypass high freq，代表电容阵列7的值为最小值；曲线2即bypass mid freq，代表电容阵列7的值为中间值；曲线3即bypass low freq，代表电容阵列7的值为最大值，可以看出只要在不同频点分别设置为不同的电容值，就能实现全频段输入回波损耗的良好覆盖。同时，结合图7、图8、图9及图10所示，在接收机处于Bypass直通模式或衰减模式时，只用一组电容值无法覆盖全频段，需要切换不同的电容值。

结合第一方面，信号缩放电路4包括：数控衰减器41。

数控衰减器41的输入端与第三MOS管53的漏极、第六MOS管56电性连接；

数控衰减器41的输出端与第六MOS管56的漏极电性连接作为信号缩放电路4的输出端；数控衰减器41用于对输入的信号进行缩放并输出至第二目标电路；

（1）结合图4虚线所示，当接收机处于Bypass衰减模式时，信号路径第二MOS管52、第三MOS管53和第五MOS管55导通，分别等效为电阻Ron2、Ron3和Ron5；第一MOS管51、第四MOS管54和第六MOS管56关断，分别等效为电容Coff1、Coff4和Coff6，此时由于Coff1和Coff6对高频信号为千欧姆级别的高阻，信号主要通过Ron3流向Bypass支路的数控衰减器31（DSA），信号产生衰减。接收机输入口匹配为串联电感-并联电容型匹配电路，其构成为：电感元件串联，电容Coff1、Coff4、第一电容C1和电容阵列7（Ctn和Mtn）共同并联到地。由于Ron2为低阻，低噪声放大器21及其后级电路均被短路，对信号通路的匹配电路不构成影响。由于数控衰减器31的输入阻抗小于Bypass直通模式时后级电路负载阻抗，在Bypass直通模式匹配的基础上，额外地将第一电容C1并联到地的第四MOS管54支路导通，即可将输入阻抗实部变换为最优噪声源阻抗实部，实现覆盖全频带的良好输入匹配（结合图9、图10所示）。

第二方面，本申请提供一种电子芯片，包括芯片本体和如上述的电路架构，上述电路架构集成于芯片本体。从而实现了在不牺牲面积和性能的前提下，改善宽带接收机在不同高低增益切换场景下的输入匹配问题。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.适用于无线接收机中输入宽带匹配电路架构，其特征在于，所述电路架构包括：电感元件、信号放大电路、直通电路以及信号缩放电路；

所述电感元件的输入端为所述电路架构的输入端；所述电感元件的输出端分别连接所述信号放大电路、所述直通电路以及所述信号缩放电路；

所述电路架构还包括开关管组，通过调节所述开关管组的导通状态以导通所述信号放大电路、所述直通电路以及所述信号缩放电路中其中之一。

2.根据权利要求1所述的电路架构，其特征在于，所述信号放大电路包括：所述开关管组包括：第一至第五MOS管；

第一MOS管，所述第一MOS管的源极与所述电感元件的输出端电性连接，所述第一MOS管的漏极与所述信号放大电路电性连接；

第二MOS管，所述第二MOS管的漏极与所述第一MOS管的漏极和所述信号放大电路的输入端电性连接，所述第二MOS管的源极接地；

第三MOS管，所述第三MOS管的源极与所述电感元件的输出端、所述第一MOS管的源极电性连接，所述第三MOS管的漏极与所述直通电路的输入端以及所述信号缩放电路的输入端电性连接；

第四MOS管，所述第四MOS管的漏极与所述第三MOS管的漏极和所述信号缩放电路的输入端、所述直通电路的输入端分别电性连接，所述第四MOS管的源极接地；

第五MOS管，所述第五MOS管的源极端接地，所述第五MOS管的漏极连接第一电容的一端，所述第一电容的另一端分别与第三MOS管的漏极、所述第四MOS管的漏极、所述直通电路的输入端、所述信号缩放电路的输出端电性连接；

其中，通过调节所述第一至第五MOS管的导通状态以导通或阻断所述信号放大电路或所述直通电路或所述信号缩放电路。

3.根据权利要求2所述的电路架构，其特征在于，所述信号放大电路包括：低噪声放大器；

所述低噪声放大器的输入端与第一MOS管的漏极电性连接；所述低噪声放大器的输出端为所述信号放大电路的输出端，与第一目标电路电性连接；所述低噪声放大器用于将接收到信号放大后输出至第一目标电路。

4.根据权利要求3所述的电路架构，其特征在于，所述信号放大电路还包括：静电防护电路；

所述静电防护电路的输入端与所述电感元件的输出端和所述第一MOS管的源极电性连接；所述静电防护电路的输出端接地，用于静电防护。

5.根据权利要求2所述的电路架构，其特征在于，所述第一MOS管、导通，所述第二MOS管、所述第三MOS管、所述第五MOS管关断的状态下，信号经由电感元件流向所述信号放大电路以对信号放大后输出至第一目标电路。

6.根据权利要求2所述的电路架构，其特征在于，所述直通电路包括第六MOS管，所述第六MOS管的源极与第三MOS管的漏极电性连接，所述第六MOS管的漏极与第二目标电路电性连接，通过调节所述第六MOS管的开关状态，以导通所述直通电路与所述信号缩放电路中的一个。

7.根据权利要求6所述的电路架构，其特征在于，所述信号缩放电路包括：

数控衰减器，所述数控衰减器的输入端与所述第三MOS管的漏极、所述第六MOS管的源极电性连接；

所述数控衰减器的输出端与所述第六MOS管的漏极电信连接作为所述信号缩放电路的输出端与第二目标电路电性连接；所述数控衰减器用于对输入的信号进行缩放并输出至第二目标电路；

所述数控衰减器的输入端还与所述第一电容电性连接。

8.根据权利要求7所述的电路架构，其特征在于，所述第二MOS管、所述第三MOS管和所述第五MOS管导通，所述第一MOS管、所述第四MOS管和所述第六MOS管关断的状态下，信号经由电感元件流向所述信号缩放电路以对信号缩放后输出至第二目标电路；

所述第二MOS管、所述第三MOS管和所述第六MOS管导通，所述第一MOS管、所述第四MOS管和所述第五MOS管关断的状态下，信号经由电感元件流向所述直通电路后输出至第二目标电路。

9.根据权利要求6所述的电路架构，其特征在于，所述电路架构还包括：电容阵列，所述电容阵列的一端与所述第三MOS管的漏极、所述直通电路的输入端和所述信号缩放电路的输入端电性连接，所述电容阵列的另一端接地。

10.一种电子芯片，其特征在于，包括芯片本体和如权利要求1-9任一项所述的电路架构，所述电路架构集成于所述芯片本体。