CN117219514A - Fcbga封装基板的制备方法 - Google Patents
Fcbga封装基板的制备方法 Download PDFInfo
- Publication number
- CN117219514A CN117219514A CN202210622977.1A CN202210622977A CN117219514A CN 117219514 A CN117219514 A CN 117219514A CN 202210622977 A CN202210622977 A CN 202210622977A CN 117219514 A CN117219514 A CN 117219514A
- Authority
- CN
- China
- Prior art keywords
- layer
- fcbga
- core
- copper foil
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 183
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 56
- 239000011889 copper foil Substances 0.000 claims description 38
- 238000005553 drilling Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 239000012792 core layer Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000002679 ablation Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000002893 slag Substances 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种FCBGA封装基板的制备方法，通过采用感应耦合等离子刻蚀，可有效降低连接孔的尺寸，制作宽度尺寸下限为40μm以下的连接孔，并且可以一次成型多个具有不同尺寸和/或不同形貌的连接孔，从而可有效降低成本，提升FCBGA封装基板的布线密度；感应耦合等离子刻蚀与增层为化学反应，可避免热烧蚀导致边缘发黑以及产生热影响区的问题，且无需进行除渣操作即可形成具有良好结合力的金属连接层；从而本发明基于感应耦合等离子刻蚀可制备具有良好可靠性及电性能的FCBGA封装基板。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种FCBGA封装基板的制备方法。
背景技术
FCBGA(Flip Chip Ball Grid Array)这种被称为倒装芯片球栅格阵列封装是目前高端芯片封装的主要方式。随着电子产品的集成度越来越高，FCBGA封装基板上的图形密度不断增加，需要制作更多、更小的盲孔，或者根据产品的要求，需要制作各种不同尺寸、不同形状的沟槽。
现在批量制作盲孔和沟槽的主要方法是采用UV激光钻机或者CO2激光钻机在FCBGA封装基板上钻盲孔或铣沟槽，但采用激光钻孔有其局限性，主要包括：
一方面，激光钻机的价格非常高，随着基板上盲孔数量的大量增加，导致激光钻孔的成本也迅速增加，例如，为保证产品的高密度布线设计，FCBGA封装基板上有大量的盲孔设计，且盲孔的数量也在持续增加，使得激光钻孔成本大幅增加。
另一方面，UV激光是一种高能激光束，钻孔时大部分激光能量被用于光化学作用，属于光化学裂蚀刻原理，且其能量大，可以直接切割金属和玻璃纤维，适用于小孔径加工，但是其需要精确控制激光钻孔参数，否则极易造成盲孔底部烧穿的问题；CO2激光钻孔由于其工作波长在9300～10600nm，基于覆铜板铜层和介电层对CO2激光吸收率的不同，从而CO2激光可仅在介电层中形成激光孔，而位于底部的铜层则不易被损坏，因此CO2激光钻孔成为盲孔制作的重要方法，但CO2激光钻孔的基本原理是被加工的材料吸收低能量的激光，在极短的时间将有机板材以强热熔化或汽化，使之被持续移除而形成盲孔，这是一个激光与物质相互作用的过程，包括反射、吸收、汽化、再辐射、热扩散等不同的能量转换过程，属于光热烧蚀原理，这种方法在实际工作中被发现容易在产品表面产生过度碳化，甚至将板面烧焦，易残留胶渣，影响产品的电气性能。
再者，激光光源是一束非常强大和高度定向性的电磁波，其波长大多在紫外、可见光和红外的范围内，而激光束照射或激光脉冲的时间是有限定的，当强大的激光束照射到物质的表面时，物质中的电子会吸收电磁波而加速运动，并与其他电子或离子发生激烈的碰撞，这些激光碰撞会迅速加热，直到被光束照射区域产生熔化、气化和离子化，从而除去物质而形成孔洞。在这个碰撞和熔化的过程中，如果激光光束照射或激光脉冲时间长，即当这些激光脉冲碰撞时间长或者激光冲击次数每秒少于100万次时，就有很多能量被传导和扩散到周围区域形成“热影响区”(HAZ)，其厚度可以从几十微米到几百微米，而在这个“热影响区”厚度及其周围区域的界面处会形成热损伤或破坏，如熔化、变形、起皱、粗糙、裂缝或分层等等。
因此，提供一种FCBGA封装基板的制备方法，以有效解决FCBGA封装基板盲孔或沟槽制备所遇到的质量及成本问题，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FCBGA封装基板的制备方法，用于解决现有技术中FCBGA封装基板在制备中所面临的上述一系列的制备问题。
为实现上述目的及其他相关目的，本发明提供一种FCBGA封装基板的制备方法，包括以下步骤：
提供芯板，所述芯板包括介电层及位于所述介电层相对两面的芯板铜箔层；
形成贯穿所述芯板的互联孔；
形成覆盖所述互联孔及芯板铜箔层的互联导电层；
图形化所述互联导电层及所述芯板铜箔层，显露所述介电层，制备芯层结构；
采用压合法，于所述芯层结构的相对两面形成自内而外叠置的增层及铜箔层；
图形化所述铜箔层，形成刻蚀窗口；
基于所述刻蚀窗口，进行感应耦合等离子刻蚀，形成贯穿所述增层的连接孔；
去除所述铜箔层；
基于所述连接孔形成与所述芯层结构电连接的图形化的金属连接层，所述金属连接层包括种子层及金属层。
可选地，形成的所述连接孔的形貌包括圆形、椭圆形及多边形中的一种或组合。
可选地，形成的所述连接孔的宽度尺寸的下限为40μm以下。
可选地，所述增层的材质包括ABF材质或PP材质。
可选地，采用四氟化碳和氧气的混合气体进行所述感应耦合等离子刻蚀；所述感应耦合等离子刻蚀的射频偏压为10V～30V，刻蚀时间为80min～120min。
可选地，形成的所述种子层包括采用化学镀形成的铜种子层或采用溅射法形成的钛/铜种子叠层。
可选地，形成所述金属层的步骤包括贴膜、曝光、显影、电镀、去膜及刻蚀。
可选地，形成所述互联孔的方法包括机械钻孔或激光钻孔。
可选地，形成的所述互联导电层填充所述互联孔；或形成的所述互联导电层仅覆盖所述互联孔的侧壁，并通过形成绝缘层填充所述互联孔。
可选地，重复进行所述芯层结构制备后的步骤，直至完成所需的叠板层数以制备多层FCBGA封装基板。
如上所述本发明的FCBGA封装基板的制备方法，通过采用感应耦合等离子刻蚀，可有效降低连接孔的尺寸，制作宽度尺寸下限为40μm以下的连接孔，并且可以一次成型多个具有不同尺寸和/或不同形貌的连接孔，从而可有效降低成本，提升FCBGA封装基板的布线密度；感应耦合等离子刻蚀与增层为化学反应，可避免热烧蚀导致边缘发黑以及产生热影响区的问题，且无需进行除渣操作即可形成具有良好结合力的金属连接层；从而本发明基于感应耦合等离子刻蚀可制备具有良好可靠性及电性能的FCBGA封装基板。
附图说明
图1显示为本发明基于感应耦合等离子刻蚀制备FCBGA封装基板的工艺流程图。
图2显示为本发明实施例中芯板的结构示意图。
图3显示为本发明实施例中形成互联孔后的结构示意图。
图4a显示为本发明实施例中形成互联导电层后的一种结构示意图。
图4b显示为本发明实施例中形成互联导电层后的另一种结构示意图。
图5显示为本发明实施例中制备的芯层结构的结构示意图。
图6显示为本发明实施例中形成增层及铜箔层后的结构示意图。
图7显示为本发明实施例中形成刻蚀窗口后的结构示意图。
图8显示为本发明实施例中进行感应耦合等离子刻蚀形成连接孔后的结构示意图。
图9显示为本发明实施例中去除铜箔层后的结构示意图。
图10a显示为本发明实施例中形成金属连接层后的一种结构示意图。
图10b显示为本发明实施例中形成金属连接层后的另一种结构示意图。
元件标号说明
100 芯层结构
101 介电层
102 芯板铜箔层
103 互联孔
104 互联导电层的铜种子层
105 互联导电层的铜金属层
106 绝缘层
201 增层
202 铜箔层
203 刻蚀窗口
204 连接孔
205 金属连接层的铜种子层
206 金属连接层的铜金属层
207 金属连接层的钛种子层
S1～S9 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
参阅图1，本实施例提供一种FCBGA封装基板的制备方法，包括以下步骤：
S1：提供芯板，所述芯板包括介电层及位于所述介电层相对两面的芯板铜箔层；
S2：形成贯穿所述芯板的互联孔；
S3：形成覆盖所述互联孔及芯板铜箔层的互联导电层；
S4：图形化所述互联导电层及所述芯板铜箔层，显露所述介电层，制备芯层结构；
S5：采用压合法，于所述芯层结构的相对两面形成自内而外叠置的增层及铜箔层；
S6：图形化所述铜箔层，形成刻蚀窗口；
S7：基于所述刻蚀窗口，进行感应耦合等离子刻蚀，形成贯穿所述增层的连接孔；
S8：去除所述铜箔层；
S9：基于所述连接孔形成与所述芯层结构电连接的图形化的金属连接层，所述金属连接层包括种子层及金属层。
本实施例的FCBGA封装基板的制备方法，通过采用所述感应耦合等离子刻蚀，可同时进行基板双面制作，以提高生产效率；可有效降低所述连接孔的尺寸，并且可以一次成型多个具有不同尺寸和/或不同形貌的所述连接孔，从而可有效降低成本，提升所述FCBGA封装基板的布线密度；所述感应耦合等离子刻蚀与所述增层为化学反应，可避免热烧蚀导致边缘发黑以及产生热影响区的问题，且无需进行除渣操作即可形成具有良好结合力的所述金属连接层；从而可制备具有良好可靠性及电性能的所述FCBGA封装基板。
以下结合附图2～图10b，对FCBGA封装基板的制备方法进行进一步的介绍，具体包括：
首先，参阅图2，执行步骤S1，提供芯板，所述芯板包括介电层101及位于所述介电层101相对两面的芯板铜箔层102。
具体的，所述芯板为依次叠置所述芯板铜箔层102、所述介电层101及所述芯板铜箔层102的三层结构，其中，所述介电层101可为玻璃化转变温度为260度、XY方向变形量小于10ppm/℃或小于6ppm/℃的绝缘材料，所述芯板铜箔层102的厚度可为12μm等，但所述芯板的种类并非局限于此。
接着，参阅图3，执行步骤S2：形成贯穿所述芯板的互联孔103。
具体的，当在所述芯板上进行所述互联孔103的制作时，可采用机械钻孔或激光钻孔，其中，所述机械钻孔可采用机械钻机进行钻孔，机械钻孔形成的所述互联孔103的孔径可为如图3所示的150μm，但并非局限于此；所述激光钻孔可采用激光钻机在所述芯板的两面进行对钻，孔径可为40μm～200μm，如40μm、50μm、150μm、200μm等。
接着，参阅图4a及图4b，执行步骤S3，形成覆盖所述互联孔103及芯板铜箔层102的互联导电层。
具体的，可在已经进行机械钻孔或激光钻孔的所述芯板上先进行除胶渣的操作，以便提高所述互联导电层与所述芯板的结合力，接着可采用如化学镀先形成所述互联导电层的铜种子层104，接着再采用电镀法形成所述互联导电层的铜金属层105，以完成所述互联导电层的制作。
作为示例，形成的所述互联导电层可填充所述互联孔103，如图4b；或形成的所述互联导电层仅覆盖所述互联孔103的侧壁，并通过形成绝缘层106填充所述互联孔103，如图4a。
具体的，当采用机械钻孔形成所述互联孔103时，其形成的所述互联孔103的孔径大于所述激光钻孔形成的所述互联孔103的孔径，从而为进一步的提高其机械稳定性，可通过形成所述绝缘层106以填充所述互联孔103。本实施例中，采用机械钻孔形成所述互联孔103，所述互联导电层仅覆盖所述互联孔103的侧壁，且通过所述绝缘层106填充所述互联孔103，其中，所述绝缘层106的材质可为树脂，但并非局限于此。在另一实施例中，若所述互联孔103的尺寸较小，如采用激光钻孔制备，则可仅通过形成的所述互联导电层即可填充所述互联孔103，如图4b，关于形成所述互联导电层的方法具体可根据需要进行选择，此处不作过分限制。
接着，参阅图5，执行步骤S4，图形化所述互联导电层及所述芯板铜箔层102，显露所述介电层101以制备芯层结构100。
具体的，图形化所述互联导电层及所述芯板铜箔层102的方法可包括形成干膜、曝光、显影，形成刻蚀窗口，而后进行对所述互联导电层及所述芯板铜箔层102的刻蚀，最后进行干膜去除的步骤，以制备所述芯层结构100，关于形成的所述刻蚀窗口的尺寸及布局可根据需要进行选择，此处不作过分限制。
接着，参阅图6，执行步骤S5，采用压合法，于所述芯层结构100的相对两面形成自内而外叠置的增层201及铜箔层202。
作为示例，所述增层201的材质可包括ABF材质或PP材质。
具体的，所述增层201可采用含氧化硅及环氧树脂的ABF材质，或含玻璃纤维及环氧树脂的PP材质等，所述增层201及所述铜箔层202的种类可根据具体需要进行选择，此处不作过分限制。其中，所述压合法可采用如真空压合的方法，以于所述芯层结构100的相对两面形成具有良好结合力、自内而外叠置的所述增层201及所述铜箔层202，关于所述增层201及所述铜箔层202的厚度此处不作过分限制。
接着，参阅图7，执行步骤S6，图形化所述铜箔层202，形成刻蚀窗口203。
具体的，可通过贴膜、曝光、显影、刻蚀和去膜的步骤，以在所述铜箔层202中形成所述刻蚀窗口203，从而可基于所述刻蚀窗口203图形化所述增层201。
接着，参阅图8，执行步骤S7，基于所述刻蚀窗口203，进行感应耦合等离子刻蚀，形成贯穿所述增层201的连接孔204。
具体的，可采用四氟化碳和氧气混合气体进行所述感应耦合等离子刻蚀，其中，所述感应耦合等离子刻蚀的射频偏压可为10V～30V，如10V、15V、20V、30V等，刻蚀时间可在80min～120min，如80min、100min、120min等，并根据所述增层201的厚度，可以进行所述感应耦合等离子刻蚀的多次循环操作，以形成贯穿所述增层201的所述连接孔204。
其中，形成的所述连接孔204的形貌可包括圆形、椭圆形及多边形中的一种或组合，如圆形、方形、梯形等，且所述连接孔204的宽度尺寸下限可在40μm以下，如40μm、30μm、20μm等，且可一次成型多个具有不同尺寸和/或不同形貌的所述连接孔204，如一次成型制备小盲孔、大盲孔、小沟槽、大沟槽等，从而可有效降低成本，提升布线密度。
进一步的，由于所述感应耦合等离子刻蚀与所述增层201为化学反应，从而可避免在形成所述连接孔204时，因热烧蚀导致的边缘发黑以及产生热影响区的问题。
接着，参阅图9，执行步骤S8，去除所述铜箔层202，如采用刻蚀法去除所述铜箔层202，以显露所述增层201。
接着，参阅图10a及图10b，执行步骤S9，基于所述连接孔204形成与所述芯层结构100电连接的图形化的金属连接层，所述金属连接层包括种子层及金属层。
作为示例，所述种子层可包括采用化学镀形成的铜种子层或采用溅射法形成的钛/铜种子叠层。
具体的，参阅图10a，该实施例所述种子层为采用化学镀形成的所述金属连接层的铜种子层205，但并非局限于此，如参阅图10b，在另一实施例中，为进一步的提高所述金属连接层与所述芯层结构100的结合力，也可采用溅射法形成包括所述金属连接层的钛种子层207及所述金属连接层的铜种子层205的钛/铜种子叠层，具体可根据需要进行选择。本实施例中，由于采用所述感应耦合等离子刻蚀，从而在对所述增层201进行刻蚀时，可避免烧蚀导致的胶渣残留现象，从而在形成所述种子层前，可减少除胶渣的步骤，以减少工艺流程，降低成本。
接着，可在所述种子层的基础上通过贴膜、曝光、显影、电镀、去膜及刻蚀的步骤，形成具有较小尺寸的所述金属连接层的铜金属层206。
作为示例，还可包括重复进行所述芯层结构100制备后的步骤，直至完成所需的叠板层数以制备多层FCBGA封装基板。
具体的，可重复进行上述步骤S5～步骤S9，直至完成所需的叠板层数，如2层、4层、6层等，以制备多层FCBGA封装基板，具体层数此处不作过分限定。
综上所述，本发明的FCBGA封装基板的制备方法，通过采用感应耦合等离子刻蚀，可有效降低连接孔的尺寸，制作宽度尺寸下限为40μm以下的连接孔，并且可以一次成型多个具有不同尺寸和/或不同形貌的连接孔，从而可有效降低成本，提升FCBGA封装基板的布线密度；感应耦合等离子刻蚀与增层为化学反应，可避免热烧蚀导致边缘发黑以及产生热影响区的问题，且无需进行除渣操作即可形成具有良好结合力的金属连接层；从而本发明基于感应耦合等离子刻蚀可制备具有良好可靠性及电性能的FCBGA封装基板。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.FCBGA封装基板的制备方法，其特征在于，包括以下步骤：
提供芯板，所述芯板包括介电层及位于所述介电层相对两面的芯板铜箔层；
形成贯穿所述芯板的互联孔；
形成覆盖所述互联孔及芯板铜箔层的互联导电层；
图形化所述互联导电层及所述芯板铜箔层，显露所述介电层，制备芯层结构；
采用压合法，于所述芯层结构的相对两面形成自内而外叠置的增层及铜箔层；
图形化所述铜箔层，形成刻蚀窗口；
基于所述刻蚀窗口，进行感应耦合等离子刻蚀，形成贯穿所述增层的连接孔；
去除所述铜箔层；
基于所述连接孔形成与所述芯层结构电连接的图形化的金属连接层，所述金属连接层包括种子层及金属层。
2.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成的所述连接孔的形貌包括圆形、椭圆形及多边形中的一种或组合。
3.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成的所述连接孔的宽度尺寸的下限为40μm以下。
4.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：所述增层的材质包括ABF材质或PP材质。
5.根据权利要求4所述的FCBGA封装基板的制备方法，其特征在于：采用四氟化碳和氧气的混合气体进行所述感应耦合等离子刻蚀；所述感应耦合等离子刻蚀的射频偏压为10V～30V，刻蚀时间为80min～120min。
6.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成的所述种子层包括采用化学镀形成的铜种子层或采用溅射法形成的钛/铜种子叠层。
7.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成所述金属层的步骤包括贴膜、曝光、显影、电镀、去膜及刻蚀。
8.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成所述互联孔的方法包括机械钻孔或激光钻孔。
9.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：形成的所述互联导电层填充所述互联孔；或形成的所述互联导电层仅覆盖所述互联孔的侧壁，并通过形成绝缘层填充所述互联孔。
10.根据权利要求1所述的FCBGA封装基板的制备方法，其特征在于：重复进行所述芯层结构制备后的步骤，直至完成所需的叠板层数以制备多层FCBGA封装基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210622977.1A CN117219514A (zh) | 2022-06-01 | 2022-06-01 | Fcbga封装基板的制备方法 |
| PCT/CN2022/120239 WO2023231234A1 (zh) | 2022-06-01 | 2022-09-21 | Fcbga封装基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210622977.1A CN117219514A (zh) | 2022-06-01 | 2022-06-01 | Fcbga封装基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117219514A true CN117219514A (zh) | 2023-12-12 |
Family
ID=89026823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210622977.1A Pending CN117219514A (zh) | 2022-06-01 | 2022-06-01 | Fcbga封装基板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117219514A (zh) |
| WO (1) | WO2023231234A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003218528A (ja) * | 2002-01-21 | 2003-07-31 | Hitachi Kokusai Electric Inc | プリント基板の製造方法 |
| TWI356475B (en) * | 2006-11-28 | 2012-01-11 | Advanced Semiconductor Eng | Package substrate and fabricating method thereof |
| CN104185363A (zh) * | 2014-08-19 | 2014-12-03 | 华进半导体封装先导技术研发中心有限公司 | 复合型超薄无芯基板及其制作方法 |
| US11996358B2 (en) * | 2020-07-31 | 2024-05-28 | Samsung Electronics Co., Ltd. | Semiconductor packages having first and second redistribution patterns |
-
2022
- 2022-06-01 CN CN202210622977.1A patent/CN117219514A/zh active Pending
- 2022-09-21 WO PCT/CN2022/120239 patent/WO2023231234A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023231234A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11881414B2 (en) | Method for manufacturing glass device, and glass device | |
| US5691245A (en) | Methods of forming two-sided HDMI interconnect structures | |
| US6346678B1 (en) | Circuit board and method of manufacturing a circuit board | |
| CN101689482B (zh) | 一种提供经布图处理的内嵌导电层的方法 | |
| US20240087972A1 (en) | Embedded chip package and manufacturing method thereof | |
| JPH11266084A (ja) | 多層印刷回路基板の製造方法 | |
| JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
| TWI520667B (zh) | Wiring substrate and manufacturing method thereof | |
| JP2012069924A (ja) | プリント配線板及びその製造方法 | |
| JP4899265B2 (ja) | 多層配線基板及びその製造方法、並びにレーザードリル装置 | |
| JP4734723B2 (ja) | 同軸ビアホールを用いた多層配線基板の製造方法 | |
| CN102361538A (zh) | 一种印制电路二阶盲孔的加工方法 | |
| Liu et al. | Innovative Sub-5-$\mu $ m Microvias by Picosecond UV Laser for Post-Moore Packaging Interconnects | |
| Liu et al. | Smaller microvias for packaging interconnects by picosecond UV laser with a nanometer metal barrier layer: A feasibility study | |
| US20080035271A1 (en) | Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique | |
| CN117219514A (zh) | Fcbga封装基板的制备方法 | |
| CN115763416A (zh) | 一种金属框架封装基板及其制造方法 | |
| JP3062142B2 (ja) | 多層印刷配線板の製造方法 | |
| JP6911531B2 (ja) | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 | |
| CN107665877B (zh) | 带有埋藏的导电带的元件载体 | |
| JP5109285B2 (ja) | 多層配線基板の製造方法 | |
| JP4887575B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| CN117253800A (zh) | Fcbga封装基板的制备方法 | |
| Suzuki et al. | Demonstration of 20µm pitch micro-vias by excimer laser ablation in ultra-thin dry-film polymer dielectrics for multi-layer RDL on glass interposers | |
| CN111933531B (zh) | 一种基于激光键合的立体电路积层制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |