CN117214657A - 印制电路板测试装置及其测试方法 - Google Patents

印制电路板测试装置及其测试方法 Download PDF

Info

Publication number
CN117214657A
CN117214657A CN202311135791.4A CN202311135791A CN117214657A CN 117214657 A CN117214657 A CN 117214657A CN 202311135791 A CN202311135791 A CN 202311135791A CN 117214657 A CN117214657 A CN 117214657A
Authority
CN
China
Prior art keywords
printed circuit
interface
circuit board
inter
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311135791.4A
Other languages
English (en)
Inventor
苏敏
徐德凯
朱凯
谢旭阳
郭军
舒鹏飞
党谦谦
郑桥
张芸彬
张含
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202311135791.4A priority Critical patent/CN117214657A/zh
Publication of CN117214657A publication Critical patent/CN117214657A/zh
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种印制电路板测试装置及其测试方法,印制电路板测试装置包括机箱、电源模块、配测通信模块和上位机,机箱内可拆卸连接有背板和若干用于与印制电路板两侧滑动连接的导轨组件,背板上设置有第一电气接口、第二电气接口和若干用于与印制电路板上接口电连接的第三电气接口,第三电气接口位于导轨组件的一端,电源模块上设置有第四电气接口,配测通信模块上设置有第一网口和第五电气接口,上位机上设置有第二网口和第六电气接口。本发明中,背板和导轨组件均可拆卸连接在箱体内,因此通过更换背板和导轨组件即可适配不同的印制电路板,这提高了印制电路板测试装置的可扩展性,且降低了测试成本。

Description

印制电路板测试装置及其测试方法
技术领域
本发明属于测试技术领域,尤其涉及一种印制电路板测试装置及其测试方法。
背景技术
印制电路板作为电子产品的重要组成部分,其将电路元件和元件电气连接。目前,印制电路板变得越来越复杂,一块印制电路板上常集成了成百上千甚至上万个电子元器件,若这些高密度多层印制电路板安装到设备后发现有故障而不能使用,则损失将会相当巨大。因此,为保证产品质量和高效产出,产出前需要对贴装好电子元器件的印制电路板进行电气连通性测试和功能性能测试。
目前,印制电路板常见的测试方法是将待测印制电路板放入专用测试夹具中,以进行ICT测试或FCT测试。但是,军用电子产品具有更新换代速度快、多品种和小批量的特点,不同的印制电路板进行ICT测试或FCT测试都需设计相适应的测试夹具和测试系统,这使得测试成本高且可扩展性差。
发明内容
本发明为克服现有技术缺陷,提供了一种印制电路板测试装置及其测试方法,能够提高可扩展性并降低测试成本。
本发明目的通过下述技术方案来实现:
第一方面,提供了一种印制电路板测试装置,包括:
机箱,机箱内可拆卸连接有背板和若干用于与印制电路板两侧滑动连接的导轨组件,背板上设置有第一电气接口、第二电气接口和若干用于与印制电路板上接口电连接的第三电气接口,第三电气接口位于导轨组件的一端;
电源模块,电源模块上设置有与第一电气接口电连接的第四电气接口,电源模块用于将外供电压转换为印制电路板的工作电压;
配测通信模块,配测通信模块上设置有第一网口和用于与第二电气接口电连接的第五电气接口;
上位机,上位机上设置有用于与第一网口电连接的第二网口和用于与印制电路板上调测接口电连接的第六电气接口,上位机电连接有扫码枪。
在一个实施方式中,第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口均为VPX接口。
采用上述技术方案的有益效果为:第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口均为VPX接口,以将第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口的类型统一,从而方便损坏后更换。
在一个实施方式中,第一网口通过网线与第二网口电连接。
采用上述技术方案的有益效果为:上位机仅通过一根网线即可与印制电路板电连接,以使整个印制电路板测试装置连接更简洁方便。
在一个实施方式中,导轨组件包括第一导轨和第二导轨,第一导轨和第二导轨分别与印制电路板的两侧滑动连接。
采用上述技术方案的有益效果为:第一导轨和第二导轨分别对印制电路板的两侧进行限制,以使印制电路板沿导轨组件滑动,并使印制电路板的接口与第一电气接口准确插接。
在一个实施方式中,印制电路板测试装置还包括固定连接在印制电路板两侧的提耳,导轨组件与提耳滑动连接。
采用上述技术方案的有益效果为:提耳为测试人员插入印制电路板提供施力点,从而方便沿导轨组件插拔印制电路板。
在一个实施方式中,印制电路板测试装置还包括与背板电连接的风扇组件,风扇组件设置在导轨组件的侧面。
采用上述技术方案的有益效果为:上位机可通过背板来控制风扇组件,从而根据印制电路板上温度传感器检测到的温度来启动或调节风扇组件,且检测人员也可通过上位机的显示界面手动调节。
第二方面,提供了一种印制电路板测试装置的测试方法,其包括以下步骤:
上位机储存各种印制电路板的测试项配置文件、产品名称以及二维码序列号,并将印制电路板的产品名称与测试项配置文件和二维码序列号关联;
扫描枪依次扫描若干印制电路板的二维码序列号,再将若干印制电路板按照扫描顺序依次插接在背板上;
上位机根据印制电路板的二维码序列号调取印制电路板的测试项配置文件,并运行与印制电路板相关联的测试项配置文件,以依次对若干印制电路板进行测试并得到若干印制电路板的测试结果;
上位机将印制电路板的测试结果与产品名称进行关联并保存。
采用上述技术方案的有益效果为:本测试方法可对多块不同或相同的印制电路板进行测试,并得到与每一块印制电路板相关联的测试结果;另外,本测试方法可对多种印制电路板进行测试,这有利于提高印制电路板测试装置的可扩展性。
在一个实施方式中,上位机根据印制电路板的二维码序列号调取印制电路板的测试项配置文件,并运行与印制电路板相关联的测试项配置文件,以依次对若干印制电路板进行测试并得到若干印制电路板的测试结果包括:
对印制电路板的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行测试。
采用上述技术方案的有益效果为:片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器皆为印制电路板上的重要接口或重要元器件,通过对这些接口和元器件进行测试,可实现对印制电路板的测试。
在一个实施方式中,上位机根据印制电路板的二维码序列号调取印制电路板的测试项配置文件,并运行与印制电路板相关联的测试项配置文件,以依次对若干印制电路板进行测试并得到若干印制电路板的测试结果包括:
上位机首先对印制电路板的SRIO接口进行节点扫描并显示扫描结果,若扫描结果正确,则继续对印制电路板的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行测试;否则,暂停测试。
在一个实施方式中,测试方法还包括以下步骤:
上位机生成测试报表,测试报表包括印制电路板的产品名称和与产品名称相关联的测试结果。
采用上述技术方案的有益效果为:生成测试报表,方便测试人员更直观地了解每一块印制电路板的测试结果,也方便分享。
本发明的有益效果在于:
背板可通过若干第三电气接口来与若干相同或不同的印制电路板插接,从而对若干相同或不同的印制电路板进行测试;且背板和导轨组件均可拆卸连接在箱体内,因此通过更换背板和导轨组件即可适配不同的印制电路板,这提高了印制电路板测试装置的可扩展性,且降低了测试成本。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中:
图1显示了本发明中印制电路板测试装置的结构示意图;
图2显示了本发明中印制电路板测试装置的正视图;
图3显示了本发明中提耳的连接示意图;
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例。
附图标记:
1-机箱,2-盖板,3-风扇组件,4-配测通信模块,5-电源模块,6-导轨组件,7-印制电路板,8-提耳。
具体实施方式
下面将结合附图对本发明作进一步说明。
本发明提供了一种印制电路板测试装置,如图1和图2所示,其包括:
机箱1,机箱1内可拆卸连接有背板和四个用于与印制电路板7两侧滑动连接的导轨组件6,背板上设置有第一电气接口、第二电气接口和四个用于与印制电路板7上接口电连接的第三电气接口,第三电气接口位于导轨组件6的一端;
电源模块5,电源模块5上设置有与第一电气接口电连接的第四电气接口,电源模块5用于将外供电压转换为印制电路板7的工作电压;
配测通信模块4,配测通信模块4上设置有第一网口和用于与第二电气接口电连接的第五电气接口;
上位机,上位机上设置有用于与第一网口电连接的第二网口和用于与印制电路板7上调测接口电连接的第六电气接口,上位机电连接有扫码枪;
风扇组件3,风扇组件3与背板电连接,风扇组件3设置在导轨组件6的侧面,风扇组件3包括多个风扇。
可以理解的是,背板可通过若干第三电气接口来与四个相同或不同的印制电路板7插接,从而对四个相同或不同的印制电路板7进行测试;且印制电路板测试装置集成电源模块5、风扇组件3和配测通信模块4,采用统一的软硬件测试架构,且背板和导轨组件6均可拆卸连接在箱体内,因此通过更换背板和导轨组件6即可适配不同的印制电路板7,这提高了印制电路板测试装置的可扩展性,且降低了测试成本。
还可以理解的是,上位机可通过背板来控制风扇组件3,从而根据印制电路板7上温度传感器检测到的温度来启动或调节风扇组件3,且检测人员也可通过上位机的显示界面手动调节;电源模块5将220V的外供电压转换为印制电路板7的工作电压;另外,印制电路板测试装置将电源模块5、风扇组件3和配测通信模块4均集成在机箱1内,使得测试环境更加简洁。
需要说明的是,印制电路板测试装置除去上位机后的尺寸为6U;机箱1的尺寸为4U,机箱1可安装到测试机柜中,机箱1的上端和下端均设置有可拆卸的盖板2,便于在电源模块5或配测通信模块4出现故障时进行检修;电源模块5的尺寸为3U,电源模块5可给每个印制电路板7单独供电,上位机可通过软件实时读取被测的印制电路板7的工作电流;配测通信模块4的尺寸为3U,该配测通信模块4可将第二网口与印制电路板7上接口进行电连接,该配测通信模块4还给印制电路板7部分对外接口生成测试激励。
在一个实施例中,第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口均为VPX接口。
可以理解的是,第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口均为VPX接口,以将第一电气接口、第二电气接口、第三电气接口、第四电气接口和第五电气接口的类型统一,从而方便损坏后更换。
在一个实施例中,第一网口通过网线与第二网口电连接。
可以理解的是,上位机仅通过一根网线即可与印制电路板7电连接,以使整个印制电路板测试装置连接更简洁方便,并使测试环境稳定可靠。
在一个实施例中,导轨组件6包括第一导轨和第二导轨,第一导轨和第二导轨分别与印制电路板7的两侧滑动连接。
可以理解的是,第一导轨和第二导轨分别对印制电路板7的两侧进行限制,以使印制电路板7沿导轨组件6滑动,并使印制电路板7的接口与第一电气接口准确插接。
在一个实施例中,如图3所示,印制电路板测试装置还包括固定连接在印制电路板7两侧的提耳8,导轨组件6与提耳8滑动连接。
可以理解的是,提耳8为测试人员插入印制电路板7提供施力点,从而方便沿导轨组件6插拔印制电路板7。
需要说明的是,提耳8通过螺钉连接在印制电路板7上。
本发明还提供了一种印制电路板测试装置的测试方法,其包括以下步骤:
上位机储存各种印制电路板7的测试项配置文件、产品名称以及二维码序列号,并将印制电路板7的产品名称与测试项配置文件和二维码序列号关联;
扫描枪依次扫描若干印制电路板7的二维码序列号,再将若干印制电路板7按照扫描顺序依次插接在背板上;
上位机根据印制电路板7的二维码序列号获取印制电路板7的产品名称,再根据印制电路板7的产品名称调取相应的TCL程序加载脚本,以在线一键加载FPGA测试bit程序;
加载完成后,上位机根据印制电路板7的产品名称调取印制电路板7的测试项配置文件,并运行与印制电路板7相关联的测试项配置文件,以根据测试项配置文件依次下发写和读的数据包到印制电路板7,印制电路板7收到数据包后对读写标志和地址数据进行解析,并进行相应总线或元器件测试,再回传若干印制电路的测试数据;上位机根据回传的测试数据与正常值比对,以判断测试是否合格并得到若干印制电路板7的测试结果;
上位机将印制电路板7的测试结果与产品名称进行关联并保存;
上位机生成测试报表,测试报表包括印制电路板7的产品名称和与产品名称相关联的测试结果。
可以理解的是,本测试方法可对多块不同或相同的印制电路板7进行测试,并得到与每一块印制电路板7相关联的测试结果;另外,本测试方法可对多种印制电路板7进行测试,这有利于提高印制电路板7测试装置的可扩展性。
需要说明的是,印制电路板7包括一个或多个FPGA器件,片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口和板间MLVDS接口等接口以及存储器类元器件、ADC器件、时钟和温度传感器等元器件均与FPGA器件相连,印制电路板7与配测通信模块4通过2×3.15GHz的SRIO总线相连,上位机的USB接口通过JTAG下载器与印制电路板7的JTAG调测接口相连,并通过下载FPGA测试代码来实现硬件测试。
还需要说明的是,测试时采用统一的网络通信协议,该网络通信协议中包含读写类型定义,有效数据为32位的地址和32位数据,通过32位的地址来区分不同的测试项;且同一个上位机的测试软件兼容所有印制电路板7的自动测试,测试不同种类的印制电路板7硬件时,只需要修改相应的XML配置文件,操作简单。
还需要说明的是,上位机的测试软件采用Visual Studio C#编写运行在调试计算机上,实现上位机和印制电路板7之间的交互,包括SRIO链路扫描、控制命令下发回读、测试结果读取、测试项合格判定和数据保存等功能。
还需要说明的是,印制电路板7上GTX、LVDS、TTL等能回环的接口可直接在背板上进行收发自回环,CAN、I2C、SRIO、SPI、MLVDS等不能自回环的接口通过背板走线到配测通信模块4。
在一个实施例中,上位机根据印制电路板7的二维码序列号调取印制电路板7的测试项配置文件,并运行与印制电路板7相关联的测试项配置文件,以依次对若干印制电路板7进行测试并得到若干印制电路板7的测试结果包括:
对印制电路板7的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行硬件连通性筛选测试。
可以理解的是,片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器皆为印制电路板7上的重要接口或重要元器件,通过对这些接口和元器件进行测试,可实现对印制电路板7的硬件连通性筛选测试。
需要说明的是,片间GTX接口、片间LVDS接口和片间TTL接口测试时,按照总线数目进行收发分组,一片FPGA器件作为发送端,一片FPGA器件作为接收端,通过对比收到和发送的数据来判断总线互连是否正常;
板间GTX接口、板间LVDS接口和板间TTL接口测试时,按照总线树木进行收发分组,直接在印制电路板7上进行硬线自回环,通过FPGA器件向板间GTX接口、板间LVDS接口或板间TTL接口发送数据后再进行接收,并通过对比收到和发送的数据来判断总线互连是否正常;
板间SRIO接口测试时,SRIO接口作为印制电路板7和配测通信模块4的通信接口,若SRIO节点扫描正常,且发送测试报文有回读响应则表示SRIO总线接口正常;
板间I2C接口和板间SPI接口测试时,该类接口直接连接至配测通信模块4,配测通信模块4作为测试主节点发送数据到印制电路板7从节点上,印制电路板7收到数据后与发送的数据进行对比,以判断总线互连是否正常;
板间CAN接口测试时,板间CAN接口通过电缆引出至CAN测试盒后再连接到上位机,上位机发送版本查询或者状态查询报文,若收到相应的应答报文,则表示板间CAN接口互连正常;
板间MLVDS接口测试时,所有的MLVDS总线互连到配测通信模块4,且每两对为一组,配测通信模块4按照I2C协议遍历发送数据到印制电路板7,印制电路板7接收解析后再回传读到的结果到配测通信模块4,最终对比发送和接收的数据,以判断每组MLVDS总线互连是否正常;
存储器类元器件检测时,首先读取存储器类元器件的ID号,并判断其ID号是否与手册一致,再根据存储器类元器件的容量大小选取一端地址存储空间,并通过先写后读数据比对判断储存器类元器件是否正常;
ADC器件检测时,配置ADC器件为Test Pattern模式,读取AD端口数据并和设置的模式进行对比,以判断ADC器件是否正常;
时钟检测时,采用等精度测频法,通过一个D触发器来保证测试时间是被测频率的整数倍,对被测频率和基准频率进行计数,利用计数值求出被测频率,再将测量值和实际值进行对比,以判断时钟是否正常;
温度传感器检测时,读取温度传感器的测量结果,并与实际温度范围对比,以判断温度传感器是否正常。
在一个实施例中,上位机根据印制电路板7的二维码序列号调取印制电路板7的测试项配置文件,并运行与印制电路板7相关联的测试项配置文件,以依次对若干印制电路板7进行测试并得到若干印制电路板7的测试结果包括:
上位机首先对印制电路板7的SRIO接口进行节点扫描并显示扫描结果,若扫描结果正确,则继续对印制电路板7的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行测试;否则,暂停测试。
在本发明的描述中,需要理解的是,术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
虽然在本文中参照了特定的实施方式来描述本发明,但是应该理解的是,这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是,可以对示例性的实施例进行许多修改,并且可以设计出其他的布置,只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是,可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是,结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种印制电路板测试装置,用于对若干印制电路板(7)进行测试,其特征在于,包括:
机箱(1),所述机箱(1)内可拆卸连接有背板和若干用于与所述印制电路板(7)两侧滑动连接的导轨组件(6),所述背板上设置有第一电气接口、第二电气接口和若干用于与所述印制电路板(7)上接口电连接的第三电气接口,所述第三电气接口位于所述导轨组件(6)的一端;
电源模块(5),所述电源模块(5)上设置有与所述第一电气接口电连接的第四电气接口,所述电源模块(5)用于将外供电压转换为所述印制电路板(7)的工作电压;
配测通信模块(4),所述配测通信模块(4)上设置有第一网口和用于与所述第二电气接口电连接的第五电气接口;
上位机,所述上位机上设置有用于与所述第一网口电连接的第二网口和用于与所述印制电路板(7)上调测接口电连接的第六电气接口,所述上位机电连接有扫码枪。
2.根据权利要求1所述的印制电路板测试装置,其特征在于,所述第一电气接口、所述第二电气接口、所述第三电气接口、所述第四电气接口和所述第五电气接口均为VPX接口。
3.根据权利要求1所述的印制电路板测试装置,其特征在于,所述第一网口通过网线与所述第二网口电连接。
4.根据权利要求1所述的印制电路板测试装置,其特征在于,所述导轨组件(6)包括第一导轨和第二导轨,所述第一导轨和所述第二导轨分别与所述印制电路板(7)的两侧滑动连接。
5.根据权利要求1所述的印制电路板测试装置,其特征在于,还包括固定连接在所述印制电路板(7)两侧的提耳(8),所述导轨组件(6)与所述提耳(8)滑动连接。
6.根据权利要求1所述的印制电路板测试装置,其特征在于,还包括与所述背板电连接的风扇组件(3),所述风扇组件(3)设置在所述导轨组件(6)的侧面。
7.一种权利要求1-6任一项所述的印制电路板测试装置的测试方法,其特征在于,包括以下步骤:
上位机储存各种印制电路板(7)的测试项配置文件、产品名称以及二维码序列号,并将印制电路板(7)的产品名称与测试项配置文件和二维码序列号关联;
扫描枪依次扫描若干印制电路板(7)的二维码序列号,再将若干印制电路板(7)按照扫描顺序依次插接在背板上;
上位机根据印制电路板(7)的二维码序列号调取印制电路板(7)的测试项配置文件,并运行与印制电路板(7)相关联的测试项配置文件,以依次对若干印制电路板(7)进行测试并得到若干印制电路板(7)的测试结果;
上位机将印制电路板(7)的测试结果与产品名称进行关联并保存。
8.根据权利要求7所述的测试方法,其特征在于,所述上位机根据印制电路板(7)的二维码序列号调取印制电路板(7)的测试项配置文件,并运行与印制电路板(7)相关联的测试项配置文件,以依次对若干印制电路板(7)进行测试并得到若干印制电路板(7)的测试结果包括:
对印制电路板(7)的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间SRIO接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行测试。
9.根据权利要求8所述的测试方法,其特征在于,所述上位机根据印制电路板(7)的二维码序列号调取印制电路板(7)的测试项配置文件,并运行与印制电路板(7)相关联的测试项配置文件,以依次对若干印制电路板(7)进行测试并得到若干印制电路板(7)的测试结果包括:
上位机首先对印制电路板(7)的SRIO接口进行节点扫描并显示扫描结果,若扫描结果正确,则继续对印制电路板(7)的片间GTX接口、片间LVDS接口、片间TTL接口、板间GTX接口、板间LVDS接口、板间TTL接口、板间I2C接口、板间SPI接口、板间CAN接口、板间MLVDS接口、存储器类元器件、ADC器件、时钟和温度传感器进行测试;否则,暂停测试。
10.根据权利要求7所述的测试方法,其特征在于,还包括以下步骤:
上位机生成测试报表,测试报表包括印制电路板(7)的产品名称和与产品名称相关联的测试结果。
CN202311135791.4A 2023-09-04 2023-09-04 印制电路板测试装置及其测试方法 Pending CN117214657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311135791.4A CN117214657A (zh) 2023-09-04 2023-09-04 印制电路板测试装置及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311135791.4A CN117214657A (zh) 2023-09-04 2023-09-04 印制电路板测试装置及其测试方法

Publications (1)

Publication Number Publication Date
CN117214657A true CN117214657A (zh) 2023-12-12

Family

ID=89048842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311135791.4A Pending CN117214657A (zh) 2023-09-04 2023-09-04 印制电路板测试装置及其测试方法

Country Status (1)

Country Link
CN (1) CN117214657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117849596A (zh) * 2024-03-08 2024-04-09 中科鉴芯(北京)科技有限责任公司 面向向量精简的分布式自动测试向量生成方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117849596A (zh) * 2024-03-08 2024-04-09 中科鉴芯(北京)科技有限责任公司 面向向量精简的分布式自动测试向量生成方法和系统

Similar Documents

Publication Publication Date Title
CN110268277B (zh) 用于印刷电路板的功能性测试器,以及相关的系统和方法
EP1747475B1 (en) Carrier module for adapting non-standard instrument cards to test systems
CN117214657A (zh) 印制电路板测试装置及其测试方法
US6956379B2 (en) Testing device and method for testing backplanes and connectors on backplanes
CN105372536A (zh) 航空电子通用测试平台
KR100524292B1 (ko) 반도체 테스트 인터페이스
CN207571240U (zh) 一种海量通道电缆测试设备
CN213275786U (zh) 一种通用模块化的自动测试设备适配器
US6906544B1 (en) Methods and apparatus for testing a circuit board using a surface mountable adaptor
CN217404424U (zh) 一种pcb老化测试装置及系统
CN217116098U (zh) 一种通信设备故障板件检测装置
CN106815104B (zh) 一种实现ic烧录和多种校准方式的烧录校准设备
CN210835147U (zh) 一种模块化功能板卡测量平台
KR101950011B1 (ko) 자동시험장비 내 스위칭 장치 검증 시스템
CN100573158C (zh) 一种先进夹层子卡测试通用载板及制作方法
CN112738836B (zh) 通信系统容量测试设备、机柜及系统
CN118091298B (zh) 通用等效测试系统及测试方法
CN214812810U (zh) 一种芯片筛选装置
CN214335145U (zh) 一种资源板插箱及模拟集成电路测试设备
CN205210211U (zh) 航空电子通用测试平台
CN219420792U (zh) 数据监测装置
CN117706238A (zh) 一种微波器件验证测试系统及方法
EA008955B1 (ru) Система коммутируемой групповой кабельной разводки и способ идентификации проводной пары
CN118191538A (zh) 一种实现多种老化测试机兼容使用同一种老化板的方法及装置
CN118091298A (zh) 通用等效测试系统及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination