CN117200755A - 一种irig-b直流时钟码的解码方法及装置 - Google Patents

Abstract

本申请提供一种IRIG‑B直流时钟码的解码方法及装置，方法包括；响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型；根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元；对有效码元的进行位序处理，得到有效数据，有效数据包括时钟输入信号对应的标准解码时间；获取有效数据对应的时钟补偿时间；基于时钟补偿时间对标准解码时间进行修正，得到时钟输入信号的解码信息。本申请通过采用上述方法，解决当前的解码技术存在一定的延迟，导致时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度的问题。

Description

一种IRIG-B直流时钟码的解码方法及装置

技术领域

本申请涉及时钟解码的技术领域，特别是涉及一种IRIG-B直流时钟码的解码方法。

背景技术

随着工业自动化设备在系统中应用越来越广泛，设备与设备间，控制系统与控制系统之间的配合越来越紧密。实现上述设备或是系统之间配合的一个重要的方面就是需要各自运行的自动化设备需要一个统一的时钟。当时钟统一后，指令下达及故障协同处理等方面就不会出现偏差和误判。时钟的来源为作为时钟基准的GPS以及北斗等卫星时钟，卫星时钟通过广播的形式向各个自动化设备下达秒时钟信号，各个自动化设备需要具备识别对时钟解码的能力，通过相应的解码技术将卫星时钟下达的时钟信号变换成设备内部的时钟信号。

由于解码技术的复杂性，以及信号传输和处理的时间延迟，当前的解码技术可能存在一定的延迟。这会导致时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度。

目前，亟需一种IRIG-B直流时钟码的解码方法来解决当前技术存在的问题。

发明内容

本申请提供一种IRIG-B直流时钟码的解码方法及装置，用于解决当前的解码技术存在一定的延迟，导致时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度的问题。

本申请第一方面提供一种IRIG-B直流时钟码的解码方法，应用于服务器中，方法包括；响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型；根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元；对有效码元的进行位序处理，得到有效数据，有效数据包括时钟输入信号对应的标准解码时间；获取有效数据对应的时钟补偿时间；基于时钟补偿时间对标准解码时间进行修正，得到时钟输入信号的解码信息。

本申请通过采用上述方法，消除解码过程中，时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度的问题。

可选的，响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型，具体包括：判断时钟输入信号的信号类型；当时钟输入信号的信号类型为高电平信号时，记录高电平信号的第一晶振时钟周期数；当时钟输入信号的信号类型为低电平信号时，记录低电平信号的第二晶振时钟周期数；根据第一晶振时钟周期数和第二晶振时钟周期数，得到时钟输入信号中多个码元的码元类型。

通过采用上述方法，根据时钟输入信号中高电平信号以及低电平信号的晶振时钟周期数，来得到时钟输入信号中多个码元的码元类型。

可选的，多个码元的码元类型包括起始位置码元、高低电平码元以及低电平码元，根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元，具体包括：查询时钟输入信号所处的解码状态，解码状态包括起始解码状态和多个中间解码状态，多个中间解码状态包括第一中间解码状态以及第二中间解码状态；当连续接收到预设第一数量的起始位置码元时，确认时钟输入信号所处的解码状态为起始解码状态；当时钟输入信号处于起始解码状态时，接收到的起始位置码元的数量为预设第二数量，且接收到的高电平码元和低电平码元的数量之和为第三预设数量时，确认时钟输入信号所处的解码状态由起始解码状态变更为第一中间解码状态；记录时钟输入信号从第一中间解码状态到第二中间解码状态的过程中接收到的所有高电平码元和低电平码元，以得到有效码元。

通过采用上述方法，根据在各个解码状态下，接收到的起始位置码元、高电平码元以及低电平码元的数量，确定时钟输入信号下一个解码状态的变化，进而完成对时钟输入信号中有效码元的获取，保证了解码过程中能够获取完整的有效码元。

可选的，对有效码元的进行位序处理，得到有效数据，具体包括：按照高位数据在前、低位数据在后的顺序重新排列有效码元，得到重排数据；去除重排数据中的索引位数据，得到有效数据。

可选的，多个码元的码元类型包括基准码元，时钟补偿时间包括第一补偿时间、第二补偿时间以及第三补偿时间；第一补偿时间为起始解码状态结束至得到有效数据所经过的时间；第二补偿时间为第一次接收到基准码元到第二次接收到基准码元所经过的时间；第三补偿时间为第二次接收的基准码元被开始接收到起始解码状态结束所经过的时间。

通过采用上述方法，分别获取在时钟补偿信号的解码过程中，各个解码过程的延时，将上述时间作为时钟补偿时间，提高了输出时钟的精准度。

可选的，方法还包括：当时钟输入信号处于第三中间解码状态下，执行解码动作失败时，将时钟输入信号所处的解码状态变更为起始解码状态，第三中间解码状态为多个中间解码状态中的任意一个解码状态。

可选的，方法还包括：扫描时钟输入信号，得到信号扫描结果；当信号扫描结果中出现时钟输入信号的第一上升边沿时，开始记录高电平信号的晶振时钟周期数；当信号扫描结果中出现时钟输入信号的第一下降边沿时，结束记录高电平信号的晶振时钟周期数，得到第一晶振时钟周期数；且，开始记录低电平信号的晶振时钟周期数；当信号扫描结果中出现时钟输入信号的第二上升边沿时，结束记录低电平信号的晶振时钟周期数，得到第二晶振时钟周期数，第二上升边沿为时钟输入信号中，第一上升边沿的下一个上升边沿。

通过采用上述方法，根描时钟输入信号中的上升边沿以及下降边沿，对高电平信号的晶振时钟周期数以及低电平信号的晶振时钟周期数进行计数，以便于根据晶振时钟周期得到时钟输入信号中多个码元的码元类型。

本申请第二方面提供一种IRIG-B直流时钟码的解码装置，包括信号输入单元、码元获取单元、数据获取单元、时间补偿单元以及信息获取单元；信号输入单元，用于响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型；码元获取单元，用于根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元；数据获取单元，用于对有效码元的进行位序处理，得到有效数据，有效数据包括时钟输入信号对应的标准解码时间；时间补偿单元，用于获取有效数据对应的时钟补偿时间；信息获取单元，用于基于时钟补偿时间对标准解码时间进行修正，得到时钟输入信号的解码信息。

本申请第三方面提供一种电子设备，电子设备包括处理器、存储器、用户接口及网络接口，存储器用于存储指令，用户接口和网络接口用于给其他设备通信，处理器用于执行存储器中存储的指令，以使电子设备执行上述中任一项的方法。

本申请第四方面提供一种计算机可读存储介质，计算机可读存储介质存储有指令，当指令被执行时，执行上述中任一项的方法。

与相关技术相比，本申请的有益效果是：

1、过采用上述方法，消除解码过程中，时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度的问题。

2、通过采用上述方法，根据时钟输入信号中高电平信号以及低电平信号的晶振时钟周期数，来得到时钟输入信号中多个码元的码元类型。

3、通过采用上述方法，根据在各个解码状态下，接收到的起始位置码元、高电平码元以及低电平码元的数量，确定时钟输入信号下一个解码状态的变化，进而完成对时钟输入信号中有效码元的获取，保证了解码过程中能够获取完整的有效码元。

4、通过采用上述方法，分别获取在时钟补偿信号的解码过程中，各个解码过程的延时，将上述时间作为时钟补偿时间，提高了输出时钟的精准度。

附图说明

图1是本申请实施例提供的一种IRIG-B直流时钟码的解码方法的第一流程示意图；

图2是本申请实施例提供的一种IRIG-B直流时钟码的解码方法的第二流程示意图；

图3是本申请实施例提供的一种码元波形的原理示意图；

图4是本申请实施例提供的一种脉冲宽度计数的原理示意图；

图5是本申请实施例提供的一种IRIG-B直流时钟码的解码方法的第三流程示意图；

图6是本申请实施例提供的一种IRIG-B直流时钟码的解码方法的原理示意图；

图7是本申请实施例提供的一种IRIG-B直流时钟码的时间补偿的原理示意图；

图8是本申请实施例提供的一种IRIG-B直流时钟码的解码装置的结构示意图；

图9是本申请实施例提供的一种电子设备的结构示意图。

附图标记：81、信号输入单元；82、码元获取单元；83、数据获取单元；84、时间补偿单元；85、信息获取单元；900、电子设备；901、处理器；902、通信总线；903、用户接口；904、网络接口；905、存储器。

具体实施方式

为了使本技术领域的人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

在本申请实施例的描述中，“示性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。例如，多个系统是指两个或两个以上的系统，多个屏幕终端是指两个或两个以上的屏幕终端。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

本申请实施例提供一种IRIG-B直流时钟码的解码方法，如图1所示，方法包括步骤S1-S5。

S1，响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型。

在本申请实施例中，时钟输入信号为一种IRIG-B直流时钟码，IRIG-B直流时钟码是一种时间编码标准，用于同步精确时间信号。IRIG-B直流时钟码用于将时间信息转换为电信号。它采用二进制编码，其中每个码元代表一个时间单位。IRIG-B直流时钟码通常由一个周期为1秒的脉冲序列组成，每个脉冲的宽度和极性表示特定的时间信息。它可以通过电压的上升或下降来表示二进制位的1或0。IRIG-B直流时钟码可以在不同的物理介质上传输，如电缆、光纤等。IRIG-B直流时钟码的具体编码方式可以根据不同的标准有所不同，如IRIG-B002、IRIG-B003等。这些标准定义了脉冲的宽度、幅度、极性等参数，以及时间信息的具体编码方式。通过解码IRIG-B直流时钟码，可以获取到精确的时间信息，用于同步各种设备和系统，如电力系统、通信系统、测量设备等，确保它们能够在同一时间点进行准确的操作。

在一种可能的实施方式中，如图2所示，响应于时钟输入信号输入，判断所述时钟输入信号中多个码元的码元类型，具体包括步骤S11-S14。

S11，判断时钟输入信号的信号类型。

具体来说，在本申请实施例中，高电平信号以及低电平信号的信号波形可以参见图3，如图3所示，“1”码元为高电平信号，“0”码元为低电平信号。

S12，当时钟输入信号的信号类型为高电平信号时，记录高电平信号的第一晶振时钟周期数。

S13，当时钟输入信号的信号类型为低电平信号时，记录低电平信号的第二晶振时钟周期数。

如图3所示，示例的给出了一种晶振时钟的波形图，当时钟输入信号的信号类型为高电平信号时，记录正脉冲宽度的第一晶振时钟周期数；当时钟输入信号的信号类型为低电平信号时，记录负脉冲宽度的第二晶振时钟周期数。

在一种可能的实施方式中，如图4所示，还包括步骤S15-S18。

S15，扫描时钟输入信号，得到信号扫描结果。

S16，当信号扫描结果中出现时钟输入信号的第一上升边沿时，开始记录高电平信号的晶振时钟周期数。

S17，当信号扫描结果中出现时钟输入信号的第一下降边沿时，结束记录高电平信号的晶振时钟周期数，得到第一晶振时钟周期数；且，开始记录低电平信号的晶振时钟周期数。

S18，当信号扫描结果中出现时钟输入信号的第二上升边沿时，结束记录低电平信号的晶振时钟周期数，得到第二晶振时钟周期数，第二上升边沿为时钟输入信号中，第一上升边沿的下一个上升边沿。

具体来说，在本申请实施例中，时钟输入信号的第一上升边沿为时钟脉冲首次出现的上升边沿，时钟输入信号的第一下降边沿为时钟脉冲首次出现的下降边。晶振时钟的频率越高，正负脉冲宽度的测量就越精确，码元类型判断越准确，误码率就越低。

S14，根据第一晶振时钟周期数和第二晶振时钟周期数，得到时钟输入信号中多个码元的码元类型。

具体来说，通过第一晶振时钟周期数和第二晶振时钟周期数，按照预设的晶振时钟周期数与码元类型的对应关系，即可得到时钟输入信号中多个码元的码元类型。

S2，根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元。

在一种可能的实施方式中，多个码元的码元类型包括起始位置码元、高低电平码元以及低电平码元；根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元，具体包括步骤S21-S24。

S21，查询时钟输入信号所处的解码状态，解码状态包括起始解码状态和多个中间解码状态，多个中间解码状态包括第一中间解码状态以及第二中间解码状态。

在本申请实施例中，时钟输入信号包含100个码元，解码的整个过程分成11个状态，包括ST0，ST1……ST10。状态ST0至ST10顺序执行，执行结束再回到ST0，各个状态循环往复。其中，ST0即为起始解码状态，ST1至ST10为中间解码状态。在本申请实施例中，第一中间解码状态可以为ST1，第二中间解码状态可以ST2。

S22，当连续接收到预设第一数量的起始位置码元时，确认时钟输入信号所处的解码状态为起始解码状态。

示例性的，当连续接收到连续两个 “P” 码元，判定为ST0状态，在本申请实施例中，“P”码元可以被设置为起始位置码元。

S23，当时钟输入信号处于起始解码状态时，接收到的起始位置码元的数量为预设第二数量，且接收到的高电平码元和低电平码元的数量之和为第三预设数量时，确认时钟输入信号所处的解码状态由起始解码状态变更为第一中间解码状态。

S24，记录时钟输入信号从第一中间解码状态到第二中间解码状态的过程中接收到的所有高电平码元和低电平码元，以得到有效码元。

示例性的，如图6所述，当起始位置码元的数量为2，且当接收到的高电平码元和低电平码元的数量之和为8时，时钟输入信号所处的解码状态由起始解码状态转入ST1状态。当起始位置码元的数量为1，且当接收到的高电平码元和低电平码元的数量之和为9时，状态机由ST1转入ST2状态，或由ST2转入ST3状态，循环上述，一直到由ST10转入ST0。从ST0-ST10顺序执行一次，整个秒时钟的有效码元全部被解出。

在一种可能的实施方式中，根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元，还包括步骤S25。

S25，当时钟输入信号处于第三中间解码状态下，执行解码动作失败时，将时钟输入信号所处的解码状态变更为起始解码状态，第三中间解码状态为多个中间解码状态中的任意一个解码状态。

在本申请实施例中，如果从ST0-ST10中间任何码元解码不成功，包括起始位置码元，数据码元‘1’或‘0’不被确认，本次状态下时间解码过程将被抛掉，将重新回归ST0并重新开始识别秒时钟起始码。

在一种可能的实施方式中，多个码元的码元类型包括基准码元，时钟补偿时间包括第一补偿时间、第二补偿时间以及第三补偿时间；第一补偿时间为起始解码状态结束至得到有效数据所经过的时间；第二补偿时间为第一次接收到基准码元到第二次接收到基准码元所经过的时间；第三补偿时间为第二次接收的基准码元被开始接收到起始解码状态结束所经过的时间。

如图7所示，时钟补偿时间包括第一补偿时间T1、第二补偿时间T2以及第三补偿时间T3；记录从ST0结束到设备通过SPI读取时钟所经过的毫秒数T1。从基准码元开始到相邻下次基准码元开始的时间为准确时间T2=1000毫秒。从相邻下次基准码元开始到ST10结束为一个基准码元的时间T3=10毫秒，时钟补偿时间为Tc=T1+T2+T3。

S3，对有效码元的进行位序处理，得到有效数据，有效数据包括时钟输入信号对应的标准解码时间。

在一种可能的实施方式中，对有效码元的进行位序处理，得到有效数据，具体包括步骤S31-S32。

S31，按照高位数据在前、低位数据在后的顺序重新排列有效码元，得到重排数据。

S32去除重排数据中的索引位数据，得到有效数据。

S4，获取有效数据对应的时钟补偿时间。

S5，基于时钟补偿时间对标准解码时间进行修正，得到时钟输入信号的解码信息。

通过SPI读取时钟时准确时间T=T0+Tc。T0为有效数据包括时钟输入信号对应的标准解码时间。

本申请通过采用上述方法，能够达到的有益效果包括：

1、过采用上述方法，消除解码过程中，时钟信号的下达和设备的响应之间存在一定的延迟，影响到系统的实时性和响应速度的问题。

2、通过采用上述方法，根据时钟输入信号中高电平信号以及低电平信号的晶振时钟周期数，来得到时钟输入信号中多个码元的码元类型。

3、通过采用上述方法，根据在各个解码状态下，接收到的起始位置码元、高电平码元以及低电平码元的数量，确定时钟输入信号下一个解码状态的变化，进而完成对时钟输入信号中有效码元的获取，保证了解码过程中能够获取完整的有效码元。

4、通过采用上述方法，分别获取在时钟补偿信号的解码过程中，各个解码过程的延时，将上述时间作为时钟补偿时间，提高了输出时钟的精准度。

需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本申请实施例提供一种IRIG-B直流时钟码的解码装置，如图8所示，解码装置包括信号输入单元81、码元获取单元82、数据获取单元83、时间补偿单元84以及信息获取单元85。

信号输入单元81，用于响应于时钟输入信号输入，判断时钟输入信号中多个码元的码元类型。

码元获取单元82，用于根据多个码元和多个码元的码元类型，获取时钟输入信号中的有效码元。

数据获取单元83，用于对有效码元的进行位序处理，得到有效数据，有效数据包括时钟输入信号对应的标准解码时间。

时间补偿单元84，用于获取有效数据对应的时钟补偿时间。

信息获取单元85，用于基于时钟补偿时间对标准解码时间进行修正，得到时钟输入信号的解码信息。

在一种可能的实施方式中，信号输入单元81包括信号判断模块、周期记录模块以及码元判断模块。

信号判断模块，用于判断时钟输入信号的信号类型。

周期记录模块，用于当时钟输入信号的信号类型为高电平信号时，记录高电平信号的第一晶振时钟周期数；还用于当时钟输入信号的信号类型为低电平信号时，记录低电平信号的第二晶振时钟周期数。

码元判断模块，用于根据第一晶振时钟周期数和第二晶振时钟周期数，得到时钟输入信号中多个码元的码元类型。

在一种可能的实施方式中，码元获取单元82包括状态查询模块、状态变更模块以及码元记录模块。

状态查询模块，用于查询时钟输入信号所处的解码状态，解码状态包括起始解码状态和多个中间解码状态，多个中间解码状态包括第一中间解码状态以及第二中间解码状态。

状态变更模块，用于当连续接收到预设第一数量的起始位置码元时，确认时钟输入信号所处的解码状态为起始解码状态；还用于当时钟输入信号处于起始解码状态时，接收到的起始位置码元的数量为预设第二数量，且接收到的高电平码元和低电平码元的数量之和为第三预设数量时，确认时钟输入信号所处的解码状态由起始解码状态变更为第一中间解码状态。

码元记录模块，用于记录时钟输入信号从第一中间解码状态到第二中间解码状态的过程中接收到的所有高电平码元和低电平码元，以得到有效码元。

在一致可能的实施方式中，数据获取单元83包括数据排序模块以及数据去除模块。

数据排序模块，用于按照高位数据在前、低位数据在后的顺序重新排列有效码元，得到重排数据。

数据去除模块，用于去除重排数据中的索引位数据，得到有效数据。

在一种可能的实施方式中，码元获取单元82还包括状态重置模块。

状态重置模块，用于当时钟输入信号处于第三中间解码状态下，执行解码动作失败时，将时钟输入信号所处的解码状态变更为起始解码状态，第三中间解码状态为多个中间解码状态中的任意一个解码状态。

在一种可能的实施方式中，信号输入单元81还包括信号扫描模块、条件判断模块。

信号扫描模块，用于扫描时钟输入信号，得到信号扫描结果。

条件判断模块，用于当信号扫描结果中出现时钟输入信号的第一上升边沿时，开始记录高电平信号的晶振时钟周期数；当信号扫描结果中出现时钟输入信号的第一下降边沿时，结束记录高电平信号的晶振时钟周期数，得到第一晶振时钟周期数；且开始记录低电平信号的晶振时钟周期数；还用于当信号扫描结果中出现时钟输入信号的第二上升边沿时，结束记录低电平信号的晶振时钟周期数，得到第二晶振时钟周期数，第二上升边沿为时钟输入信号中，第一上升边沿的下一个上升边沿。

需要说明的是：上述实施例提供的装置在实现其功能时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置和方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

请参见图9，为本申请实施例提供了一种电子设备的结构示意图。如图9所示，电子设备900可以包括：至少一个处理器901，至少一个网络接口904，用户接口903，存储器905，至少一个通信总线902。

其中，通信总线902用于实现这些组件之间的连接通信。

其中，用户接口903可以包括显示屏（Display）、摄像头（Camera），可选用户接口903还可以包括标准的有线接口、无线接口。

其中，网络接口904可选的可以包括标准的有线接口、无线接口（如WI-FI接口）。

其中，处理器901可以包括一个或者多个处理核心。处理器901利用各种接口和线路连接整个服务器内的各个部分，通过运行或执行存储在存储器905内的指令、程序、代码集或指令集，以及调用存储在存储器905内的数据，执行服务器的各种功能和处理数据。可选的，处理器901可以采用数字信号处理（Digital Signal Processing，DSP）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）、可编程逻辑阵列（Programmable LogicArray，PLA）中的至少一种硬件形式来实现。处理器901可集成中央处理器（CentralProcessing Unit，CPU）、图像处理器（Graphics Processing Unit，GPU）和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器901中，单独通过一块芯片进行实现。

其中，存储器905可以包括随机存储器（Random Access Memory，RAM），也可以包括只读存储器（Read-Only Memory）。可选的，该存储器905包括非瞬时性计算机可读介质（non-transitory computer-readable storage medium）。存储器905可用于存储指令、程序、代码、代码集或指令集。存储器905可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令（比如触控功能、声音播放功能、图像播放功能等）、用于实现上述各个方法实施例的指令等；存储数据区可存储上面各个方法实施例中涉及的数据等。存储器905可选的还可以是至少一个位于远离前述处理器901的存储装置。如图9所示，作为一种计算机存储介质的存储器905中可以包括操作系统、网络通信模块、用户接口模块以及关于直流时钟码解码的应用程序。

在图9所示的电子设备900中，用户接口903主要用于为用户提供输入的接口，获取用户输入的数据；而处理器901可以用于调用存储器905中存储有直流时钟码解码的的应用程序，当由一个或多个处理器执行时，使得电子设备900执行如上述实施例中一个或多个所述的方法。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必需的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所披露的装置，可通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践真理的公开后，将容易想到本公开的其他实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。

Claims (10)

1.一种IRIG-B直流时钟码的解码方法，其特征在于，应用于服务器中，所述方法包括；

响应于时钟输入信号输入，判断所述时钟输入信号中多个码元的码元类型；

根据多个所述码元和多个所述码元的码元类型，获取所述时钟输入信号中的有效码元；

对所述有效码元的进行位序处理，得到有效数据，所述有效数据包括所述时钟输入信号对应的标准解码时间；

获取所述有效数据对应的时钟补偿时间；

基于所述时钟补偿时间对所述标准解码时间进行修正，得到所述时钟输入信号的解码信息。

2.根据权利要求1所述的方法，其特征在于，所述响应于时钟输入信号输入，判断所述时钟输入信号中多个码元的码元类型，具体包括：

判断所述时钟输入信号的信号类型；

当所述时钟输入信号的信号类型为高电平信号时，记录所述高电平信号的第一晶振时钟周期数；

当所述时钟输入信号的信号类型为低电平信号时，记录所述低电平信号的第二晶振时钟周期数；

根据所述第一晶振时钟周期数和所述第二晶振时钟周期数，得到所述时钟输入信号中多个码元的码元类型。

3.根据权利要求1所述的方法，其特征在于，多个所述码元的码元类型包括起始位置码元、高低电平码元以及低电平码元，所述根据多个所述码元和多个所述码元的码元类型，获取所述时钟输入信号中的有效码元，具体包括：

查询所述时钟输入信号所处的解码状态，所述解码状态包括起始解码状态和多个中间解码状态，多个所述中间解码状态包括第一中间解码状态以及第二中间解码状态；

当连续接收到预设第一数量的所述起始位置码元时，确认所述时钟输入信号所处的解码状态为所述起始解码状态；

当所述时钟输入信号处于所述起始解码状态时，接收到的所述起始位置码元的数量为预设第二数量，且接收到的高电平码元和低电平码元的数量之和为第三预设数量时，确认所述所述时钟输入信号所处的解码状态由所述起始解码状态变更为所述第一中间解码状态；

记录所述时钟输入信号从所述第一中间解码状态到所述第二中间解码状态的过程中接收到的所有高电平码元和低电平码元，以得到所述有效码元。

4.根据权利要求1所述的方法，其特征在于，所述对所述有效码元的进行位序处理，得到有效数据，具体包括：

按照高位数据在前、低位数据在后的顺序重新排列所述有效码元，得到重排数据；

去除所述重排数据中的索引位数据，得到所述有效数据。

5.根据权利要求3所述的方法，其特征在于，多个所述码元的码元类型包括基准码元，所述时钟补偿时间包括第一补偿时间、第二补偿时间以及第三补偿时间；

所述第一补偿时间为所述起始解码状态结束至得到有效数据所经过的时间；

所述第二补偿时间为第一次接收到基准码元到第二次接收到基准码元所经过的时间；

所述第三补偿时间为所述第二次接收的基准码元被开始接收到所述起始解码状态结束所经过的时间。

6.根据权利要求3所述的方法，其特征在于，所述方法还包括：

当所述时钟输入信号处于第三中间解码状态下，执行解码动作失败时，将所述时钟输入信号所处的解码状态变更为所述起始解码状态，所述第三中间解码状态为多个所述中间解码状态中的任意一个解码状态。

7.根据权利要求2所述的方法，其特征在于，所述方法还包括：

扫描所述时钟输入信号，得到信号扫描结果；

当所述信号扫描结果中出现所述时钟输入信号的第一上升边沿时，开始记录所述高电平信号的晶振时钟周期数；

当所述信号扫描结果中出现所述时钟输入信号的第一下降边沿时，结束记录所述高电平信号的晶振时钟周期数，得到所述第一晶振时钟周期数；且，

开始记录所述低电平信号的晶振时钟周期数；

当所述所述信号扫描结果中出现所述时钟输入信号的第二上升边沿时，结束记录所述低电平信号的晶振时钟周期数，得到所述第二晶振时钟周期数，所述第二上升边沿为所述时钟输入信号中，所述第一上升边沿的下一个上升边沿。

8.一种IRIG-B直流时钟码的解码装置，其特征在于，所述装置包括信号输入单元（81）、码元获取单元（82）、数据获取单元（83）、时间补偿单元（84）以及信息获取单元（85）；

所述信号输入单元（81），用于响应于时钟输入信号输入，判断所述时钟输入信号中多个码元的码元类型；

所述码元获取单元（82），用于根据多个所述码元和多个所述码元的码元类型，获取所述时钟输入信号中的有效码元；

所述数据获取单元（83），用于对所述有效码元的进行位序处理，得到有效数据，所述有效数据包括所述时钟输入信号对应的标准解码时间；

所述时间补偿单元（84），用于获取所述有效数据对应的时钟补偿时间；

所述信息获取单元（85），用于基于所述时钟补偿时间对所述标准解码时间进行修正，得到所述时钟输入信号的解码信息。

9.一种电子设备，其特征在于，所述电子设备包括处理器（901）、用户接口（903）、网络接口（904）及存储器（905），所述存储器（905）用于存储指令，所述用户接口（903）和网络接口（904）用于与其他设备通信，所述处理器（901）用于执行所述存储器（905）中存储的指令，以使所述电子设备（900）执行如权利要求1-7任意一项所述的方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有指令，当所述指令被执行时，执行如权利要求1-7中任意一项所述的方法。