CN117199083A - 薄膜晶体管阵列驱动背板及其制备方法 - Google Patents

薄膜晶体管阵列驱动背板及其制备方法 Download PDF

Info

Publication number
CN117199083A
CN117199083A CN202311304479.3A CN202311304479A CN117199083A CN 117199083 A CN117199083 A CN 117199083A CN 202311304479 A CN202311304479 A CN 202311304479A CN 117199083 A CN117199083 A CN 117199083A
Authority
CN
China
Prior art keywords
thin film
film transistor
metal oxide
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311304479.3A
Other languages
English (en)
Inventor
徐华
徐苗
李民
庞佳威
张艳丽
陈子楷
邓瑞钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou New Vision Opto Electronic Technology Co ltd
Original Assignee
Guangzhou New Vision Opto Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou New Vision Opto Electronic Technology Co ltd filed Critical Guangzhou New Vision Opto Electronic Technology Co ltd
Priority to CN202311304479.3A priority Critical patent/CN117199083A/zh
Publication of CN117199083A publication Critical patent/CN117199083A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列驱动背板及其制备方法。薄膜晶体管阵列驱动背板包括:多个薄膜晶体管,所述多个薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管;其中,所述第一薄膜晶体管的有源层包括层叠设置于衬底一侧的第一金属氧化物层和第二金属氧化物层,所述第二薄膜晶体管的有源层仅包括所述第一金属氧化物层,所述第二金属氧化物层用于调节所述第一薄膜晶体管的亚阈值摆幅。本发明能够使得薄膜晶体管阵列驱动背板包含两种亚阈值摆幅的薄膜晶体管。

Description

薄膜晶体管阵列驱动背板及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种薄膜晶体管阵列驱动背板及其制备方法。
背景技术
薄膜晶体管阵列驱动背板在显示技术领域有着重要的应用,例如可以制作成显示面板。
薄膜晶体管阵列驱动背板中的薄膜晶体管是构成驱动背板中各种驱动电路的重要组成部分。在相关技术中,驱动电路中对不同薄膜晶体管的亚阈值摆幅的需求不同,因而亟需一种包含有两种亚阈值摆幅的薄膜晶体管的驱动背板。
发明内容
本发明提供了一种薄膜晶体管阵列驱动背板及其制备方法,以使得薄膜晶体管阵列驱动背板包含两种亚阈值摆幅的薄膜晶体管。
根据本发明的一方面,提供了一种薄膜晶体管阵列驱动背板,包括:多个薄膜晶体管,所述多个薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管;其中,所述第一薄膜晶体管的有源层包括层叠设置于衬底一侧的第一金属氧化物层和第二金属氧化物层,所述第二薄膜晶体管的有源层仅包括所述第一金属氧化物层,所述第二金属氧化物层用于调节所述第一薄膜晶体管的亚阈值摆幅。
可选地,所述第一薄膜晶体管的亚阈值摆幅与所述第二薄膜晶体管的亚阈值摆幅的比值大于等于2,或者小于等于0.5。
可选地,所述第一金属氧化物层的材料为AaBbRcOn,且a、b、c满足下列关系:90%≤a/(a+b+c)≤99.8%,0%≤b/(a+b+c)≤10%,0.1%≤c/(a+b+c)≤5%,a+b+c=1;
其中,元素A为In,Ga,Sn,Zn中的一种或至少两种的组合;
元素B为Si、Ti、Ta、Bi,Nb元素的一种或至少两种的组合;
元素R为稀土元素Ce、Pr、Tb、Dy、Yb中的一种或至少两种的组合。
可选地,所述第二金属氧化物层的材料与所述第一金属氧化物层的材料的刻蚀选择比大于10。
可选地,所述第一金属氧化物层为含锡氧化物,且锡原子占总的金属阳离子比例大于等于10%;
或者,所述第一金属氧化物层为结晶形态的薄膜;
或者,所述第一金属氧化物层为经过相关薄膜工艺处理后的第一金属氧化物层;其中,经过所述相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力高于未经所述相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力。
可选地,所述第一金属氧化物层的厚度为5nm~100nm,所述第二金属氧化物层的厚度为5nm~50nm。
可选地,所述薄膜晶体管的结构为顶栅自对准结构、刻蚀阻挡层结构或者背沟道结构。
可选地,所述第二金属氧化物层的材料为氧化物,其载流子浓度为1.0×1016cm-3~5.0×1018cm-3
根据本发明的另一方面,提供了一种薄膜晶体管阵列驱动背板的制备方法,所述薄膜晶体管阵列驱动背板的制备方法包括:
于衬底的一侧形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层;
其中,所述第一薄膜晶体管的有源层包括层叠于所述衬底一侧的第一金属氧化物层和第二金属氧化物层,所述第二薄膜晶体管的有源层仅包括第一金属氧化物层。
可选地,所述于衬底上形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层包括:
于所述衬底的一侧整面形成第一金属氧化物材料层;
于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层;
以灰度掩膜版为掩膜,于所述第一薄膜晶体管的有源层区域和所述第二薄膜晶体管的有源层区域形成厚度不同的光刻胶,其中,位于所述第一薄膜晶体管的有源层区域的光刻胶的厚度大于位于所述第二薄膜晶体管的有源层区域的光刻胶的厚度;
图案化所述第一金属氧化物材料层和所述第二金属氧化物材料层;
去除所述第二薄膜晶体管的有源层区域的光刻胶;
刻蚀所述第二薄膜晶体管的有源层区域的第二金属氧化物层;
去除所述第一薄膜晶体管的有源层区域的光刻胶。
可选地,所述于衬底上形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层包括:
于所述衬底的一侧整面形成第一金属氧化物材料层;
于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层;
于所述第一薄膜晶体管的有源层区域及所述第二薄膜晶体管的有源层区域形成光刻胶;
图案化所述第一金属氧化物材料层及所述第二金属氧化物材料层;
去除所述光刻胶;
于所述第一薄膜晶体管的有源层区域形成光刻胶;
刻蚀所述第二薄膜晶体管的有源层区域的第二金属氧化物层;
去除所述第一薄膜晶体管的有源层区域的光刻胶。
可选地,所述于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层之前还包括:
对所述第一金属氧化物材料层进行相关薄膜工艺处理以提高所述第一金属氧化物材料层的抗刻蚀能力和界面态调控。
可选地,所述相关薄膜工艺包括气氛热退火、等离子体处理、溶液处理和激光处理工艺中的一种或至少两种的组合。
本发明实施例的技术方案,通过设置第一薄膜晶体管和第二薄膜晶体管的有源层的结构不同,也即第一薄膜晶体管的有源层包含第一金属氧化物层和第二金属氧化物层,第二薄膜晶体管的有源层仅包含第二金属氧化物层。一方面,通过设置第二金属氧化物层,可以有效抵抗后续薄膜工艺过程对第一有源层的损伤,减少界面态的产生,调节载流子的传输路径和分布,从而降低器件的亚阈值摆幅。另一方面,在沉积第二金属氧化物层前,通过对第一金属氧化物层进行相关的薄膜处理工艺,可以调控第一金属氧化物层和第二金属氧化物层的界面态,从而调节第一薄膜晶体管的亚阈值摆幅,进而使得在同一薄膜晶体管阵列驱动背板上能够形成两种亚阈值摆幅的薄膜晶体管。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管阵列驱动背板的结构示意图;
图2为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的结构示意图;
图3为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的结构示意图;
图4为本发明实施例提供的一种薄膜晶体管阵列驱动背板的制备方法的流程图;
图5为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图;
图6为图5所示的制备方法的主要步骤形成的产品结构示意图;
图7为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图;
图8为图7所示的制备方法的主要步骤形成的产品结构示意图;
图9为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图;
图10为图9所示的制备方法的主要步骤形成的产品结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本发明实施例提供的一种薄膜晶体管阵列驱动背板的结构示意图,参考图1,薄膜晶体管阵列驱动背板包括:多个薄膜晶体管T,多个薄膜晶体管T包括第一薄膜晶体管T1和第二薄膜晶体管T2;其中,第一薄膜晶体管T1的有源层13包括层叠设置于衬底11一侧的第一金属氧化物层131和第二金属氧化物层132,第二薄膜晶体管T2的有源层13仅包括第一金属氧化物层131,第二金属氧化物层132用于调节第一薄膜晶体管T1的亚阈值摆幅。
具体地,如图1所示,薄膜晶体管阵列驱动背板可以用于显示面板中,第一薄膜晶体管T1和第二薄膜晶体管T2可以是像素驱动电路、栅极选择电路、防静电电路和分时复用开关电路中的晶体管。以像素驱动电路为例,像素驱动电路(如包含两个晶体管一个电容的2T1C像素驱动电路,包含七个晶体管和一个电容的7T1C像素驱动电路等)中通常包含用于开关的开关管和用于生成驱动电流的驱动管。从性能要求的角度而言,开关管和驱动管对于亚阈值摆幅的要求并不一致,其中开关管需要较小的亚阈值摆幅,以实现快速的开关功能;而驱动管则需要尽可能大的亚阈值摆幅,从而实现精确的电流控制。
薄膜晶体管T包括有源层13、栅极绝缘层14、栅极层15以及源漏电极层17,其中有源层13的性能影响着薄膜晶体管T的亚阈值摆幅。本实施例中第二薄膜晶体管T2的有源层13仅包括第一金属氧化物层131,相应的第二薄膜晶体管T2具有一个亚阈值摆幅;而第一薄膜晶体管T1除有源层13外其余结构材料等均与第二薄膜晶体管T2相同,通过设置第一薄膜晶体管T1的有源层13包含第一金属氧化物层131和第二金属氧化物层132,利用第二金属氧化物层调节有源层的性能,从而调整第一薄膜晶体管的亚阈值摆幅。示例性地,第二金属氧化物层132的功能可以是增大第一薄膜晶体管T1亚阈值摆幅,也可以是减小第一薄膜晶体管T1亚阈值摆幅。当第二金属氧化物层132增大第一薄膜晶体管T1的亚阈值摆幅时,第一薄膜晶体管T1的亚阈值摆幅大于第二薄膜晶体管T2的亚阈值摆幅,此时第一薄膜晶体管T1可作为像素驱动电路中的驱动管,第二薄膜晶体管T2可作为像素驱动电路中的开关管。当第二金属氧化物层132用于减小第一薄膜晶体管T1的亚阈值摆幅时,第二薄膜晶体管T2的亚阈值摆幅大于第一薄膜晶体管T1的亚阈值摆幅,此时第二薄膜晶体管T2可作为像素驱动电路中的驱动管,第一薄膜晶体管T1可作为像素驱动电路中的开关管。
由上述分析可知,本实施例中通过设置第一薄膜晶体管和第二薄膜晶体管的有源层的结构不同,也即第一薄膜晶体管的有源层包含第一金属氧化物层和第二金属氧化物层,第二薄膜晶体管的有源层仅包含第一金属氧化物层。通过设置第二金属氧化物层来调节第一薄膜晶体管的有源层的性能,从而调节第一薄膜晶体管的亚阈值摆幅,进而使得在同一薄膜晶体管阵列驱动背板上能够形成两种亚阈值摆幅的薄膜晶体管。
为便于理解,以下首先对薄膜晶体管阵列驱动背板的整体结构进行说明。
在一些实施方式中,可选地,如图1所示,薄膜晶体管阵列驱动背板中薄膜晶体管可以是顶栅自对准结构。薄膜晶体管阵列驱动背板包括衬底11、设置于衬底11上的薄膜晶体管T,其中,衬底11和薄膜晶体管T之间还可包括缓冲层12;薄膜晶体管T包括有源层13、设置于有源层13上的栅极绝缘层14、设置于栅极绝缘层14上的栅极层15,以及设置于有源层13远离衬底11一侧的源漏电极层17。可以理解的是,薄膜晶体管阵列驱动背板还可包括覆盖栅极层的间隔层16以及覆盖源漏电极层的钝化层18。可选地,衬底11的材料可以是玻璃,或者柔性衬底(如:聚酰亚胺、聚二甲酸乙二醇酯等),缓冲层12的材料可以是二氧化硅、氮氧化硅或氮化硅等,栅极绝缘层14的材料可以是二氧化硅、氮氧化硅或氮化硅等,栅极层15的材料可以是钼、铜、铝、钛、及其合金或叠层结构等,间隔层16的材料可以是二氧化硅、氮氧化硅或氮化硅等,源漏电极层17的材料可以是钼、铜、铝、钛、及其合金或叠层结构等,钝化层18的材料可以是二氧化硅、氮氧化硅或氮化硅等。需要说明的是,在其它一些可选的实施方式中,第一薄膜晶体管T1中对应源漏电极层打孔部分的区域可以不设置第二金属氧化物层132材料,也即源漏电极层17可以通过打孔直接与第一金属氧化物层131接触。
在另外一些实施方式中,可选地,如图2所示,图2为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的结构示意图,本实施例中薄膜晶体管阵列驱动背板中薄膜晶体管的结构为刻蚀阻挡层结构。具体包括衬底11、设置于衬底11上的栅极层15、覆盖栅极层15的栅极绝缘层14、设置于栅极绝缘层14上的有源层13、设置于有源层13远离衬底11一侧的刻蚀阻挡层19,以及设置于刻蚀阻挡层19远离衬底一侧的源漏电极层17,以及覆盖源漏电极层17的钝化层18。其中,第一薄膜晶体管T1的有源层包括层叠于衬底11上的第一金属氧化物层131和第二金属氧化物层132,第二薄膜晶体管T2的有源层仅包括第一金属氧化物层131。可选地,衬底11的材料可以是聚酰亚胺(PI),栅极层15的材料可以是钼/铝钼(Mo/Al/Mo)叠层,栅极绝缘层14的材料可以是氮化硅/氧化硅(Si3N4/SiO2)叠层,刻蚀阻挡层19的材料可以是二氧化硅,源漏电极层17的材料可以是Mo/Al/Mo叠层,钝化层18的材料可以是二氧化硅。
在另外一些实施方式中,可选地,如图3所示,图3为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的结构示意图,本实施例中薄膜晶体管可以是背沟道刻蚀结构,其与图2所示的结构相比,未设置有刻蚀阻挡层,其它结构与图2所示结构相同,在此不再赘述。其中,衬底11的材料可以是玻璃,栅极层15的材料可以是钼钛合金/铜/钼钛合金(MoTi/Cu/MoTi)叠层,栅极绝缘层14的材料可以是Si3N4/SiO2叠层,源漏电极层17的材料可以是MoTi/Cu/MoTi叠层,钝化层18的材料可以是二氧化硅。
当然,可以理解的是,上述涉及的各个膜层的材料,可以应用于如上所述的任一种类型的薄膜晶体管中。
以下对薄膜晶体管中第一金属氧化物层及第二金属氧化物层进行重点说明。
示例性地,以第二金属氧化物层132用于减小第一薄膜晶体管的亚阈值摆幅为例。此实施例中,设置第一薄膜晶体管T1的亚阈值摆幅与第二薄膜晶体管T2的亚阈值摆幅的比值小于或等于0.5,从而可以使得第一薄膜晶体管T1和第二薄膜晶体管T2的亚阈值摆幅相差较大,更有利于应用于像素驱动电路中。优选地,第一薄膜晶体管T1的亚阈值摆幅的取值范围为:0.10~0.30V/decade,第二薄膜晶体管T2的亚阈值摆幅的取值范围为:0.35~1.00V/decade。
可选地,第一金属氧化物层131的材料为AaBbRcOn,且a、b、c满足下列关系:90%≤a/(a+b+c)≤99.8%,0%≤b/(a+b+c)≤10%,0.1%≤c/(a+b+c)≤5%,a+b+c=1。其中,元素A为In,Ga,Sn,Zn中的一种或至少两种的组合;元素B为Si、Ti、Ta、Bi,Nb元素的一种或至少两种的组合;元素R为稀土元素Ce、Pr、Tb、Dy、Yb中的一种或至少两种的组合。在第一金属氧化物层中为含有稀土元素的氧化物,其能够在靠近导带底附近形成光生载流子的转换中心,在靠近价带顶附件形成深能级的缺陷中心,其对薄膜晶体管的亚阈值摆幅的调制起到关键的作用。通常,稀土元素的含量越高,器件的亚阈值摆幅越大,可以通过控制稀土的含量来实现不同的亚阈值摆幅。并且,通过在第一金属氧化物层上层叠设置第二金属氧化物层,第二金属氧化物层的材料可以是氧化物半导体,其载流子浓度为1.0×1016cm-3~5.0×1018cm-3。一方面,第二金属氧化物层的材料可以提供载流子的增量来源,调控载流子的传输路径和分布,减弱稀土元素带来的亚阈值摆幅增加的影响;另一方面,增加的第二金属氧化物层可以有效改善器件阈值电压随器件宽度变化的影响,也即在大的宽长比条件下薄膜晶体管的阈值电压基本保持不变,从而可以进一步提高薄膜晶体管的应用潜力。优选地,稀土原子含量占总金属原子的比例为:0.1%~3.0%。
可选地,在上述实施方式中,第一金属氧化物层131的载流子浓度为n1,且1.0×1018cm-3≤n1≤8.0×1019cm-3;第二金属氧化物层132的载流子浓度为n2,且1.0×1016cm-3≤n2≤5.0×1018cm-3;且在薄膜晶体管阵列驱动背板中,n1/n2≥5。可选地,第一金属氧化物层131的光学带隙为E1,第二金属氧化物层132的光学带隙为E2,且在薄膜晶体管阵列驱动背板中,E2-E1≥0.3eV。可选地,以元素摩尔量计,元素A满足:0.4≤In/(In+Ga+Sn+Zn)≤1.0,0≤Ga/(In+Ga+Sn+Zn)≤0.2,0≤Sn/(In+Ga+Sn+Zn)≤0.5,0≤Zn/(In+Ga+Sn+Zn)≤0.35。具体地,由于第二薄膜晶体管T2中仅包含第一金属氧化物层131,在制作时需要刻蚀其上形成的第二金属氧化物层从而仅保留下第一金属氧化物层,在刻蚀第二金属氧化物层时,虽然不会对第一金属氧化物层形成宏观上的物理减薄,但是刻蚀过程会破坏第一金属氧化物层表面的薄膜结构,在其表面形成界面态,通过上述第一金属氧化物层参数的设置,可以避免由于第一金属氧化物层被刻蚀严重而影响薄膜晶体管的性能。
可选地,第二金属氧化物层的材料与第一金属氧化物层的材料的刻蚀选择比大于10。这样设置,也即刻蚀液对第二金属氧化物层的刻蚀较快,而对第一金属氧化物层的刻蚀较慢,在刻蚀第二金属氧化物层时,对第一金属氧化物层的影响较小,从而避免第一金属氧化物层被刻蚀掉。优选地,第二金属氧化物层的材料与第一金属氧化物层的材料的刻蚀选择比大于20。更优选地,第二金属氧化物层的材料与第一金属氧化物层的材料的刻蚀选择比大于50。优选地,如上所述的刻蚀液对第一金属氧化物层材料的刻蚀速率小于0.1A/s。
可选地,在一些实施方式中,可通过设置第一金属氧化物层为含锡氧化物,也即第一金属氧化物层中含有锡氧化物,锡氧化物可以较好地提高材料的抗刻蚀能力,特别是对磷酸基和双氧水基的刻蚀液就有较强的抗刻蚀能力;优选地,锡原子含量占总金属原子的比例为10%~50%。在另外一些实施方式中,将第一金属氧化物层结晶化以提高抗刻蚀能力,也即第一金属氧化物层为结晶形态的薄膜,可设置材料各组分的结构差异较小,从而易于结晶等等。在其它一些实施方式中,还可以采用特定的沉积工艺,包括原子层沉积方式,脉冲激光沉积方式等提高第一金属氧化物层的抗刻蚀能力。在其它一些实施方式中,还可以设置第一金属氧化物层为经过相关薄膜工艺处理后的第一金属氧化物层;其中,经过相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力高于未经所述相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力。
优选的,所述相关薄膜处理工艺包括等离子体处理、溶液处理或激光处理的过程;
所述等离子体处理包括氩气、氧气、氮气、笑气、氢气、氨气,及其混合气体的等离子处理过程。
所述溶液处理包括醇、醛、胺、酯、醚、酮类的有机溶剂及其衍生物的处理过程。
所述激光处理包括激光波长小于500nm的激光照射一定时间的处理过程。
可选地,第一金属氧化物层131的厚度为5nm~100nm,第二金属氧化物层的厚度为5nm~50nm。若第一金属氧化物层和第二金属氧化物层太薄,在刻蚀第二金属氧化物层时,容易对第一金属氧化物层误刻蚀;而若第一金属氧化物层和第二金属氧化物层太厚,又容易增加工艺时间,使得产能降低。因而,可设置第一金属氧化物层和第二金属氧化物层的厚度在如上所述的范围内,既能够有效避免第一金属氧化物层被误刻蚀,又不会造成产能的严重下降。优选地,第一金属氧化物的厚度为10~50nm,第二金属氧化物层的厚度为10~20nm。
本发明实施例还提供了一种显示面板,显示面板包括本发明任意实施例提供的薄膜晶体管阵列驱动背板,薄膜晶体管阵列驱动背板包括像素驱动电路,像素驱动电路由第一薄膜晶体管和第二薄膜晶体管构成。
本发明实施例还提供了一种薄膜晶体管阵列驱动背板的制备方法,如图4所示,图4为本发明实施例提供的一种薄膜晶体管阵列驱动背板的制备方法的流程图。薄膜晶体管阵列驱动背板的制备方法包括:
步骤S201,于衬底的一侧形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层;其中,第一薄膜晶体管的有源层包括层叠于衬底一侧的第一金属氧化物层和第二金属氧化物层,第二薄膜晶体管的有源层仅包括第一金属氧化物层。
具体地,衬底可以是玻璃等刚性衬底,也可以是聚酰亚胺等柔性衬底。第一薄膜晶体管的有源层和第二薄膜晶体管的有源层的制备方式包括:磁控溅射法、原子层沉积法和溶液法中一种或至少两种的组合。
本实施例中通过设置第一薄膜晶体管和第二薄膜晶体管的有源层的结构不同,也即第一薄膜晶体管的有源层包含第一金属氧化物层和第二金属氧化物层,第二薄膜晶体管的有源层仅包含第二金属氧化物层。通过设置第二金属氧化物层来调节第一薄膜晶体管的有源层的性能,从而调节第一薄膜晶体管的亚阈值摆幅,进而使得在同一薄膜晶体管阵列驱动背板上能够形成两种亚阈值摆幅的薄膜晶体管。
以下结合薄膜晶体管阵列驱动背板的结构图对薄膜晶体管阵列驱动背板的制备方法进行说明,其中首先对有源层的制备过程进行重点说明,对于薄膜晶体管的不同结构,其它膜层的制备方式与现有相关技术中相同,在此不再赘述。
可选地,图5为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图,图6为图5所示的制备方法的主要步骤形成的产品结构示意图,结合图5和图6,薄膜晶体管阵列驱动背板的制备方法包括:
步骤S301,于衬底的一侧整面形成第一金属氧化物材料层;
具体地,可以在支撑层30上整面形成第一金属氧化物材料层1311,对于图1所示的结构而言,支撑层30为缓冲层,而对于图2或者图3所示的结构而言,支撑层30为栅极绝缘层。第一金属氧化物材料层1311的制备方式可以是磁控溅射法、原子层沉积法和溶液法中一种或至少两种的组合。
步骤S302,于第一金属氧化物材料层上整面形成第二金属氧化物材料层1321;具体地,第二金属氧化物材料层1321的制备方法可以是磁控溅射法、原子层沉积法和溶液法中一种或至少两种的组合。
步骤S303,以灰度掩膜版为掩膜,于第一薄膜晶体管的有源层区域和第二薄膜晶体管的有源层区域形成厚度不同的光刻胶,其中,位于第一薄膜晶体管的有源层区域的光刻胶的厚度大于位于第二薄膜晶体管的有源层区域的光刻胶;
具体地,利用灰度掩膜工艺,可以形成厚度不同的光刻胶31。其中,第一薄膜晶体管的有源层区域T11也即是后续需要形成第一薄膜晶体管的有源层的区域,第二薄膜晶体管的有源层区域T21也即是后续需要形成第二薄膜晶体管的有源层的区域。
步骤S304,图案化第一金属氧化物材料层和第二金属氧化物材料层;
具体地,以光刻胶31为掩膜,通过湿法刻蚀的方式去除未被光刻胶31保护区域的第一金属氧化物材料层和第二金属氧化物材料层,以形成图案化的第一金属氧化物层131和第二金属氧化物层132。
步骤S305,去除第二薄膜晶体管的有源层区域的光刻胶;
具体地,可利用氧气等离子体对刻蚀后的薄膜晶体管进行处理,从而去除第二薄膜晶体管的有源层区域T21的光刻胶,此时,由于第一薄膜晶体管的有源层区域的光刻胶31较厚,因而此部分光刻胶31会有一定程度的减薄,但不会被完全清除,能够继续作为掩膜,保护第一薄膜晶体管的有源层区域的第二金属氧化物层。
步骤S306,刻蚀第二薄膜晶体管的有源层区域的第二金属氧化物层;
具体地,可通过湿法刻蚀的方式,将第二薄膜晶体管的有源层区域的第二金属氧化物层刻蚀,从而形成第一薄膜晶体管的有源层的叠层,以及第二薄膜晶体管的有源层。
步骤S307,去除第一薄膜晶体管的有源层区域的光刻胶。
具体地,可通过氧气等离子体去除残留的光刻胶,从而形成第一薄膜晶体管的有源层以及第二薄膜晶体管的有源层。
本实施例中,采用灰度掩膜的工艺,只需要进行一次光刻胶的制备,工艺步骤较少。
图7为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图,图8为图7所示的制备方法的主要步骤形成的产品结构示意图,结合图7和图8,薄膜晶体管阵列驱动背板的制备方法包括:
步骤S301,于衬底的一侧整面形成第一金属氧化物材料层1311;
步骤S401,对第一金属氧化物材料层1311进行相关薄膜工艺处理以提高第一金属氧化物材料层的抗刻蚀能力和界面态调控;这样设置,在刻蚀第二金属氧化物层时,对第一金属氧化物层的影响较小,从而避免第一金属氧化物层被刻蚀掉。
优选的,气氛热处理工艺包括真空(气压小于1.0Pa)条件下的热退火,氮气气氛下热退火,臭氧条件下热退火等。温度从150℃至550℃不等,如150℃,200℃,250℃,300℃,350℃,400℃,450℃,500℃,550℃等。
优选的,等离子体处理工艺中的气体包括氧气、笑气、臭氧、氟化硫、氟化碳等气体,也包括其中至少二者的混合气体。
优选的,激光处理工艺为利用激光照射沉积的薄膜,使其晶化的工艺步骤。
更优选的,上述相关薄膜工艺处理可以是气氛退火和等离子体处理的组合、气氛退火和激光处理的组合、等离子体处理和激光退火的组合,以及三者的组合。需要特别指出的是,在沉积第二金属氧化物层前对第一金属氧化物层进行相关薄膜处理工艺可以调控第一金属氧化物层和第二金属氧化物层间的界面态,从而实现对第一薄膜晶体管的亚阈值摆幅的调制。而第二薄膜晶体管由于没有第二金属氧化物层的保护,亚阈值摆幅主要由第一金属氧化物层决定,因此使得在同一薄膜晶体管阵列驱动背板上能够形成两种亚阈值摆幅的薄膜晶体管。
步骤S302,于第一金属氧化物材料层上整面形成第二金属氧化物材料层1321;
步骤S303,以灰度掩膜版为掩膜,于第一薄膜晶体管的有源层区域和第二薄膜晶体管的有源层区域形成厚度不同的光刻胶,其中,位于第一薄膜晶体管的有源层区域的光刻胶的厚度大于位于第二薄膜晶体管的有源层区域的光刻胶;
步骤S304,图案化第一金属氧化物材料层和第二金属氧化物材料层;
步骤S305,去除第二薄膜晶体管的有源层区域的光刻胶;
步骤S306,刻蚀第二薄膜晶体管的有源层区域的第二金属氧化物层;
步骤S307,去除第一薄膜晶体管的有源层区域的光刻胶。
可选地,图9为本发明实施例提供的又一种薄膜晶体管阵列驱动背板的制备方法的流程图,图10为图9所示的制备方法的主要步骤形成的产品结构示意图,结合图9和图10,薄膜晶体管阵列驱动背板的制备方法包括:
步骤S301,于衬底的一侧整面形成第一金属氧化物材料层1311;
步骤S302,于第一金属氧化物材料层1311上整面形成第二金属氧化物材料层1321;
可选地,在此步骤之前还可对第一金属氧化物材料层进行相关薄膜工艺处理以提高第一金属氧化物材料层的抗刻蚀能力。
步骤S403,于第一薄膜晶体管的有源层区域T11及第二薄膜晶体管的有源层T21区域形成光刻胶;
具体地,在此步骤中,通过掩膜版形成厚度相同的光刻胶31。
步骤S404,图案化第一金属氧化物材料层和第二金属氧化物材料层;
步骤S405,去除光刻胶;
步骤S406,于第一薄膜晶体管T11的有源层区域形成光刻胶32;
步骤S407,刻蚀第二薄膜晶体管的有源层区域的第二金属氧化物层;
步骤S408,去除第一薄膜晶体管的有源层区域的光刻胶。
以下结合具体实验对本实施例进行验证。
在一种实现方式中,第一金属氧化物层的材料为Pr:IGTO,具体成分为Pr:In:Ga:Sn=0.05:4:1:0.2mol,采用磁控溅射的方式制作有源层薄膜;第二金属氧化物层的材料为IGZO薄膜,具体成分为In:Ga:Zn=1:1:1mol。薄膜晶体管采用顶栅自对准结构其结构如图1所示。
本实施例中有源层的制备方式包括以下步骤:
(1)采用磁控溅射法在衬底的表面沉积第一金属氧化物层Pr:IGTO(Pr:In:Ga:Sn=0.05:4:1:0.2mol);第一金属氧化物材料层的沉积条件具体为:在常温条件下,采用氩气和氧气作为溅射气体,设置溅射气体中氧含量为20%,溅射气压为0.5Pa,溅射靶材功率密度为1.65w/cm2,制作30nm薄膜;然后,上述薄膜在350℃的空气气氛下退火60分钟,从而提高第一金属氧化物层的抗刻蚀能力。紧接着,同样采用磁控溅射方式,设置溅射气体中氧含量为20%,溅射气压为0.5Pa,溅射靶材功率密度为2.0w/cm2,制作10nm的第二金属氧化物材料层。
(2)采用半透光掩模版技术在步骤(1)所得有源层的表面制备厚度不同的光刻胶掩模。
(3)采用浓度为3.4wt%的商用草酸溶液对有源层进行图形化刻蚀。
(4)通过等离子体处理去除第二薄膜晶体管的有源层区域的光刻胶,并保留第一薄膜晶体管的有源层区域的光刻胶,其厚度有所减薄;具体的,采用等离子处理设备,在氧气气氛下,气压为1.0Pa,功率设置为500w,处理时间为30s。因此,光刻胶较薄的第二薄膜晶体管的有源层区域的光刻胶被完全清理干净,而第一薄膜晶体管的有源层区域的光刻胶仍然保留,只是厚度有一定的减薄。
(5)采用浓度为1.0wt%的稀盐酸溶液对第二薄膜晶体管的有源层区域进行刻蚀减薄,常温下刻蚀时间为30s,也即去除了第二薄膜晶体管的有源层区域的第二金属氧化物层。因为该刻蚀液对本实施例中的第一金属氧化物层和第二金属氧化物层具有良好的刻蚀选择比。从而,在刻蚀第二金属氧化物层的时候对底下的第一金属氧化物层无明显影响。
(6)去除第一薄膜晶体管的有源层区域的光刻胶,得到第一薄膜晶体管和第二薄膜晶体管的有源层图案,接着继续后续器件工艺的制作。
栅极层和源漏电极层采用物理气相沉积方式制作薄膜,材质均为钼(Mo)。栅极层和源漏电极层采用湿法刻蚀方式图形化,刻蚀液为磷酸基刻蚀液。缓冲层、栅极绝缘层、间隔层和钝化层均为等离子增强化学气相沉积方式制备的SiO2薄膜,采用干法刻蚀图形化。
最后,本实施例所得的驱动背板中第一薄膜晶体管和第二薄膜晶体管的亚阈值摆幅分别为0.14V/decade和0.55V/decade,对应的器件阈值电压均为1.8V。第一薄膜晶体管的亚阈值摆幅和第二薄膜晶体管亚阈值摆幅的比值约为0.25,可见,本发明方案可以在同一驱动背板中获得可以实现电流控制差异化的薄膜晶体管阵列,其具有相同的阈值电压和不同的亚阈值摆幅。另外,第二薄膜晶体管和第一薄膜晶体管的热压正向稳定性(温度为60℃,栅极和源电极的偏压为30V,漏极和源电极的偏压为0V,加偏压时间为3600s)对应的阈值电压漂移量分别为0.3V和0.4V,薄膜晶体管具有出了优异的电学特性。
在另一种实现方式中,第一金属氧化物层的材料为Tb:IGTZO,具体成分为Tb:In:Ga:Sn:Zn=0.05:2:0.3:0.5:1mol,采用磁控溅射的方式制作薄膜;第二金属氧化物层的材料为IGZO薄膜,具体成分为In:Ga:Zn=1:3:6mol。薄膜晶体管采用刻蚀阻挡层结构,其结构如图2所示。
具体的,本实施例中有源层的制备方式包括以下步骤:
(1)采用磁控溅射法在衬底的表面沉积第一金属氧化物层Tb:IGTZO(Tb:In:Ga:Sn:Zn=0.05:2:0.3:0.2:1mol);第一金属氧化物的沉积条件具体为:在常温条件下,采用氩气和氧气作为溅射气体,设置溅射气体中氧含量为60%,溅射气压为0.5Pa,溅射靶材功率密度为1.65w/cm2,制作20nm薄膜;然后,上述薄膜在笑气(N2O)气氛的等离子体中处理120s,功率为100w,气压为1000mTorr,调节界面特性。紧接着,同样采用磁控溅射方式,设置溅射气体中氧含量为20%,溅射气压为0.5Pa,溅射靶材功率密度为1.0w/cm2,制作20nm的第二金属氧化物层IGZO(In:Ga:Zn=1:3:6mol)薄膜;以上便制备好了分层结构的有源层薄膜。
(2)采用光刻技术在步骤(1)所得有源层的表面制备光刻胶掩模。随后采用浓度为3.4wt%的商用草酸溶液对有源层进行图形化刻蚀;并进行去胶处理。
(3)再次采用光刻技术在步骤(2)所得基板表面制备光刻胶掩模,暴露出第一薄膜晶体管的有源层区域。
(4)采用浓度为1.5wt%的稀盐酸溶液对第二薄膜晶体管的有源层进行刻蚀减薄,45℃下刻蚀时间为20s,也即去除了第二薄膜晶体管有源层区域的第二金属氧化物层。因为该刻蚀液对本实施例中的第一金属氧化物层和第二金属氧化物层具有良好的刻蚀选择比。从而,在刻蚀第二金属氧化物层的时候对底下的第一金属氧化物层无明显影响。
(5)去除第一薄膜晶体管的有源层区域的光刻胶,得到第一薄膜晶体管和第二薄膜晶体管的有源层图案,接着继续后续器件工艺的制作。
栅极层和源漏电极层采用物理气相沉积方式制作薄膜,由多种材质形成的叠层结构。以栅极层为例,其材质为Mo/Al/Mo。栅极层和源漏电极层采用湿法刻蚀方式图形化,刻蚀液为磷酸基刻蚀液。栅极绝缘层、刻蚀阻挡层和钝化层均为等离子增强化学气相沉积方式制备的薄膜,栅极绝缘层中Si3N4和栅极接触,顶层为SiO2,薄膜采用干法刻蚀方式图形化。
最后,本实施例所得的驱动背板中第二薄膜晶体管和第一薄膜晶体管的亚阈值摆幅分别为0.16V/decade和0.75V/decade,对应的器件阈值电压均为1.5V。
值得说明的是,在沉积第二金属氧化物层前对第一金属氧化物层进行特定调节的笑气等离子体处理,增加了界面处弱结合氧的数量,可以有效增加界面态数量;沉积完第二金属氧化物层后,该界面态得以留存,而第二薄膜晶体管的有源层区域的第二金属氧化物层被刻蚀,因而其亚阈值摆幅主要由第一金属氧化物层决定。上述结果表明,第一薄膜晶体管的亚阈值摆幅和第二薄膜晶体管亚阈值摆幅的比值约为4.68。可见,本发明方案可以在同一驱动背板中获得可以实现电流控制差异化的薄膜晶体管阵列,其具有相同的阈值电压和不同的亚阈值摆幅。另外,第二薄膜晶体管和第一薄膜晶体管的热压正向稳定性(温度为60℃,栅极和源电极的偏压为30V,漏极和源电极的偏压为0V,加偏压时间为3600s)对应的阈值电压漂移量分别为0.1V和0.3V,器件表现出了优异的电学特性。
在另一种实现方式中,第一金属氧化物层的材料为Pr:IGO,具体成分Pr:In:Ga=0.05:3:1mol,采用磁控溅射的方式制作薄膜;第二金属氧化物层的材料为IGZO薄膜,具体成分为In:Ga:Zn=1:2:2mol。薄膜晶体管采用背沟道刻蚀结构,其结构如图3所示。
本实施例中有源层的制备方式包括以下步骤:
(1)采用磁控溅射法在衬底的表面沉积第一金属氧化物材料层Pr:IGO(Pr:In:Ga=0.05:3:1mol);第一金属氧化物材料层的沉积条件具体为:在200℃条件下,采用氩气和氧气作为溅射气体,设置溅射气体中氧含量为30%,溅射气压为0.5Pa,溅射靶材功率密度为1.65w/cm2,制作20nm薄膜;然后,采用激光器对该薄膜进行处理,激光波长为193nm,照射能量为450mj,从而提高第一金属氧化物层的抗刻蚀性能。紧接着,同样采用磁控溅射方式,设置溅射气体中氧含量为30%,溅射气压为0.5Pa,溅射靶材功率密度为1.0w/cm2,制作10nm的第二金属氧化物层IGZO(In:Ga:Zn=1:2:2mol)薄膜;以上便制备好了分层结构的有源层薄膜。
(2)采用光刻技术在步骤(1)所得有源层的表面制备光刻胶掩模。常温下采用商用王水溶液对有源层进行图形化刻蚀,分别得到第二薄膜晶体管和第一薄膜晶体管的有源层初始图案,并进行去胶处理。
(3)再次采用光刻技术在步骤(2)所得基板表面制备光刻胶掩模,暴露出流控管第一薄膜晶体管的有源层区域。
(4)采用浓度为1.0wt%的稀盐酸溶液对第二薄膜晶体管有源层进行刻蚀减薄,常温下刻蚀时间为20s,也即去除了第二薄膜晶体管有源层区域的第二金属氧化物层。因为该刻蚀液对本实施例中的第一金属氧化物层和第二金属氧化物层具有良好的刻蚀选择比。从而,在刻蚀第二金属氧化物层的时候对底下的第一金属氧化物层无明显影响。
(5)去除第二薄膜晶体管有源层区域的光刻胶,得到第二薄膜晶体管和第一薄膜晶体管器件的有源层图案,接着继续后续器件工艺的制作。
栅极层和源漏电极层采用物理气相沉积方式制作薄膜,由多种材质形成的叠层结构。以栅极层为例,其材质为MoTi/Cu/MoTi,MoTi合金的比例为Mo:Ti=50:50at%。即从衬底向上的方向依次层叠设置有MoTi合金层、Cu层和MoTi合金层。栅极层和源漏电极层采用湿法刻蚀方式图形化,刻蚀液为双氧水基刻蚀液。栅极绝缘层和钝化层均为等离子增强化学气相沉积方式制备的薄膜,栅极绝缘层中Si3N4和栅极接触,顶层为SiO2。本实施例中的栅极绝缘层和钝化层均采用干法刻蚀方式图形化。
最后,本实施例所得的驱动背板中第一薄膜晶体管和第二薄膜晶体管的亚阈值摆幅分别为0.20V/decade和0.65V/decade,对应的器件阈值电压均为2.5V。第一薄膜晶体管的亚阈值摆幅和第二薄膜晶体管亚阈值摆幅的比值约为0.31,可见,本发明方案可以在同一驱动背板中获得可以实现电流控制差异化的薄膜晶体管阵列,其具有相同的阈值电压和不同的亚阈值摆幅。另外,第二薄膜晶体管和第一薄膜晶体管的热压正向稳定性(温度为60℃,栅极和源电极的偏压为30V,漏极和源电极的偏压为0V,加偏压时间为3600s)对应的阈值电压漂移量分别为0.2V和0.4V,器件表现出了优异的电学特性。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。

Claims (13)

1.一种薄膜晶体管阵列驱动背板,其特征在于,包括:多个薄膜晶体管,所述多个薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管;其中,所述第一薄膜晶体管的有源层包括层叠设置于衬底一侧的第一金属氧化物层和第二金属氧化物层,所述第二薄膜晶体管的有源层仅包括所述第一金属氧化物层,所述第二金属氧化物层用于调节所述第一薄膜晶体管的亚阈值摆幅。
2.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述第一薄膜晶体管的亚阈值摆幅与所述第二薄膜晶体管的亚阈值摆幅的比值大于等于2,或者小于等于0.5。
3.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述第一金属氧化物层的材料为AaBbRcOn,且a、b、c满足下列关系:90%≤a/(a+b+c)≤99.8%,0%≤b/(a+b+c)≤10%,0.1%≤c/(a+b+c)≤5%,a+b+c=1;
其中,元素A为In,Ga,Sn,Zn中的一种或至少两种的组合;
元素B为Si、Ti、Ta、Bi,Nb元素的一种或至少两种的组合;
元素R为稀土元素Ce、Pr、Tb、Dy、Yb中的一种或至少两种的组合。
4.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述第二金属氧化物层的材料与所述第一金属氧化物层的材料的刻蚀选择比大于10。
5.根据权利要求4所述的薄膜晶体管阵列驱动背板,其特征在于,
所述第一金属氧化物层为含锡氧化物,且锡原子占总的金属阳离子比例大于等于10%;
或者,所述第一金属氧化物层为结晶形态的薄膜;
或者,所述第一金属氧化物层为经过相关薄膜工艺处理后的第一金属氧化物层;其中,经过所述相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力高于未经所述相关薄膜工艺处理后的第一金属氧化物层的抗刻蚀能力。
6.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述第一金属氧化物层的厚度为5nm~100nm,所述第二金属氧化物层的厚度为5nm~50nm。
7.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述薄膜晶体管的结构为顶栅自对准结构、刻蚀阻挡层结构或者背沟道结构。
8.根据权利要求1所述的薄膜晶体管阵列驱动背板,其特征在于,所述第二金属氧化物层的材料为氧化物,其载流子浓度为1.0×1016cm-3~5.0×1018cm-3
9.一种薄膜晶体管阵列驱动背板的制备方法,其特征在于,所述薄膜晶体管阵列驱动背板的制备方法包括:
于衬底的一侧形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层;
其中,所述第一薄膜晶体管的有源层包括层叠于所述衬底一侧的第一金属氧化物层和第二金属氧化物层,所述第二薄膜晶体管的有源层仅包括第一金属氧化物层。
10.根据权利要求9所述的薄膜晶体管阵列驱动背板的制备方法,其特征在于,所述于衬底上形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层包括:
于所述衬底的一侧整面形成第一金属氧化物材料层;
于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层;
以灰度掩膜版为掩膜,于所述第一薄膜晶体管的有源层区域和所述第二薄膜晶体管的有源层区域形成厚度不同的光刻胶,其中,位于所述第一薄膜晶体管的有源层区域的光刻胶的厚度大于位于所述第二薄膜晶体管的有源层区域的光刻胶的厚度;
图案化所述第一金属氧化物材料层和所述第二金属氧化物材料层;
去除所述第二薄膜晶体管的有源层区域的光刻胶;
刻蚀所述第二薄膜晶体管的有源层区域的第二金属氧化物层;
去除所述第一薄膜晶体管的有源层区域的光刻胶。
11.根据权利要求9所述的薄膜晶体管阵列驱动背板的制备方法,其特征在于,所述于衬底上形成第一薄膜晶体管的有源层和第二薄膜晶体管的有源层包括:
于所述衬底的一侧整面形成第一金属氧化物材料层;
于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层;
于所述第一薄膜晶体管的有源层区域及所述第二薄膜晶体管的有源层区域形成光刻胶;
图案化所述第一金属氧化物材料层及所述第二金属氧化物材料层;
去除所述光刻胶;
于所述第一薄膜晶体管的有源层区域形成光刻胶;
刻蚀所述第二薄膜晶体管的有源层区域的第二金属氧化物层;
去除所述第一薄膜晶体管的有源层区域的光刻胶。
12.根据权利要求10或11所述的薄膜晶体管阵列驱动背板的制备方法,其特征在于,
所述于所述第一金属氧化物材料层上整面形成第二金属氧化物材料层之前还包括:
对所述第一金属氧化物材料层进行相关薄膜工艺处理以提高所述第一金属氧化物材料层的抗刻蚀能力和界面态调控。
13.根据权利要求12所述的薄膜晶体管阵列驱动背板的制备方法,其特征在于,所述相关薄膜工艺处理包括气氛热退火、等离子体处理、溶液处理和激光处理工艺中的一种或至少两种的组合。
CN202311304479.3A 2023-10-09 2023-10-09 薄膜晶体管阵列驱动背板及其制备方法 Pending CN117199083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311304479.3A CN117199083A (zh) 2023-10-09 2023-10-09 薄膜晶体管阵列驱动背板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311304479.3A CN117199083A (zh) 2023-10-09 2023-10-09 薄膜晶体管阵列驱动背板及其制备方法

Publications (1)

Publication Number Publication Date
CN117199083A true CN117199083A (zh) 2023-12-08

Family

ID=89005403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311304479.3A Pending CN117199083A (zh) 2023-10-09 2023-10-09 薄膜晶体管阵列驱动背板及其制备方法

Country Status (1)

Country Link
CN (1) CN117199083A (zh)

Similar Documents

Publication Publication Date Title
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
CN103765596B (zh) 薄膜晶体管
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
TWI517259B (zh) 半導體裝置及其製造方法
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
CN101859710B (zh) 半导体装置及半导体装置的制造方法
US8389996B2 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
TW200941727A (en) Field effect transistor, semiconductor device and semiconductor device manufacturing method
JP2008219008A (ja) 薄膜トランジスタ及びその製造方法
KR20110098993A (ko) 반도체 장치의 제작 방법
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
WO2011093506A1 (ja) アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
JP3869189B2 (ja) 薄膜トランジスタの作製方法
WO2010079581A1 (ja) 薄膜トランジスタ及びその製造方法
WO2014125820A1 (ja) 薄膜トランジスタ
US20180175178A1 (en) Method of manufacturing oxide thin film transistor
WO2013001579A1 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
CN117199083A (zh) 薄膜晶体管阵列驱动背板及其制备方法
JP3761168B2 (ja) 薄膜トランジスタ及びその製造方法
CN116034487A (zh) 氧化物半导体层、薄膜晶体管及其制备方法、显示面板及显示装置
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
CN117116952A (zh) 薄膜晶体管阵列驱动背板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination