CN117194346B - 一种下载文件清除方法、电子设备及存储介质 - Google Patents

一种下载文件清除方法、电子设备及存储介质 Download PDF

Info

Publication number
CN117194346B
CN117194346B CN202311461925.1A CN202311461925A CN117194346B CN 117194346 B CN117194346 B CN 117194346B CN 202311461925 A CN202311461925 A CN 202311461925A CN 117194346 B CN117194346 B CN 117194346B
Authority
CN
China
Prior art keywords
fpga chip
power
fpga
reference power
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311461925.1A
Other languages
English (en)
Other versions
CN117194346A (zh
Inventor
霍潇
陆嘉鋆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hejian Industrial Software Group Co Ltd filed Critical Shanghai Hejian Industrial Software Group Co Ltd
Priority to CN202311461925.1A priority Critical patent/CN117194346B/zh
Publication of CN117194346A publication Critical patent/CN117194346A/zh
Application granted granted Critical
Publication of CN117194346B publication Critical patent/CN117194346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

本发明涉及EDA技术领域，特别是涉及一种下载文件清除方法、电子设备及存储介质，其通过获取FPGA芯片以及为FPGA芯片供电的M个基准电源模块，将FPGA芯片的指定输出引脚分别与M个基准电源模块的电源开关引脚相连，得到FPGA芯片与每个基准电源模块形成的控制环路；获取特定下载文件，将特定下载文件下载到FPGA芯片中完成第一次覆盖清除原下载文件；FPGA芯片根据特定下载文件为所有指定输出引脚加载控制信息，所述控制信息通过控制环路停止向FPGA芯片供电，FPGA芯片完成第二次断电清除原下载文件，清除的更加彻底，增加了清除的可靠性，且不需要增加额外的电源控制模块，减少了硬件资源开销。

Description

一种下载文件清除方法、电子设备及存储介质
技术领域
本发明涉及EDA技术领域，特别是涉及一种下载文件清除方法、电子设备及存储介质。
背景技术
FPGA（Field Programmable Gate Array）一种以数字电路为主的集成芯片,属于可编程逻辑器件（Programmable Logic Device，PLD）的一种。FPGA为专用集成电路（ASIC）领域中的一种半定制电路。在进行验证时，需要将电脑中的下载文件（bit文件）下载到FPGA中，下载文件是技术核心，有一定的保密要求，测试完成后需要及时清除。
目前的清除下载文件有两种办法：第一种，下载另外一个新的下载文件，通过新的下载文件将原下载文件清除。第二种，通过将FPGA断电来清除下载文件。
上述两种方法存在以下缺陷：
1.第一种清除下载文件的方法中，若新的下载文件无法完全覆盖原下载文件的内容，则会导致未覆盖部分的引脚状态无法恢复到初始状态，进而导致无法完全消除原下载文件对新下载文件的影响。
2.第二种清除下载文件的方法中，需要额外增加电源管理模块来控制电源的通断，增加了硬件资源消耗。
发明内容
针对上述技术问题，本发明采用的技术方案为：一种下载文件清除方法，所述方法包括以下步骤：
S100，获取FPGA芯片Fi以及为FPGA芯片Fi供电的M个基准电源模块，M大于等于1；所述FPGA芯片Fi中下载有原下载文件。
S200，将FPGA芯片Fi的指定输出引脚分别与M个基准电源模块的电源开关引脚相连，得到FPGA芯片与每个基准电源模块形成的控制环路。
S300，获取特定下载文件，所述特定下载文件中包括为每个指定输出引脚配置的用于关闭电源的控制信息。
S400，根据特定下载文件自动执行两次清除原下载文件的步骤，包括：
S410，将特定下载文件下载到FPGA芯片Fi中完成第一次覆盖清除原下载文件。
S420，FPGA芯片Fi根据特定下载文件为所有指定输出引脚加载控制信息，所述控制信息通过控制环路分别发送到相应的基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块停止向FPGA芯片Fi供电，FPGA芯片Fi完成第二次断电清除原下载文件。
S430，当FPGA芯片Fi断电之后，所有指定输出引脚恢复配置的初始控制信息，所述初始控制信息通过控制环路再次分别发送到基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块恢复向FPGA芯片Fi供电。
此外，本发明还提供了一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
此外，本发明还提供了一种电子设备，包括处理器和上述非瞬时性计算机可读存储介质。
本发明至少具有以下有益效果：
本发明提供的方法通过建立FPGA和基准电源之间的控制环路，通过下载特定的下载文件自动反馈执行下载清除和断电清除的步骤，并使执行了两次清除后的系统自动恢复到基准电源向FPGA芯片供电的初始状态，清除的更加彻底，增加了下载文件清除的可靠性，并且不需要增加额外的电源控制模块，减少了硬件资源开销。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种下载文件清除方法流程图；
图2为本发明提供的一种控制环路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其示出了一种下载文件清除方法流程图，所述方法包括以下步骤：
S100，获取FPGA芯片Fi以及为FPGA芯片Fi供电的M个基准电源模块，M大于等于1；所述FPGA芯片Fi中下载有原下载文件。
需要说明的是，基准电源模块是为FPGA芯片供电的电源模块，不是电源管理模块，也不包括额外的电源管理模块。
其中，一个FPGA芯片至少由一个基准电源模块进行供电，可以由多个基准电源模块进行供电。当一个FPGA芯片由多个基准电源模块进行供电时，每个基准电源为FPGA中部分电路供电，所有M个基准电源共同为整个FPGA供电。一个电源也可以同时为同一用户设计的多个FPGA进行供电。需要说明的是，当清除FPGA中的下载文件时，一般是将同一用户设计的所有FPGA中的下载文件进行同时清除，因此当一个基准电源模块连接同一用户的多个FPGA时，并不影响本发明的整体方案。
其中，原下载文件为FPGA芯片Fi当前下载的下载文件。
S200，将FPGA芯片Fi的指定输出引脚分别与M个基准电源模块的电源开关引脚相连，得到FPGA芯片与每个基准电源模块形成的控制环路。
作为一个示例，为了更好的理解本发明，以其中一个控制环路为例，请参阅图2，图2中示出了一个控制环路，其中，第j个基准电源模块Bj向FPGA芯片Fi供电的电路中已经包括基准电源模块的电源输出端BOj连接FPGA芯片Fi的输入引脚FIi的电路结构，当将FPGA的指定输出引脚FOi与基准电源模块的电源开关引脚BIj相连之后，则会构成一个控制环路。
需要说明的是，当存在M个基准电源模块时，则会构成M个控制环路。一个控制环路控制FPGA芯片中的一部分电路，所有M个控制环路控制整个FPGA芯片。
其中，指定输出引脚为与基准电源模块相连的引脚。
其中，电源开关引脚用于控制基准电源模块是否向FPGA供电，当基准电源模块向FPGA供电时，则基准电源模块输出预设电压；当基准电源模块停止向FPGA芯片供电时，则基准电源模块输出0V电压。
需要说明的是，控制环路为基准电源模块向FPGA芯片供电，FPGA芯片通过指定输出引脚连接基准电源模块的电源开关引脚。
其中，一个FPGA可能会连接多个基准电源模块，一个基准电源模块也可能会向多个FPGA芯片供电。
S300，获取特定下载文件，所述特定下载文件中包括为每个指定输出引脚配置的用于关闭电源的控制信息。
可选的，特定下载文件为特定bit文件。现有技术中其他格式的下载文件也落入本发明的保护范围之内。其中，bit文件为二进制编码的文件，是FPGA设计的最终文件，用于配置FPGA的配置比特流，一般用于调试时下载到FPGA芯片的片内RAM中，掉电会丢失。本发明通过特定bit文件对FPGA进行清除控制。
其中，在特定下载文件中仅包括为每个指定输出引脚配置的控制信息。
可选的，当与指定输出引脚相连的电源开关引脚为关闭电源的引脚时，控制信息为将指定输出引脚配置为高电平，当电源开关引脚被置为高电平时，基准电源模块停止向FPGA供电。当与指定输出引脚相连的电源开关引脚为电源使能端时，控制信息为将指定输出引脚配置为低电平，当使能端被置为低电平时，基准电源模块停止向FPGA供电。
S400，根据特定下载文件自动执行两次清除原下载文件的步骤，包括：
S410，将特定下载文件下载到FPGA芯片Fi中完成第一次覆盖清除原下载文件。
其中，原下载文件为bit文件。通过新的下载文件，也即特定下载文件，覆盖原下载文件，此时完成了第一次覆盖清除原下载文件的步骤。需要说明的是，由于在特定下载文件中仅包括每个指定输出引脚配置的控制信息，因此在将特定下载文件下载到FPGA芯片Fi中之后，每个指定输出引脚均配置了控制信息。
S420，FPGA芯片Fi根据特定下载文件为所有指定输出引脚加载关闭电源的控制信息，所述控制信息通过控制环路分别发送到相应的基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块停止向FPGA芯片Fi供电，FPGA芯片Fi完成第二次断电清除原下载文件。
通过断电实现了第二次清除的步骤，能够进一步的清除掉S410中通过文件覆盖的方式未完全清除的内容，例如进一步的将所有指定输出引脚上加载的控制信息进行了清除，使整个FPGA芯片恢复初始状态，且断电清除的过程中不需要额外增加模块，减少了硬件开销，且清除的更加彻底。
S430，当FPGA芯片Fi断电之后，所有指定输出引脚恢复配置的初始控制信息，所述初始控制信息通过控制环路再次分别发送到基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块恢复向FPGA芯片Fi供电。此时系统自动恢复到初始的供电状态，方便用户执行后续动作。
其中，初始控制信息为在未加载下载文件之前指定输出引脚的状态。可选的，当与指定输出引脚相连的电源开关引脚为关闭电源的引脚时，初始控制信息为将指定输出引脚配置为低电平，当电源开关引脚被置为低电平时，基准电源模块向FPGA供电。当与指定输出引脚相连的电源开关引脚为电源使能端时，初始控制信息为将指定输出引脚配置为高电平，当使能端被置为高电平时，基准电源模块向FPGA供电。
本发明提供的方法通过建立FPGA和基准电源之间的控制环路，通过下载特定的下载文件自动反馈执行下载清除和断电清除的步骤，并使执行了两次清除后的系统自动恢复到基准电源向FPGA芯片供电的初始状态，增加了下载文件清除的可靠性，并且不需要增加额外的电源控制模块，减少了硬件资源开销。
作为一个优选实施例，对于S200中，在每个控制环路中的FPGA芯片同时与其他基准电源模块相连构成控制环路。可选的，多个基准电源模块的电源开关引脚连接同一个指定输出引脚。或者，每个基准电源模块的电源开关引脚连接的指定输出引脚不同。优选的，多个基准电源模块的电源开关引脚连接同一个指定输出引脚。在对FPGA芯片进行清除操作时，是对FPGA整体进行的清除，通过指定一个输出引脚输出控制信息能够使所有与FPGA芯片连接的所有基准电源模块同时执行断电清除的动作，不仅能够节省FPGA引脚资源，而且能够使整个FPGA芯片同时自动执行清除动作。
作为一个优选实施例，S200中，在每个控制环路中的基准电源模块同时向同一用户设计的多个FPGA芯片供电。当控制环路中的FPGA执行两次清除时，与基准电源模块连接的其他FPGA也能够同时执行断电清除的操作，且不需要增加额外的硬件模块。
作为一个优选实施例，S200中，第r个控制环路包括基准电源模块Br以及由Br供电的同一用户设计的T个FPGA芯片，所有FPGA芯片均配置有指定输出引脚，所有FPGA的指定输出引脚依次串联，得到依次串联的T个FPGA芯片{F1,F2,…,Ft,…,FT}，Ft为串联的第t个FPGA芯片，t的取值范围为1到T；其中，FT的指定输出引脚与第r个控制环路中的基准电源模块的电源开关引脚相连；则S400还包括：
S440，将特定下载文件下载到F1中。
S450，F1根据特定下载文件为所有指定输出引脚加载控制信息，由F1将控制信息依次经过串联的T个FPGA芯片传输给Br的电源开关引脚，通过控制Br的电源开关引脚使Br停止向T个FPGA芯片供电，进而完成两次清除原下载文件的步骤。
S460，当T个FPGA芯片断电之后，所有指定输出引脚恢复配置的初始控制信息，所述初始控制信息通过控制环路再次分别发送到基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块恢复向T个FPGA芯片供电。
本发明的实施例还提供了一种非瞬时性计算机可读存储介质，该存储介质可设置于电子设备之中以保存用于实现方法实施例中一种方法相关的至少一条指令或至少一段程序，该至少一条指令或该至少一段程序由该处理器加载并执行以实现上述实施例提供的方法。
本发明的实施例还提供了一种电子设备，包括处理器和前述的非瞬时性计算机可读存储介质。
本发明的实施例还提供一种计算机程序产品，其包括程序代码，当所述程序产品在电子设备上运行时，所述程序代码用于使该电子设备执行本说明书上述描述的根据本发明各种示例性实施方式的方法中的步骤。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (10)

1.一种下载文件清除方法，其特征在于，所述方法包括以下步骤：
S100，获取FPGA芯片Fi以及为FPGA芯片Fi供电的M个基准电源模块，M大于等于1；所述FPGA芯片Fi中下载有原下载文件；
S200，将FPGA芯片Fi的指定输出引脚分别与M个基准电源模块的电源开关引脚相连，得到FPGA芯片与每个基准电源模块形成的控制环路；
S300，获取特定下载文件，所述特定下载文件中包括为每个指定输出引脚配置的用于关闭电源的控制信息；
S400，根据特定下载文件自动执行两次清除原下载文件的步骤，包括：
S410，将特定下载文件下载到FPGA芯片Fi中完成第一次覆盖清除原下载文件；
S420，FPGA芯片Fi根据特定下载文件为所有指定输出引脚加载控制信息，所述控制信息通过控制环路分别发送到相应的基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块停止向FPGA芯片Fi供电，FPGA芯片Fi完成第二次断电清除原下载文件；
S430，当FPGA芯片Fi断电之后，所有指定输出引脚恢复配置的初始控制信息，所述初始控制信息通过控制环路再次分别发送到基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块恢复向FPGA芯片Fi供电。
2.根据权利要求1所述的方法，其特征在于，当与指定输出引脚相连的电源开关引脚为关闭电源的引脚时，控制信息为将指定输出引脚配置为高电平，当电源开关引脚被置为高电平时，基准电源模块停止向FPGA供电。
3.根据权利要求1所述的方法，其特征在于，当与指定输出引脚相连的电源开关引脚为电源使能端时，控制信息为将指定输出引脚配置为低电平，当使能端被置为低电平时，基准电源模块停止向FPGA供电。
4.根据权利要求1所述的方法，其特征在于，S200中，在每个控制环路中的FPGA芯片同时与其他基准电源模块相连构成控制环路。
5.根据权利要求4所述的方法，其特征在于，多个基准电源模块的电源开关引脚连接同一个指定输出引脚。
6.根据权利要求4所述的方法，其特征在于，每个基准电源模块的电源开关引脚连接的指定输出引脚不同。
7.根据权利要求1所述的方法，其特征在于，S200中，在每个控制环路中的基准电源模块同时向同一用户设计的多个FPGA芯片供电。
8.根据权利要求1所述的方法，其特征在于，S200中，第r个控制环路包括基准电源模块Br以及由Br供电的同一用户设计的T个FPGA芯片，所有FPGA芯片均配置有指定输出引脚，所有FPGA的指定输出引脚依次串联，得到依次串联的T个FPGA芯片{F1,F2,…,Ft,…,FT}，Ft为串联的第t个FPGA芯片，t的取值范围为1到T；其中，FT的指定输出引脚与第r个控制环路中的基准电源模块的电源开关引脚相连；
则S400还包括：
S440，将特定下载文件下载到F1中；
S450，F1根据特定下载文件为所有指定输出引脚加载控制信息，由F1将控制信息依次经过串联的T个FPGA芯片传输给Br的电源开关引脚，通过控制Br的电源开关引脚使Br停止向T个FPGA芯片供电，进而完成两次清除原下载文件的步骤；
S460，当T个FPGA芯片断电之后，所有指定输出引脚恢复配置的初始控制信息，所述初始控制信息通过控制环路再次分别发送到基准电源模块的电源开关引脚，通过控制电源开关引脚使基准电源模块恢复向T个FPGA芯片供电。
9.一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备，其特征在于，包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
CN202311461925.1A 2023-11-06 2023-11-06 一种下载文件清除方法、电子设备及存储介质 Active CN117194346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311461925.1A CN117194346B (zh) 2023-11-06 2023-11-06 一种下载文件清除方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311461925.1A CN117194346B (zh) 2023-11-06 2023-11-06 一种下载文件清除方法、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN117194346A CN117194346A (zh) 2023-12-08
CN117194346B true CN117194346B (zh) 2024-01-23

Family

ID=89002014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311461925.1A Active CN117194346B (zh) 2023-11-06 2023-11-06 一种下载文件清除方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117194346B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146928A (en) * 1976-10-27 1979-03-27 Texas Instruments Incorporated Power up clear system for an electronic calculator or microprocessor
US5036473A (en) * 1988-10-05 1991-07-30 Mentor Graphics Corporation Method of using electronically reconfigurable logic circuits
KR20020018317A (ko) * 2000-09-01 2002-03-08 송재인 Ｆｐｇａ 프로그램 다운로드 장치와 방법
CN107577435A (zh) * 2017-09-14 2018-01-12 郑州云海信息技术有限公司 一种清除存储器芯片中的信息的方法及其装置
CN110658985A (zh) * 2018-06-29 2020-01-07 英特尔公司 用于永久性存储器启用平台的电源按钮覆盖
CN113673003A (zh) * 2021-08-20 2021-11-19 西安超越申泰信息科技有限公司 一种基于fpga的数据保护系统
CN113703557A (zh) * 2020-05-21 2021-11-26 杭州海康威视数字技术股份有限公司 一种cmos信息的清除方法、电子设备及清除芯片
CN114327516A (zh) * 2021-12-29 2022-04-12 苏州洪芯集成电路有限公司 一种修改芯片系统存储器进行烧录的电路及方法
CN116450427A (zh) * 2023-02-24 2023-07-18 珠海泰为电子有限公司 芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280096A (ja) * 2006-04-07 2007-10-25 Hitachi Ltd ログ保全方法、プログラムおよびシステム
US10067183B2 (en) * 2016-06-21 2018-09-04 International Business Machines Corporation Portion isolation architecture for chip isolation test
US20210019285A1 (en) * 2019-07-16 2021-01-21 Citrix Systems, Inc. File download using deduplication techniques

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146928A (en) * 1976-10-27 1979-03-27 Texas Instruments Incorporated Power up clear system for an electronic calculator or microprocessor
US5036473A (en) * 1988-10-05 1991-07-30 Mentor Graphics Corporation Method of using electronically reconfigurable logic circuits
KR20020018317A (ko) * 2000-09-01 2002-03-08 송재인 Ｆｐｇａ 프로그램 다운로드 장치와 방법
CN107577435A (zh) * 2017-09-14 2018-01-12 郑州云海信息技术有限公司 一种清除存储器芯片中的信息的方法及其装置
CN110658985A (zh) * 2018-06-29 2020-01-07 英特尔公司 用于永久性存储器启用平台的电源按钮覆盖
CN113703557A (zh) * 2020-05-21 2021-11-26 杭州海康威视数字技术股份有限公司 一种cmos信息的清除方法、电子设备及清除芯片
CN113673003A (zh) * 2021-08-20 2021-11-19 西安超越申泰信息科技有限公司 一种基于fpga的数据保护系统
CN114327516A (zh) * 2021-12-29 2022-04-12 苏州洪芯集成电路有限公司 一种修改芯片系统存储器进行烧录的电路及方法
CN116450427A (zh) * 2023-02-24 2023-07-18 珠海泰为电子有限公司 芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备

Also Published As

Publication number Publication date
CN117194346A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
DE68920216T2 (de) Karte für integrierten Schaltkreis mit geringem Stromverbrauch.
CN103559053A (zh) 一种板卡系统及通信接口卡fpga在线升级方法
EP2634710B1 (en) Terminal device and method for realizing analog circuit in terminal device
CN102831034B (zh) 基于嵌入式装置Linux的多状态备份和快速恢复方法
CN107832078B (zh) 基于dsp的fpga程序在线更新电路
KR102471141B1 (ko) 전기 시설, 특히 핵 시설을 제어하기 위한 프로그래밍가능 논리 회로, 연관된 제어 디바이스 및 방법
CN112199320B (zh) 多通道可重构信号处理装置
CN113127302B (zh) 一种板卡gpio的监控方法和装置
CN107368636B (zh) 一种兼容sparc V8架构SOC的单机应用验证系统
CN108959139A (zh) 一种cpld管脚复用方法与装置
CN117194346B (zh) 一种下载文件清除方法、电子设备及存储介质
CN113127264A (zh) 数据存储装置修复方法
CN107122274B (zh) 基于fpga重构技术的cpu测试系统及方法
US20080048718A1 (en) Programmable gate array apparatus and method for switching circuits
CN103890713A (zh) 用于管理处理系统内的寄存器信息的装置及方法
JP2016042283A (ja) 情報処理装置、情報処理装置の電力制御方法、及びプログラム
CN112307697B (zh) 一种fpga逻辑重加载电路
CN113204188B (zh) 多模驱动的快响卫星开关指令系统及其设计与应用方法
CN103152184B (zh) Atca系统以及atca的电源控制方法及装置
CN108073412B (zh) 一种基于wifi的fpga无线升级和智能加载的装置及方法
CN114138301B (zh) 一种bios芯片在线更新的装置及服务器
CN105094855A (zh) 一种模块化多电平换流器子模块的程序在线升级方法
CN116841358B (zh) 服务器刷机方法、刷机结构、系统、计算机设备及介质
CN112597721B (zh) 一种高效的fpga集成验证方法
CN220855650U (zh) 一种多fpga系统的上电配置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant