CN117170457A - 一种基于龙芯处理器和背板实现双路互联的系统及方法 - Google Patents
一种基于龙芯处理器和背板实现双路互联的系统及方法 Download PDFInfo
- Publication number
- CN117170457A CN117170457A CN202310957972.9A CN202310957972A CN117170457A CN 117170457 A CN117170457 A CN 117170457A CN 202310957972 A CN202310957972 A CN 202310957972A CN 117170457 A CN117170457 A CN 117170457A
- Authority
- CN
- China
- Prior art keywords
- cpu
- communication sub
- interconnection
- pin
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000004891 communication Methods 0.000 claims abstract description 74
- 238000003780 insertion Methods 0.000 claims description 15
- 230000037431 insertion Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012772 sequence design Methods 0.000 description 2
- 102100024735 Resistin Human genes 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 101150091950 retn gene Proteins 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Multi Processors (AREA)
Abstract
本发明公开了一种基于龙芯处理器和背板实现双路互联的系统,包括两通讯子模块以及互联的且与两通讯子模块对应设置的两主板;通讯子模块均包括依次连接的处理器、桥片、电源模块以及嵌入式控制器EC,通讯子模块还包括基板管理控制器BMC,基板管理控制器BMC分别与所述处理器、桥片以及嵌入式控制器EC连接,基板管理控制器BMC,用于获取两通讯子模块中两处理器与各自对应主板的接入状态,并基于处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。本发明解决了加固式服务器在主板空间受限情况无法多路互联的问题,实现了加固领域的处理器间多路并发的工作需求。
Description
技术领域
本发明属于计算机领域,具体涉及一种基于龙芯处理器和背板实现双路互联的系统及方法。
背景技术
在国家相关政策的大力支持下,以国产CPU为基础的安全计算机得到迅猛发展。CPU(中央处理器)作为服务器的核心组件之一,负责执行计算任务和处理数据,为了增强处理器的处理能力,通常选择将CPU进行互联,以提升多路并发计算的能力。以现有的国产龙芯3C5000 CPU为例,应用于货架式服务器上双路互联主要通过在一块服务器主板上同时放置两片3C5000 CPU芯片,两者通过高速总线进行互联的方案实现,上述方案已成为一种成熟的解决方案。
但是其在加固式服务器领域中互联技术应用较少,主要原因是:加固式服务器中的服务器主板为标准的6U VPX模块,而现有的CPU芯片的封装尺寸较大,所以导致一个标准的6U VPX模块,无法同时放置两片龙芯3C5000 CPU以进行处理器间的互联。
发明内容
本发明针对现有技术存在的问题,提出了一种基于龙芯处理器和背板实现双路互联的系统及方法,将两块6U VPX模块上的单个多核龙芯处理器,通过背板进行双路互联。在应用的过程中,通过BMC进行自动识别背板的双路互联槽位上另一块龙芯3C5000模块是否在位,并进行自动互联,从而实现在加固式领域双路互联,达到多路并发功能,从而提升服务器整体性能。
本发明通过以下技术方案得以实现:
一种基于龙芯处理器和背板实现双路互联的系统,包括两通讯子模块以及互联的且与两通讯子模块对应设置的两主板;所述通讯子模块均包括依次连接的处理器、桥片、电源模块以及嵌入式控制器EC,所述通讯子模块还包括基板管理控制器BMC,所述基板管理控制器BMC分别与所述处理器、桥片以及嵌入式控制器EC连接,所述基板管理控制器BMC,用于获取两通讯子模块中两处理器与各自对应主板的接入状态,并基于处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。
优选地,还包括背板,所述背板上设有用于与两主板对应的连接的两互联槽位,两互联槽位上分别设有插槽标识符。
优选地,所述基板管理控制器BMC中,具体为:基于处理器接入状态控制各自对应通讯子模块中处理器以及处理器与主板连接用总线的配置模式,以实现单路配置或双路互联配置。
优选地,所述接入状态为单板插入时,基板管理控制器BMC将控制接入的主板所对应的处理器的CPU_DEV_CONFIG9引脚为低电平、CPU_CHIP_CONFIG2引脚为低电平、CPU_CHIP_CONFIG3引脚为高电平、CPU_ICCC_EN引脚为低电平以及CPU _CHID_ID0引脚为低电平,总线HT0使能,总线HT1禁用。
优选地,所述接入状态为双板插入时,基板管理控制器BMC根据插槽标识符判断各互联槽位所接入的通讯子模块为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置。
优选地,所述双路互联配置具体为:
当接入的通讯子模块为主通讯子模块时:对主通讯子模块所对应的处理器的CPU_DEV_CONFIG9引脚配置为高电平、CPU_CHIP_CONFIG2引脚配置为高电平、CPU_CHIP_CONFIG3引脚配置为高电平、CPU_ICCC_EN引脚配置为高电平以及CPU_CHID_ID0引脚配置为低电平,总线HT0使能、总线HT1禁用。
当接入的通讯子模块为从通讯子模块时:对从通讯子模块所对应的处理器的CPU_DEV_CONFIG9引脚配置为高电平、CPU_CHIP_CONFIG2引脚配置为高电平、CPU_CHIP_CONFIG3引脚配置为高电平、CPU_ICCC_EN引脚配置为高电平以及CPU_CHID_ID0引脚配置为高电平,总线HT0禁用,总线HT1使能。
一种基于龙芯处理器和背板实现双路互联的方法,包括步骤:
S1、获取两通讯子模块中两处理器与各自对应主板的接入状态;
S2、基于两通讯子模块中处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。
优选地,所述步骤S2中,当所述接入状态为单板插入时对处理器实现单路配置,当所述接入状态为双板插入时对处理器进行双路互联配置。
优选地,所述双路互联配置,具体为:
当为双板插入时,对所接入的通讯子模块进行识别并判断其为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置。
所述的一种基于龙芯处理器和背板实现双路互联的系统及方法与现有技术相比具有如下的优点和显著的效果:
一、本发明解决了加固式服务器在主板空间受限情况无法多路互联的问题,实现了加固领域的处理器间多路并发的工作需求;同时,处理器可以模块化更换或维修;
二、本发明通过两块一样的板卡实现双路互联,避免多种板卡管理、使用混乱的问题,同时创造性开启两种工作模式,在单主板插入互联槽位时,也可以继续工作,既满足单卡需求,又满足双卡互联,提升了服务器整体性能;
三、本发明通过设置BMC形式,根据互联槽位识别出两块板卡的主从关系,并对相应板卡配置实现板卡主从状态的设置实现多路并发功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一种基于龙芯处理器和背板实现双路互联的系统的级联框图;
图2为本发明一种基于龙芯处理器和背板实现双路互联的方法流程图;
实施例一:
一种基于龙芯处理器和背板实现双路互联的系统,包括背板和两主板,所述背板上设有两互联槽位,两互联槽位上分别设有插槽标识符,分别记作:主互联槽位、从互联槽位。两主板上设有通过互联槽位进行互联的两通讯子模块,通讯子模块均包括依次连接的处理器、桥片、电源模块以及嵌入式控制器EC,互联子模块还包括分别与所述处理器连接的存储设备和内存子单元。
具体地,如图1所示,两主板均为标准6U VPX主板,两处理器均为龙芯LS3C5000型号的芯片,桥片为LS7A2000型号桥片。所述存储设备为mSATA电子盘,通过SATA接口与LS7A2000桥片连接,用于存放操作系统;所述内存子单元包括用于缓存启动固件的FLASH存储器及4通道DDR内存,用于存储对所述操作系统进行初始化操作的启动固件。
当系统启动初始时,固件被加载到内存中,然后执行。这个阶段的主要任务是初始化系统中的硬件设备和准备的其他软件层次结构,固件还提供了与操作系统和应用程序的接口,以便它们能够正确地与硬件进行通信,所以本发明就是基于此应用场景下实现处理器间的多路互联配置。
在具体的互联配置中,本发明主要是通过基板管理控制器BMC实现,上述的两通讯子模块中,以其中一个通讯子模块(左)为例,基板管理控制器BMC1除了与所述处理器CPU1、桥片1(LS7A2000)以及嵌入式控制器EC均连接,基板管理控制器BMC1还通过 IPMB(智能平台管理总线)与互联槽位连接,具体可采用IPMB*2,所述IPMB用于提供了可靠的点对点通信,支持多个从设备连接到主控制器。同时,定义本系统中的互联信号为高速HT3.0数字信号,主板和背板均使用高速连接器,处理器与主板之间两互联槽位(主互联槽位、从互联槽位)均采用龙芯3C5000的HT总线标准以进行信号的传输互联,具体地,HT总线包括HT0、HT1总线。
所述基板管理控制器BMC:基于处理器接入状态控制各自对应通讯子模块中处理器以及处理器与主板连接用总线的配置模式,以实现单路配置或双路互联配置。当系统上电后,基板管理控制器BMC判断主板接入状态包括单板插入和双板插入,当为单板插入时,对应通信模式为单路模式;当为双板插入时,对应通信模式为双路模式。
一、接入状态为单板插入时,对应单路模式(以左侧主板插入为例):由基板管理控制器BMC1对处理器设置配置引脚为单路模式,具体配置信号过程如下:
A、将CPU1的CPU_DEV_CONFIG9引脚配置为低电平,关闭双片互联结构;
B、将CPU1的CPU _CHIP_CONFIG2引脚配置为低电平,关闭地址扁平模式;
C、将CPU1的CPU _CHIP_CONFIG3引脚配置为高电平,打开本地启动模式;
D、将CPU1的CPU _ICCC_EN引脚配置为低电平,使用单芯片模式;
E、将CPU1的CPU _CHID_ID0引脚配置为低电平,配置芯片ID为0;
F、将HT0_LO_LDT_STOPN总线和HT0_LO_RSTN总线均配置为高电平,打开HT0总线;
G、将HT1_LO_LDT_STOPN总线和HT1_LO_RSTN总线配置为低电平,关闭HT1总线;
H、通过BMC1的GPIO/串口告知EC1,当前为单路模式,EC控制电源上电;
I、开机进入单路模式。
因为左右模块完全相同,若为右侧主板接入右侧插槽,则同理,不再赘述。
二、当接入状态为双板插入时,具体为:通过识别上述互联槽位处所设置的插槽标识符,基板管理控制器BMC通过与互联槽位通信判断两互联槽位上的主板是否都插接于互联槽位内。此时传输采用主从架构,由主控制器发送命令,而从设备根据命令执行相应的操作并返回响应,所以基板管理控制器BMC根据插槽标识符判断各互联槽位所接入的通讯子模块为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置。
以左侧模块为主,右侧为从配置,如下:
1、主通讯子模块所对应的处理器配置如下:
A、将CPU1的CPU_DEV_CONFIG9配置为高电平,使用双片互联结构;
B、将CPU1的CPU_CHIP_CONFIG2配置为高电平,使用地址扁平模式;
C、将CPU1的CPU_CHIP_CONFIG3配置为高电平,使用本地启动模式;
D、将CPU1的CPU_ICCC_EN配置为高电平,为多芯片一致性互联模式;
E、将CPU1的CPU_CHID_ID0引脚配置为低电平,配置芯片ID为0;
F、将总线HT0_LO_LDT_STOPN和HT0_LO_RSTN配置为高电平,打开HT0总线;
G、将总线HT1_LO_LDT_STOPN和HT1_LO_RSTN 配置为高电平,打开HT1总线;
H、通过BMC1的GPIO/串口告知EC1当前为主板卡模式,EC控制电源上电开机。
2、从通讯处理器配置如下:
A、将CPU2的DEV_CONFIG9配置为高电平,使用双片互联结构;
B、将CPU2的CHIP_CONFIG2配置为高电平,使用地址扁平模式;
C、将CPU2的CHIP_CONFIG3配置为高电平,使用本地启动模式;
D、将CPU2的ICCC_EN配置为高电平,使用多芯片一致性互联模式;
E、将CPU2的CHID_ID配置为高电平;
F、将与CPU2连接的总线的HT0_LO_LDT_STOPN和HT0_LO_RSTN
配置为低电平,关闭HT0总线;
G、将处理器(右侧)与从互联槽位的HT1_LO_LDT_STOPN和HT1_LO_RSTN配置为高电平,以打开HT1总线;
H、通过BMC2的GPIO/串口告知EC2当前为主板卡模式,EC控制电源上电开机。
同时,还对主通讯处理器和从通讯处理器进行时钟同步设置,以实现双路级联同步模式:
A、对CPU1与CPU2的CPU CLK进行同源设计,使用主板卡的时钟通过背板分别提供给CPU1和CPU2,以达到时钟同源的效果;
B、对CPU1所连接的LS7A2000进行配置,具体为:通过其PLT_RST引脚复位CPU1以及CPU2;
C、将CPU1的GPIO12 引脚输出引入于CPU1的GPIO13引脚和CPU2的GPIO13 引脚上,以进行复位处理器,稳定时钟计数。
通过上述主从配置,以及同步时序设计,完成了双路级联。
实施例二:
一种基于龙芯处理器和背板实现双路互联的方法,基于实施例一所述的一种基于龙芯处理器和背板实现双路互联的系统,包括步骤:
S1、获取两通讯子模块中两处理器与各自对应主板的接入状态;
S2、基于两通讯子模块中处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。
具体为:基于处理器接入状态控制各自对应通讯子模块中处理器以及处理器与主板连接用总线的配置模式,以实现单路配置或双路互联配置。
①当所述接入状态为单板插入时对处理器实现单路配置,如下:
A、将CPU_DEV_CONFIG9配置为低电平,关闭双片互联结构;
B、使用BMC将CPU_CHIP_CONFIG2配置为低电平,关闭地址扁平模式;
C、使用BMC将CPU_CHIP_CONFIG3配置为高电平,打开本地启动模式;
D、使用BMC将CPU_ICCC_EN配置为低电平,使用单芯片模式;
E、使用BMC将CPU_CHID_ID0配置为低电平,配置芯片ID为0;
F、使用BMC将HT0_LO_LDT_STOPN和HT0_LO_RSTN配置为高电平,打开HT0总线;
G、使用BMC将HT1_LO_LDT_STOPN和HT1_LO_RSTN配置为低电平,关闭HT1总线;
H、通过BMC1的GPIO/串口告知EC1,当前为单路模式,EC控制电源上电;
I、开机进入单路模式。
②当为双板插入时,还对所接入的通讯子模块进行识别并判断其为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置,具体配置如下:
主互联槽位所对应的处理器:
A、使用BMC将CPU1的CPU_DEV_CONFIG9配置为高电平,使用双片互联结构;
B、使用BMC将CPU1的CPU_CHIP_CONFIG2配置为高电平,使用地址扁平模式;
C、使用BMC将CPU1的CPU_CHIP_CONFIG3配置为高电平,使用本地启动模式;
D、使用BMC将CPU1的CPU_ICCC_EN配置为高电平,使用多芯片一致性互联模式;
E、使用BMC将CPU1的CPU_CHID_ID0置为低电平,配置芯片ID为0
F、使用BMC将CPU1的HT0_LO_LDT_STOPN和HT0_LO_RSTN总线配置为高电平,打开HT0总线;
G、使用BMC将CPU1的HT1_LO_LDT_STOPN和HT1_LO_RSTN配置为高电平,打开HT1总线;
H、通过BMC的GPIO/串口告知EC当前为主板卡模式,EC控制电源上电开机。
从互联槽位所对应的处理器:
A、使用BMC将CPU2的CPU的DEV_CONFIG9配置为高电平,使用双片互联结构;
B、使用BMC将CPU2的CPU的CHIP_CONFIG2配置为高电平,使用地址扁平模式;
C、使用BMC将CPU2的CPU的CHIP_CONFIG3配置为高电平,使用本地启动模式;
D、使用BMC将CPU2的CPU的ICCC_EN配置为高电平,使用多芯片一致性互联模式;
E、使用BMC将CPU2的CPU_CHID_ID0配置为高电平,配置芯片ID为1
F、使用BMC将CPU2的HT0_LO_LDT_STOPN和HT0_LO_RSTN主线配置为低电平,关闭HT0总线;
G、使用BMC将CPU2的CPU的HT1_LO_LDT_STOPN和HT1_LO_RSTN配置为高电平,打开HT1总线
H、通过BMC的GPIO串口告知EC当前为从板卡模式,EC控制电源上电开机。
同时,还对主从处理器进行双路级联同步模式设置:
A、对CPU1与CPU2的CPU CLK进行同源设计,使用主板卡的时钟通过背板分别提供给CPU1和CPU2,以达到时钟同源;
B、通过对CPU1的桥片片7A2000的PLT_RST 进行配置以对主互联槽位所对应的处理器和从互联槽位所对应的处理器进行复位;
C、对主互联槽位所对应的处理器的GPIO12 输出引脚,连接至主互联槽位所对应的处理器和从互联槽位所对应的处理器的GPIO13 引脚上,以复位处理器核的稳定时钟计数。
通过上述主从配置,以及同步时序设计,完成了双路级联。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明的保护范围内。
Claims (10)
1.一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,包括两通讯子模块以及互联的且与两通讯子模块对应设置的两主板;所述通讯子模块均包括依次连接的处理器、桥片、电源模块以及嵌入式控制器EC,所述通讯子模块还包括基板管理控制器BMC,所述基板管理控制器BMC分别与所述处理器、桥片以及嵌入式控制器EC连接,所述基板管理控制器BMC,用于获取两通讯子模块中两处理器与各自对应主板的接入状态,并基于处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。
2.根据权利要求1所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,还包括背板,所述背板上设有用于与两主板对应的连接的两互联槽位,两互联槽位上分别设有插槽标识符。
3.根据权利要求1所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,所述基板管理控制器BMC中,具体为:基于处理器接入状态控制各自对应通讯子模块中处理器以及处理器与主板连接用总线的配置模式,以实现单路配置或双路互联配置。
4. 根据权利要求3所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,所述接入状态为单板插入时,基板管理控制器BMC将控制接入的主板所对应的处理器的CPU_DEV_CONFIG9引脚为低电平、CPU_CHIP_CONFIG2引脚为低电平、CPU_CHIP_CONFIG3引脚为高电平、CPU_ICCC_EN引脚为低电平以及CPU _CHID_ID0引脚为低电平,总线HT0使能,总线HT1禁用。
5.根据权利要求2或4所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,所述接入状态为双板插入时,基板管理控制器BMC根据插槽标识符判断各互联槽位所接入的通讯子模块为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置。
6.根据权利要求5所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,所述双路互联配置具体为:
当接入的通讯子模块为主通讯子模块时:对主通讯子模块所对应的处理器的CPU_DEV_CONFIG9引脚配置为高电平、CPU_CHIP_CONFIG2引脚配置为高电平、CPU_CHIP_CONFIG3引脚配置为高电平、CPU_ICCC_EN引脚配置为高电平以及CPU _CHID_ID0引脚配置为低电平,总线HT0使能、总线HT1禁用。
当接入的通讯子模块为从通讯子模块时:对从通讯子模块所对应的处理器的CPU_DEV_CONFIG9引脚配置为高电平、CPU_CHIP_CONFIG2引脚配置为高电平、CPU_CHIP_CONFIG3引脚配置为高电平、CPU_ICCC_EN引脚配置为高电平以及CPU_CHID_ID0引脚配置为高电平,总线HT0禁用,总线HT1使能。
7.一种基于龙芯处理器和背板实现双路互联的方法,基于权利要求1~6任一项所述的一种基于龙芯处理器和背板实现双路互联的系统,其特征在于,包括步骤:
S1、获取两通讯子模块中两处理器与各自对应主板的接入状态;
S2、基于两通讯子模块中处理器接入状态控制各自对应通讯子模块中处理器的配置模式,以实现单路配置或双路互联配置。
8.根据权利要求7所述的一种基于龙芯处理器和背板实现双路互联的方法,其特征在于,所述步骤S2,具体为:
基于处理器接入状态控制各自对应通讯子模块中处理器以及处理器与主板连接用总线的配置模式,以实现单路配置或双路互联配置。
9.根据权利要求8所述的一种基于龙芯处理器和背板实现双路互联的方法,其特征在于,所述步骤S2中,当所述接入状态为单板插入时对处理器实现单路配置,当所述接入状态为双板插入时对处理器进行双路互联配置。
10.根据权利要求9所述的一种基于龙芯处理器和背板实现双路互联的方法,其特征在于,所述双路互联配置,具体为:
当为双板插入时,对所接入的通讯子模块进行识别并判断其为主通讯子模块或从通讯子模块,并基于主从关系进行双路互联配置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310957972.9A CN117170457A (zh) | 2023-08-01 | 2023-08-01 | 一种基于龙芯处理器和背板实现双路互联的系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310957972.9A CN117170457A (zh) | 2023-08-01 | 2023-08-01 | 一种基于龙芯处理器和背板实现双路互联的系统及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117170457A true CN117170457A (zh) | 2023-12-05 |
Family
ID=88930807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310957972.9A Pending CN117170457A (zh) | 2023-08-01 | 2023-08-01 | 一种基于龙芯处理器和背板实现双路互联的系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117170457A (zh) |
-
2023
- 2023-08-01 CN CN202310957972.9A patent/CN117170457A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11907148B2 (en) | OCP adapter card and computer device | |
US20240012777A1 (en) | Computer system and a computer device | |
US7000102B2 (en) | Platform and method for supporting hibernate operations | |
US20160306634A1 (en) | Electronic device | |
CN117170457A (zh) | 一种基于龙芯处理器和背板实现双路互联的系统及方法 | |
KR102265653B1 (ko) | 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템 | |
CN113434445B (zh) | 一种i3c访问dimm的管理系统和服务器 | |
CN216352292U (zh) | 服务器主板及服务器 | |
CN212569635U (zh) | 一种基于飞腾处理器芯片的vpx计算机主板 | |
CN204189089U (zh) | 一种服务器 | |
RU2680744C1 (ru) | Процессорный модуль системы хранения данных | |
CN112988636A (zh) | 用于数据加速处理的系统、板卡和电子设备 | |
US7496747B2 (en) | Redundant link mezzanine daughter card | |
CN112486868B (zh) | 基于cpld存储双控同步系统、方法、设备及存储介质 | |
CN109144583A (zh) | 基于国产平台的主板信息获取方法、装置、系统及设备 | |
CN219916339U (zh) | 基于vpx架构的100ge通用处理模块 | |
CN212302387U (zh) | 一种基于飞腾平台的计算机主板 | |
CN220651109U (zh) | 一种可扩展测控平台 | |
CN216286493U (zh) | 一种双路服务器主板电路 | |
CN216719089U (zh) | 一种服务器 | |
CN213634477U (zh) | 一种基于PowerPC的Rapidio高速数据交换处理系统 | |
CN116009671A (zh) | 一种服务器断电时使PCIeAIC工作的装置及方法 | |
CN210666768U (zh) | Ai训练推理服务器和系统 | |
CN117687954A (zh) | 服务器及配置方法 | |
TWI567566B (zh) | 電子裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |