CN117170033A - 一种大规模光开关阵列驱动控制芯片及其设计方法 - Google Patents

Abstract

本发明涉及一种大规模光开关阵列驱动控制芯片及其设计方法。该芯片包括FPGA单元、DAC单元、高速模拟开关电路和缓冲驱动单元；所述FPGA的输出端分别与所述DAC单元的输入端、所述高速模拟开关电路的输入端相连；所述DAC单元的输出端与所述高速模拟开关电路的输入端相连；所述高速模拟开关电路的输出端与所述缓冲驱动单元的输入端相连；所述缓冲驱动单元的输出端与光开关阵列相连。本发明以2000路光开关阵列为控制对象，提出了一种新型的大规模光开关阵列驱动控制芯片及其设计方法，用于解决光开关速度快而驱动控制电路速度慢的现实问题。本发明对于海量数据大容量、低延时传输和快速光交换的实现都具有重要的参考意义。

Description

一种大规模光开关阵列驱动控制芯片及其设计方法

技术领域

本发明涉及数据中心光开关阵列技术领域，具体涉及一种大规模光开关阵列驱动控制芯片及其设计方法。

背景技术

随着互联网的高速发展，大数据、云计算、物联网、量子通信、人工智能等技术不断渗透、交叉、融合，数据的传输量急速增长。数据中心海量数据的传输往往存在传输路径的选择及路由切换。传统电子交换技术存在数据容量小、切换延时长、功耗高、体积大等不足，而基于光开关阵列的光交换、光路由选择具有高速、宽带、透明、低功耗以及潜在的低成本等诸多优点。

光开关阵列是数据中心光交换的核心，其功能是实现光信号在不同光路上的快速交换,当光开关达到一定规模后，需要单独控制的开关单元数目非常庞大，除了光开关芯片本身的设计原理和结构外，控制和驱动电路也影响开关的速度、功耗等特性，影响光开关综合性能的发挥。现有的光开关阵列驱动控制电路存在驱动路数有限、不可拓展、走线长延时大、集成度低、体积大等技术难题。

发明内容

为解决现有驱动控制电路的不足，本发明的目的在于提供一种大规模光开关阵列驱动控制芯片及其设计方法。

为实现上述目的，本发明采用了以下技术方案：

在本发明的第一方面，公开了一种大规模光开关阵列驱动控制芯片。

具体地说，该芯片包括FPGA单元、DAC单元、高速模拟开关电路和缓冲驱动单元；

所述FPGA的输出端分别与所述DAC单元的输入端、所述高速模拟开关电路的输入端相连；

所述DAC单元的输出端与所述高速模拟开关电路的输入端相连；

所述高速模拟开关电路的输出端与所述缓冲驱动单元的输入端相连；

所述缓冲驱动单元的输出端与光开关阵列相连。

进一步的，所述光开关阵列包括多个光开光单元；

所述高速模拟开关电路包括多个高速模拟开关；

所述缓冲驱动单元包括多个缓冲驱动电路；

所述光开关单元、所述高速模拟开关和所述缓冲驱动电路的数量相等；

所述高速模拟开关与所述缓冲驱动电路一一对应连接；

所述缓冲驱动电路与所述光开光单元一一对应连接。

进一步的，所述FPGA单元，用于根据上位机的控制指令输出幅度控制信号给DAC单元；

所述FPGA单元，还用于控制高速模拟开关电路在高低电平之间切换，以产生脉冲控制信号；

所述DAC单元，用于将接收到的信号转换为对应的高电平、低电平幅度信号；

所述缓冲驱动单元，用于隔离和提高参考电压输出带负载能力。

进一步的，该芯片还包括电源电路；

所述电源电路用于为FPGA单元、DAC单元和高速模拟开关电路提供所需的工作电压。

进一步的，该芯片还包括上位机；

所述上位机与所述FPGA单元的上位机接口相连；

所述上位机接口，用于通过通讯接口发送需要输出的目标通道及输出控制信号的幅度。

进一步的，该芯片还包括LCD显示单元；

所述LCD显示单元用于实时显示当前正在输出的通道以及输出信号的幅值信息。

在本发明的第二方面，公开了一种大规模光开关阵列驱动控制芯片的设计方法。

具体地说，该方法包括：

S1、设计FPGA单元，用于接收上位机的控制指令，输出幅度控制信号；

S2、设计DAC单元，并对DAC单元所需的参考电压进行设置；所述DAC单元，用于接收FPGA单元输出的幅度控制信号，并将接收到的信号转换为对应的高电平、低电平幅度信号；

S3、设计高速模拟开关电路，用于在FPGA单元的控制下，在高低电平之间不断切换，产生脉冲控制信号；

S4、设计缓冲驱动单元，在输出端配置缓冲驱动单元且设置在高速模拟开关电路之后，用于隔离和提高参考电压输出带负载能力；

S5、设计电源电路，用于为FPGA单元、DAC单元、高速模拟开关电路提供所需的工作电压；

S6、设计LCD显示单元，用于实时显示通道输出以及输出信号的幅值信息。

和现有技术相比，本发明的优点为：

本发明以2000路光开关阵列为控制对象，提出了一种新型的大规模光开关阵列驱动控制电路，用于解决光开关速度快而驱动控制电路速度慢的现实问题。本发明对于海量数据大容量、低延时传输和快速光交换的实现都具有重要的参考意义。本发明采用DAC与高速模拟开关组合的技术方案，创造性地实现了高速脉冲信号的产生，且驱动脉冲信号的上升沿、下降沿仅由高速模拟开关决定。

附图说明

图1是本发明中控制芯片的原理图；

图2是本发明中光开关阵列驱动控制芯片电路图；

图3是本发明中光开关阵列驱动控制芯片的测试图一(上升沿测试图)；

图4是本发明中光开关阵列驱动控制芯片的测试图二(下降沿测试图)。

具体实施方式

下面结合附图对本发明做进一步说明：

在数据中心，大量使用光传输，很多路光传输涉及传输路径的选择，需要用到光开关，而光开关开通和关断需要驱动控制电路(即脉冲信号的上升沿、下降沿实现光开关的开通或关断)，驱动控制电路的性能直接影响光开关性能的发挥。即光开关阵列是光交换的核心，其功能是实现光信号在不同光路上的快速交换，当光开关达到一定规模后，需要单独控制的开关单元数目非常庞大，除了光开关芯片本身的设计原理和结构外，控制和驱动电路也影响开关的速度、功耗等特性，进而影响光开关综合性能的发挥。光开关阵列驱动控制电路应用广泛、且需求量呈逐年递增，前景十分可观。

现有光开关阵列驱动控制均基于分立器件、模块搭建，存在体积大、功耗高、成本高、驱动路数有限、不可拓展、走线长、延时大、集成度低等不足。本发明提供一种大规模光开关阵列驱动控制芯片及其设计方法，可以解决现有驱动控制存在的诸多上述问题。本发明采用DAC输出串接高速模拟开关的技术方案，达到了控制信号幅度可变且上升沿、下降沿仅取决于高速开关的效果，为光开关提供一种高速的驱动控制信号，减少光开关开通和关断的延迟时间。

如图1所示的一种大规模光开关阵列驱动控制芯片，该芯片包括FPGA单元、DAC单元、高速模拟开关电路和缓冲驱动单元；所述FPGA的输出端分别与所述DAC单元的输入端、所述高速模拟开关电路的输入端相连；所述DAC单元的输出端与所述高速模拟开关电路的输入端相连；所述高速模拟开关电路的输出端与所述缓冲驱动单元的输入端相连；所述缓冲驱动单元的输出端与光开关阵列相连。

进一步的，所述光开关阵列包括多个光开光单元；所述高速模拟开关电路包括多个高速模拟开关；所述缓冲驱动单元包括多个缓冲驱动电路；所述光开关单元、所述高速模拟开关和所述缓冲驱动电路的数量相等；所述高速模拟开关与所述缓冲驱动电路一一对应连接；所述缓冲驱动电路与所述光开光单元一一对应连接。

进一步的，所述FPGA单元，用于根据上位机的控制指令输出幅度控制信号给DAC单元；所述FPGA单元，还用于控制高速模拟开关电路在高低电平之间切换，以产生脉冲控制信号；所述DAC单元，用于将接收到的信号转换为对应的高电平、低电平幅度信号；所述缓冲驱动单元，用于隔离和提高参考电压输出带负载能力。

进一步的，该芯片还包括电源电路；所述电源电路用于为FPGA单元、DAC单元和高速模拟开关电路提供所需的工作电压。

进一步的，该芯片还包括上位机；所述上位机与所述FPGA单元的上位机接口相连；所述上位机接口，用于通过通讯接口发送需要输出的目标通道及输出控制信号的幅度。

进一步的，该芯片还包括LCD显示单元；所述LCD显示单元用于实时显示当前正在输出的通道以及输出信号的幅值信息。

在图1中，FPGA单元接收上位机的控制指令，输出幅度控制信号给DAC单元，DAC单元根据接收到的数字信号转换为对应的高电平、低电平幅度信号，FPGA单元控制高速模拟开关电路在高、低电平之间不断切换，从而产生脉冲控制信号，因FPGA单元输出的数字信号是可调节的，经DAC单元转换后的控制信号高低电也相应地实现了幅度调节。

为增强控制信号的驱动能力，本发明在输出端配置了缓冲驱动电路，用于提高带负载的能力，MCU实现FPGA与上位机的通信控制。参考电压的功能是提供DAC单元所需的参考电压值，缓冲驱动电路用于隔离和提高参考电压输出带负载的能力。电源电路提供FPGA单元、DAC单元、高速模拟开关电路等所需的不同工作电压，上位机接口的功能是通过通讯接口发送需要输出哪些通道及输出控制信号的幅度，FPGA单元接收到控制信号后，输出相应的控制信号，控制信号经输入接口送给控制电路，由控制电路产生对应通道的脉冲信号，通过输出接口输出电脉冲信号。LCD显示单元的功能是实时显示任意时刻哪些通道在输出，输出信号的幅值信息。

FPGA芯片控制DAC产生幅度任意可调的信号，FPGA控制高速开关的开通和关断产生脉冲驱动控制信号，如图2所示。在图2中，考虑到DAC输出无缓冲且输出信号电流较小，需要加运放电路，运放设计在开关之前还是开关之后，对运放的性能要求不一样，放在开关之前，驱动的是直流电平，对运放的速度要求大大降低，着重考虑运放的驱动能力；放在开关之后，输入运放的是阶跃信号，除要满足驱动能力外，还需考虑运放的建立时间(SettlingTime)、大信号时的压摆率(Slew Rate)、带宽等参数，高速运放成本高，功耗大，可选型号有限。因此，如图2所示，设计电路时将运放设置在开关之前。FPGA是控制电路的核心，不仅控制DAC实现信号不同幅度的产生，而且控制高速开关的切换实现脉冲控制信号的输出。缓冲驱动电路加在开关之后，其意义在于提高开关单元输出信号的驱动带负载能力，同时达到隔离开关控制信号与光开关阵列的目的。

中国专利CN 114967542 A公开了一种光开关阵列驱动控制系统，该系统为基于分立的器件、模块构造控制系统，适用于设备、控制系统等领域。在驱动控制电路与光开关阵列之间没有隔离，且因DAC输出信号的驱动能力一般较弱，该专利不适用于需要较大驱动电流的光开关阵列。而本发明重在电路芯片的设计方法，目的在于为芯片设计人员提供一种大规模光交换阵列的芯片化设计方法。本发明基于DAC和二选一的高速开关单元构造芯片设计的基本架构，适用于一种大规模光交换阵列的驱动集成控制，电路芯片的设计方法包括了参考电压、DAC单元、二选一高速开关单元、缓冲单元等。

如图3和图4所示，对本发明设计实现的大规模光开关阵列驱动控制芯片进行了性能测试，其中，上升沿、下降沿测试使用的仪器是泰克公司的MSO64B，高低电平及电压调节精度测试使用的是普通万用表。由测试结果可知本发明设计的大规模光开关阵列驱动控制芯片上升沿1.968ns，下降沿1.436ns，高电平在2～3V之间可调、低电平在0～1V之间可调，调节精度可达0.01V。

综上所述，本发明提供了一种大规模光开关阵列驱动控制芯片及其设计方法，内部集成了FPGA、DAC、高速模拟开关、缓冲驱动、参考电压等芯片，解决了现有驱动控制电路驱动路数有限、不可拓展、走线长延时大、集成度低、体积大等技术难题。本发明创造性地设计了一种大规模光开关阵列驱动控制芯片，创造性地提出了大规模光开关阵列驱动控制芯片的硬件结构，解决了现有驱动控制电路驱动路数有限、不可拓展、走线长延时大、集成度低、体积大等技术难题；创造性地使用FPGA控制数模转换器和高速开关实现了高电平、低电平的任意调节，解决了控制信号幅度调节受限、且光开关速度快而驱动控制电路速度慢的技术难题。

以上所述实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (8)

1.一种大规模光开关阵列驱动控制芯片，其特征在于，该芯片包括FPGA单元、DAC单元、高速模拟开关电路和缓冲驱动单元；

所述FPGA的输出端分别与所述DAC单元的输入端、所述高速模拟开关电路的输入端相连；

所述DAC单元的输出端与所述高速模拟开关电路的输入端相连；

所述高速模拟开关电路的输出端与所述缓冲驱动单元的输入端相连；

所述缓冲驱动单元的输出端与光开关阵列相连。

2.根据权利要求1所述的大规模光开关阵列驱动控制芯片，其特征在于，

所述光开关阵列包括多个光开光单元；

所述高速模拟开关电路包括多个高速模拟开关；

所述缓冲驱动单元包括多个缓冲驱动电路；

所述光开关单元、所述高速模拟开关和所述缓冲驱动电路的数量相等；

所述高速模拟开关与所述缓冲驱动电路一一对应连接；

所述缓冲驱动电路与所述光开光单元一一对应连接。

3.根据权利要求1所述的大规模光开关阵列驱动控制芯片，其特征在于，

所述FPGA单元，用于根据上位机的控制指令输出幅度控制信号给DAC单元；

所述FPGA单元，还用于控制高速模拟开关电路在高低电平之间切换，以产生脉冲控制信号；

所述DAC单元，用于将接收到的信号转换为对应的高电平、低电平幅度信号；

所述缓冲驱动单元，用于隔离和提高参考电压输出带负载能力。

4.根据权利要求1所述的大规模光开关阵列驱动控制芯片，其特征在于，

该芯片还包括电源电路；

所述电源电路用于为FPGA单元、DAC单元和高速模拟开关电路提供所需的工作电压。

5.根据权利要求1所述的大规模光开关阵列驱动控制芯片，其特征在于，

该芯片还包括上位机；

所述上位机与所述FPGA单元的上位机接口相连；

所述上位机接口，用于通过通讯接口发送需要输出的目标通道及输出控制信号的幅度。

6.根据权利要求1所述的大规模光开关阵列驱动控制芯片，其特征在于，

该芯片还包括LCD显示单元；

所述LCD显示单元用于实时显示当前正在输出的通道以及输出信号的幅值信息。

7.一种大规模光开关阵列驱动控制芯片的设计方法，其特征在于，该方法包括：

S1、设计FPGA单元，用于接收上位机的控制指令，输出幅度控制信号；

S2、设计DAC单元，并对DAC单元所需的参考电压进行设置；所述DAC单元，用于接收FPGA单元输出的幅度控制信号，并将接收到的信号转换为对应的高电平、低电平幅度信号；

S3、设计高速模拟开关电路，用于在FPGA单元的控制下，在高低电平之间不断切换，产生脉冲控制信号；

S4、设计缓冲驱动单元，在输出端配置缓冲驱动单元，设置在高速模拟开关电路之后，用于隔离和提高参考电压输出带负载能力。

8.根据权利要求7所述的设计方法，其特征在于，该方法还包括：

S5、设计电源电路，用于为FPGA单元、DAC单元、高速模拟开关电路提供所需的工作电压；

S6、设计LCD显示单元，用于实时显示通道输出以及输出信号的幅值信息。