CN105743329A - 一种igbt并联动态均流电路及控制方法 - Google Patents

一种igbt并联动态均流电路及控制方法 Download PDF

Info

Publication number
CN105743329A
CN105743329A CN201610171988.7A CN201610171988A CN105743329A CN 105743329 A CN105743329 A CN 105743329A CN 201610171988 A CN201610171988 A CN 201610171988A CN 105743329 A CN105743329 A CN 105743329A
Authority
CN
China
Prior art keywords
igbt
circuit
time
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610171988.7A
Other languages
English (en)
Other versions
CN105743329B (zh
Inventor
卓放
陈颖
张帆
潘文婕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201610171988.7A priority Critical patent/CN105743329B/zh
Publication of CN105743329A publication Critical patent/CN105743329A/zh
Application granted granted Critical
Publication of CN105743329B publication Critical patent/CN105743329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明提供一种IGBT并联动态均流电路及控制方法,所述电路包括全局驱动延时控制模块,至少并联两个的IGBT,以及分别与IGBT一一对应设置的本地反馈控制电路和延时信息收发电路;IGBT的射极分别连接对应本地反馈控制电路和延时信息收发电路的输入端;全局驱动延时控制模块的输入端分别连接延时信息收发电路的输出端,输出端分别连接本地反馈控制电路的输入端;本地反馈控制电路的输出端连接对应的IGBT的栅极;本地反馈控制电路用于调节向对应的IGBT发送的驱动信号的幅值大小;所述的全局驱动延时控制模块用于根据采集到的每个IGBT的开断时间,得到不同IGBT开断的时间差,并根据时间差调节发送参考信号的时间。

Description

一种IGBT并联动态均流电路及控制方法
技术领域
本发明涉及电力电子技术领域,具体为一种IGBT并联动态均流电路及控制方法。
背景技术
绝缘栅双极性晶体管(IGBT)由于结合了电力场效应管(MOSFET)和电力晶体管的优势,具有输入阻抗高,驱动功率小,开关特性好等优点,是一种理想的全控型器件,在电力电子设备中得到了广泛的应用。但是,对于高压大功率的电力电子设备,单只IGBT的电流等级无法满足设备的要求,这使得将多只IGBT并联起来作为一个基本单元成为一个有效的选择。
IGBT并联应用的关键是确保在各个IGBT在开关动态时的电流均衡,以免发生严重过流损坏。造成IGBT并联不均流的原因主要包括IGBT自身参数的不一致以及IGBT的开关延迟的不一致两方面。IGBT自身参数的不一致会导致各个并联IGBT的开关特性(例如开通、关断延时,开通、关断过程中的电流变化率dice/dt)有所差异,因而导致各并联开关管的动态电流不均衡。另外,驱动信号延迟时间的不同会造成先开通以及先关断的IGBT上承受更高的动态电流,从而产生IGBT并联动态不均流问题。因此,IGBT并联应用的核心问题是动态均流问题。
发明内容
针对现有技术中存在的问题,本发明提供一种IGBT并联动态均流电路及控制方法,能够实现动态均流,准确进行延时补偿,开关频率稳定,尤其适用于需要IGBT并联的电力电子设备。
本发明是通过以下技术方案来实现:
一种IGBT并联动态均流电路,包括全局驱动延时控制模块,至少并联两个的IGBT,以及分别与IGBT一一对应设置的本地反馈控制电路和延时信息收发电路;IGBT的射极分别连接对应本地反馈控制电路和延时信息收发电路的输入端;全局驱动延时控制模块的输入端分别连接延时信息收发电路的输出端,全局驱动延时控制模块的输出端分别连接本地反馈控制电路的输入端;本地反馈控制电路的输出端连接对应的IGBT的栅极;所述的本地反馈控制电路根据采集到的反馈信号以及全局驱动延时控制模块发出的参考信号调节向对应的IGBT发送的驱动信号的幅值大小;所述的延时信息收发电路用于采集对应IGBT的开断时间;所述的全局驱动延时控制模块根据采集到的每个IGBT的开断时间,得到不同IGBT开断的时间差,并根据时间差调节发送参考信号的时间。
优选的,所述本地反馈控制电路包括依次连接在对应IGBT射极的反馈信号采集电路、反馈与参考信号比较电路、调节器以及主驱动电路;主驱动电路的输出端连接对应IGBT的栅极。
进一步,反馈信号采集电路采用IGBT辅助射极与射极之间的寄生电感或接入辅助射极与射极之间电感。
进一步,所述反馈与参考信号比较电路包括运算放大器,与反馈信号相连的电阻RI及与参考信号相连的电阻RR,两个电阻的另一端均与运算放大器正输入端相连;所述调节器包括与反馈与参考信号比较电路共用的运算放大器,与运算放大器负输入端相连,另一端连参考电位的电阻RC1,以及一端连接运算放大器负输入端,另一端连接运算放大器输出端的串联RC支路。
进一步,所述主驱动电路包括若干组由三极管或MOS等功率半导体器件组成的推挽放大电路及栅极电阻,若干组推挽放大电路并联后连接栅极电阻。
优选的,所述延时信息收发电路包括分别设置在全局驱动延时控制模块输入端和输出端的延时采集电路和数模转换器。
进一步,所述的延时采集电路包括两组并联的逻辑门及其外围电路;
逻辑门G1的外围电路包括连接在逻辑门G1输出端的输出电阻Ro1,连接在逻辑门G1输入端的输入电阻R12,n极与逻辑门G1正电源端相连、p极与逻辑门G1一输入端相连的二极管D11,n极与逻辑门G1另一输入端相连、p极与逻辑门G1参考电位相连的二极管D12,连接在逻辑门G1两输入端与输入电阻R12之间且与正电源端相连的电阻R11
逻辑门G2的外围电路包括连接在逻辑门G2输出端的输出电阻Ro2,连接在逻辑门G2输入端的输入电阻R22,n极与逻辑门G2正电源端相连、p极与逻辑门G2一输入端相连的二极管D21,n极与逻辑门G2另一输入端相连、p极与逻辑门G2参考电位相连的二极管D22,连接在逻辑门G2两输入端与输入电阻R22之间且与正电源端相连的电阻R21
进一步,所述全局驱动延时控制模块采用可编程逻辑门阵列FPGA。
进一步,所述可编程逻辑门阵列FPGA的最小延时分辨率为1ns。
一种IGBT并联动态均流电路的控制方法,包含以下步骤:
步骤1,根据所需集电极电流ice上升或下降斜率确定全局驱动延时控制模块发出的参考信号幅值大小,将此计算出的幅值输入驱动延时控制模块;
步骤2,在第M个开关周期,全局驱动延时控制模块通过延时信息收发电路向N只并联的IGBT同时发送幅值等于预设值的参考信号,正参考信号上升沿IGBT开通,负参考信号下降沿IGBT关断;其中,M为大于等于1的正整数,N为大于等于2的正整数;
步骤3,本地反馈控制电路接收到正或负参考信号,在反馈与参考信号比较电路中与反馈信号比较后经过调节器,通过主驱动电路驱动IGBT开通或关断;同一时刻,延时采集电路对IGBT的集电极电流ice上升或下降起始时间点进行采集,采集的数据被送入全局驱动延时控制模块中;
步骤4,全局驱动延时控制模块通过比较和计算第M个开关周期所有IGBT的开断时间与参考信号发出之间延时,得到不同IGBT开断延时,根据如下公式计算出每一个IGBT参考信号所需补偿的开通或关断发送时间,并根据此时间,计算出在下一个开关周期中各并联IGBT参考信号发送时间;
△Ton.x=Ton-Ton.x,△Toff.x=Toff-Toff.x;
其中,△Ton.x或△Toff.x为各IGBT参考信号所需补偿的开通或关断发送时间,Ton为开通延时基准,Toff为关断延时基准,Ton.x为各IGBT的开通延时,Toff.x为各IGBT的关断延时;
步骤5,全局驱动延时控制模块根据下一个开关周期中各并联IGBT参考信号发送时间,通过数模转换器将要求幅值的参考信号输入本地反馈控制电路中,并分别对IGBT发送驱动信号,达到所有IGBT的同时开通或关断,且上升或下降速率相等,从而实现IGBT的动态均流。
与现有技术相比,本发明具有以下有益的技术效果:
1、本发明提供的一种IGBT并联动态均流电路及控制方法,以全局驱动延时控制和本地反馈控制的两级控制为核心,可以全局地检测各并联IGBT的驱动延时差异,并在下一个开关周期进行补偿控制,且输入符合要求参考信号调节集电极电流变化率,从而可以实现N个并联IGBT的动态均流。由于延时信息收发电路与全局驱动延时控制模块的作用,免去了人工测定及补偿延时差的成本,并保证了延时补偿的准确性。
2、本发明提供的IGBT并联均流电路无需缓冲电路的加入,因而不会降低IGBT的开关频率。
3、本发明提供一种用于IGBT并联动态均流的延时匹配电路中,由FPGA对采集到的电压信号进行比较和计算,并最终生产延时补偿。由于FPGA的工作频率高达几百兆Hz,所以可以在几个ns的时间分辨率下调整延时,因此准确度很高。
4、本发明提供的IGBT并联均流电路在保证动态均流的同时可以通过本地反馈控制电路对IGBT的开通关断过程进行加速,从而减小IGBT的开关损耗,经济性好。
5、本发明提供的IGBT并联均流电路,其本地反馈控制电路、延时信息收发电路以及全局驱动延时控制模块均由印刷PCB板实现,有利于实现批量化生产。
附图说明
图1为本发明实例所述的一种IGBT并联动态均流电路的结构示意图。
图2为本发明实例所述的本地反馈控制电路的示意图。
图3为本发明实例所述的延时信息收发电路以及全局驱动延时控制模块的示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
本发明采用IGBT集电极电流上升或下降斜率闭环反馈控制,以及在第M个周期对各IGBT开通或关断延时进行采集并计算出驱动延时补偿值,在第M+1对IGBT开关延时补偿控制的方法。本发明所采用的两级控制电路可以控制IGBT开通或关断的速率,并且全局的检测各并联IGBT开关延时不一致情况,利用全局驱动延时控制电路进行补偿,从而可以实现IGBT的并联动态均流;另外,本发明所采用的均压电路无需缓冲电路的加入,因而不会降低IGBT的开关频率。
具体的,本发明一种IGBT并联动态均流电路,如图1所示,其包括N个并联的IGBT、与IGBT个数相同且一一对应的N套本地反馈控制电路、N套延时信息收发电路以及1套全局驱动延时控制模块。N为大于等于2的正整数。
IGBT的射极分别连接对应本地反馈控制电路和延时信息收发电路的输入端;
全局驱动延时控制模块的输入端分别连接延时信息收发电路的输出端,全局驱动延时控制模块的输出端分别连接本地反馈控制电路的输入端;
本地反馈控制电路的输出端连接对应的IGBT的栅极;
所述的本地反馈控制电路用于根据采集到的反馈信号调节以及全局驱动延时控制模块发出的参考信号调节向对应的IGBT发送的驱动信号的幅值大小;
所述的延时信息收发电路用于采集对应IGBT的开断时间;
所述的全局驱动延时控制模块用于根据采集到的每个IGBT的开断时间,得到不同IGBT开断的时间差,并根据时间差调节发送参考信号的时间。
如图2所示,本地反馈控制电路包括依次连接在对应IGBT射极的反馈信号采集电路、反馈与参考信号比较电路、调节器以及主驱动电路;主驱动电路的输出端连接对应IGBT的栅极。
其中,反馈信号采集电路由IGBT辅助射极与射极之间寄生电感或人为接入辅助射极与射极之间电感构成,其中辅助射极接IGBT参考电位。反馈与参考信号比较电路包括运算放大器,与反馈信号相连的电阻RI及与参考信号相连的电阻RR,两个电阻的另一端均与运算放大器正输入端相连。参考信号为要求的集电极电流变化率dice/dt,当反馈值达到要求值时比较电路输出为零。调节器与反馈与参考信号比较电路共用的运算放大器,与运算放大器负输入端相连,另一端连参考电位的电阻RC1,以及一端连接运算放大器负输入端,另一端连接运算放大器输出端的串联RC支路。主驱动电路包括若干组由三极管或MOS等功率半导体器件组成的推挽放大电路及栅极电阻,若干组推挽放大电路并联后连接栅极电阻。
如图3所示,延时信息收发电路包括分别设置在全局驱动延时控制模块输入端和输出端的延时采集电路和数模转换器。全局驱动延时控制模块由可编程逻辑门阵列FPGA及相应的外围电路组成。FPGA的最小延时分辨率为1ns。延时采集电路包括两组由逻辑门及其外围电路组成的信号起始点采集电路。外围电路均包括一输出电阻,一输入电阻,n极与逻辑门正电源端相连,p极与逻辑门一输入端相连的二极管Dx1,n极与另一输入端相连、p极与逻辑门参考电位相连的二极管Dx2。两输入端在输出电阻后经一电阻与正电源端相连。
具体的,如图3所示,逻辑门G1的外围电路包括连接在逻辑门G1输出端的输出电阻Ro1,连接在逻辑门G1输入端的输入电阻R12,n极与逻辑门G1正电源端相连、p极与逻辑门G1一输入端相连的二极管D11,n极与逻辑门G1另一输入端相连、p极与逻辑门G1参考电位相连的二极管D12,连接在逻辑门G1两输入端与输入电阻R12之间且与正电源端相连的电阻R11
逻辑门G2的外围电路包括连接在逻辑门G2输出端的输出电阻Ro2,连接在逻辑门G2输入端的输入电阻R22,n极与逻辑门G2正电源端相连、p极与逻辑门G2一输入端相连的二极管D21,n极与逻辑门G2另一输入端相连、p极与逻辑门G2参考电位相连的二极管D22,连接在逻辑门G2两输入端与输入电阻R22之间且与正电源端相连的电阻R21
配合上述IGBT并联动态均流电路,本实施例还提供一种IGBT并联动态均流电路的控制方法,具体包含如下步骤:
步骤1,根据所需集电极电流Iceice上升或下降斜率确定全局驱动延时控制模块发出的参考信号幅值大小,将此计算出的幅值输入驱动延时控制模块;
步骤2,在第M个开关周期,全局驱动延时控制模块通过延时信息收发电路向N只并联的IGBT同时发送幅值等于预设值的参考信号,正参考信号上升沿IGBT开通,负参考信号下降沿IGBT关断;其中,M为大于等于1的正整数,N为大于等于2的正整数;
步骤3,本地反馈控制电路接收到正或负参考信号,在反馈与参考信号比较电路中与反馈信号比较后经过调节器,通过主驱动电路驱动IGBT开通或关断;IGBT开通或关断造成集电极电流变化,从而导致反馈信号采集电路中电感产生感生电压,该电压经过延时采集电路使其输出从低电平跳变为高电平,其上升沿时刻被全局驱动延时控制模块采入。
步骤4,全局驱动延时控制模块将第M个机器周期接收到各个IGBT对应的延时采集电路输出跳变为高电平的上升沿时刻与开通或关断参考信号发送时间作差后得到各IGBT的开通延时Ton.1~Ton.N和关断延时Toff.1~Toff.N。设定开通延时基准Ton和关断延时基准Toff,Ton和Toff必须大于所测得的所有IGBT的实际开通延时和关断延时。Ton和Toff一般在几us到十几us之间。全局驱动延时控制模块通过比较和计算第M个机器周期所有IGBT的采集数据,根据公式△Ton.x=Ton-Ton.x,△Toff.x=Toff-Toff.x计算出各IGBT驱动信号所需补偿的开通或关断延时时间△Ton.x或△Toff.x,该延时时间即为下一个周期FPGA向各IGBT发送开通或关断信号前所需要额外增加的延时时间,得到优化的参考信号发送时间。
步骤5,在第M+1个开关周期,全局驱动延时控制模块根据优化的参考信号发送时间Tn+△Ton.x和Tf+△Toff.x,其中Tn(Tf)为第M+1个开关周期基准开通(关断)参考信号发送时间,通过数模转换器将要求幅值的参考信号输入各本地反馈控制电路中,与反馈信号比较后经过调节器,通过主驱动器驱动各IGBT,达到所有IGBT在驱动时间优化后达到同时开通或关断,且上升或下降速率相等,从而实现IGBT的动态均流。
最后应当说明的是:以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。

Claims (10)

1.一种IGBT并联动态均流电路,其特征在于,包括全局驱动延时控制模块,至少并联两个的IGBT,以及分别与IGBT一一对应设置的本地反馈控制电路和延时信息收发电路;
IGBT的射极分别连接对应本地反馈控制电路和延时信息收发电路的输入端;
全局驱动延时控制模块的输入端分别连接延时信息收发电路的输出端,全局驱动延时控制模块的输出端分别连接本地反馈控制电路的输入端;
本地反馈控制电路的输出端连接对应的IGBT的栅极;
所述的本地反馈控制电路根据参考信号以及采集到的反馈信号调节向对应IGBT发送的驱动信号的幅值大小;参考信号由全局驱动延时控制模块发出;
所述的延时信息收发电路用于采集对应IGBT的开断时间;
所述的全局驱动延时控制模块根据采集到的每个IGBT的开断时间,得到不同IGBT开断的时间差,并根据时间差调节发送参考信号的时间。
2.根据权利要求1所述的一种IGBT并联动态均流电路,其特征在于,所述本地反馈控制电路包括依次连接在对应IGBT射极的反馈信号采集电路、反馈与参考信号比较电路、调节器以及主驱动电路;主驱动电路的输出端连接对应IGBT的栅极。
3.根据权利要求2所述的一种IGBT并联动态均流电路,其特征在于,反馈信号采集电路采用IGBT辅助射极与射极之间的寄生电感或接入辅助射极与射极之间电感。
4.根据权利要求2所述的一种IGBT并联动态均流电路,其特征在于,所述反馈与参考信号比较电路包括运算放大器,与反馈信号相连的电阻RI及与参考信号相连的电阻RR,两个电阻的另一端均与运算放大器正输入端相连;
所述调节器包括与反馈与参考信号比较电路共用的运算放大器,与运算放大器负输入端相连,另一端连参考电位的电阻RC1,以及一端连接运算放大器负输入端,另一端连接运算放大器输出端的串联RC支路。
5.根据权利要求2所述的一种IGBT并联动态均流电路,其特征在于,所述主驱动电路包括若干组由三极管或MOS功率半导体器件组成的推挽放大电路及栅极电阻,若干组推挽放大电路并联后连接栅极电阻。
6.根据权利要求1所述的一种IGBT并联动态均流电路,其特征在于,所述延时信息收发电路包括分别设置在全局驱动延时控制模块输入端和输出端的延时采集电路和数模转换器。
7.根据权利要求6所述的一种IGBT并联动态均流电路,其特征在于,所述的延时采集电路包括两组并联的逻辑门及其外围电路;
逻辑门G1的外围电路包括连接在逻辑门G1输出端的输出电阻Ro1,连接在逻辑门G1输入端的输入电阻R12,n极与逻辑门G1正电源端相连、p极与逻辑门G1一输入端相连的二极管D11,n极与逻辑门G1另一输入端相连、p极与逻辑门G1参考电位相连的二极管D12,连接在逻辑门G1两输入端与输入电阻R12之间且与正电源端相连的电阻R11
逻辑门G2的外围电路包括连接在逻辑门G2输出端的输出电阻Ro2,连接在逻辑门G2输入端的输入电阻R22,n极与逻辑门G2正电源端相连、p极与逻辑门G2一输入端相连的二极管D21,n极与逻辑门G2另一输入端相连、p极与逻辑门G2参考电位相连的二极管D22,连接在逻辑门G2两输入端与输入电阻R22之间且与正电源端相连的电阻R21
8.根据权利要求1所述的一种IGBT并联动态均流电路,其特征在于,所述全局驱动延时控制模块采用可编程逻辑门阵列FPGA。
9.根据权利要求8所述的一种IGBT并联动态均流电路,其特征在于,所述可编程逻辑门阵列FPGA的最小延时分辨率为1ns。
10.一种如权利要求2所述IGBT并联动态均流电路的控制方法,其特征在于,包含以下步骤:
步骤1,根据所需集电极电流ice上升或下降斜率确定全局驱动延时控制模块发出的参考信号幅值大小,将此计算出的幅值输入驱动延时控制模块;
步骤2,在第M个开关周期,全局驱动延时控制模块通过延时信息收发电路向N只并联的IGBT同时发送幅值等于预设值的参考信号,正参考信号上升沿IGBT开通,负参考信号下降沿IGBT关断;其中,M为大于等于1的正整数,N为大于等于2的正整数;
步骤3,本地反馈控制电路接收到正或负参考信号,在反馈与参考信号比较电路中与反馈信号比较后经过调节器,通过主驱动电路驱动IGBT开通或关断;同一时刻,延时采集电路对IGBT的集电极电流ice上升或下降起始时间点进行采集,采集的数据被送入全局驱动延时控制模块中;
步骤4,全局驱动延时控制模块通过比较和计算第M个开关周期所有IGBT的开断时间与参考信号发出之间延时,得到不同IGBT开断延时,根据如下公式计算出每一个IGBT参考信号所需补偿的开通或关断发送时间,并根据此时间,计算出在下一个开关周期中各并联IGBT参考信号发送时间;
△Ton.x=Ton-Ton.x,△Toff.x=Toff-Toff.x;
其中,△Ton.x或△Toff.x为各IGBT参考信号所需补偿的开通或关断发送时间,Ton为开通延时基准,Toff为关断延时基准,Ton.x为各IGBT的开通延时,Toff.x为各IGBT的关断延时;
步骤5,全局驱动延时控制模块根据下一个开关周期中各并联IGBT参考信号发送时间,通过数模转换器将要求幅值的参考信号输入本地反馈控制电路中,并分别对IGBT发送驱动信号,达到所有IGBT的同时开通或关断,且上升或下降速率相等,从而实现IGBT的动态均流。
CN201610171988.7A 2016-03-23 2016-03-23 一种igbt并联动态均流电路及控制方法 Active CN105743329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610171988.7A CN105743329B (zh) 2016-03-23 2016-03-23 一种igbt并联动态均流电路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610171988.7A CN105743329B (zh) 2016-03-23 2016-03-23 一种igbt并联动态均流电路及控制方法

Publications (2)

Publication Number Publication Date
CN105743329A true CN105743329A (zh) 2016-07-06
CN105743329B CN105743329B (zh) 2018-06-26

Family

ID=56251375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610171988.7A Active CN105743329B (zh) 2016-03-23 2016-03-23 一种igbt并联动态均流电路及控制方法

Country Status (1)

Country Link
CN (1) CN105743329B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160428A (zh) * 2016-08-02 2016-11-23 西安交通大学 一种igbt并联均流电路及控制方法
CN106602848A (zh) * 2016-12-30 2017-04-26 北京金风科创风电设备有限公司 并联功率模块的驱动控制方法、装置及变流器
CN108075624A (zh) * 2016-11-18 2018-05-25 株式会社日立制作所 功率转换装置及功率半导体元件控制方法
CN108964427A (zh) * 2018-06-29 2018-12-07 西安翌飞核能装备股份有限公司 一种大功率变流器半导体器件的驱动电路及其工作方法
CN109104174A (zh) * 2017-06-20 2018-12-28 华中科技大学 一种主从式igbt 驱动电路
CN110291719A (zh) * 2017-02-14 2019-09-27 西门子股份公司 驱控功率半导体器件的控制装置和驱控功率半导体器件的方法
CN111030726A (zh) * 2019-12-13 2020-04-17 展讯通信(上海)有限公司 射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端
CN111064352A (zh) * 2019-12-21 2020-04-24 苏州浪潮智能科技有限公司 一种实现并联场效应管主动均流的电路结构
CN112072899A (zh) * 2020-07-23 2020-12-11 北京交通大学 一种异步控制门极信号实现并联igbt动态均流的驱动方法
CN112119557A (zh) * 2018-05-23 2020-12-22 三菱电机株式会社 电力用半导体元件的保护电路以及功率模块
CN114928234A (zh) * 2022-07-14 2022-08-19 新誉轨道交通科技有限公司 用于主从式驱动板的igbt并联同步均流的控制方法及系统
CN115766908A (zh) * 2021-09-02 2023-03-07 中车株洲电力机车研究所有限公司 通信协议信号驱动电路、并联接口电路和高压变频器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204216868U (zh) * 2014-11-12 2015-03-18 天津电气科学研究院有限公司 大功率变频调速装置中的igbt并联驱动及检测保护电路
CN104779939A (zh) * 2015-04-23 2015-07-15 西安交通大学 一种用于igbt串联均压的延时匹配电路及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204216868U (zh) * 2014-11-12 2015-03-18 天津电气科学研究院有限公司 大功率变频调速装置中的igbt并联驱动及检测保护电路
CN104779939A (zh) * 2015-04-23 2015-07-15 西安交通大学 一种用于igbt串联均压的延时匹配电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RODRIGO ALVAREZ ET.AL.: "Sinusoidal Current Operation of Delay-Time Compensation for Parallel-Connected IGBTs", 《IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS》 *
YANICK LOBSIGER ET.AL.: "Closed-Loop di/dt and dv/dt IGBT Gate Driver", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160428B (zh) * 2016-08-02 2018-12-07 西安交通大学 一种igbt并联均流电路及控制方法
CN106160428A (zh) * 2016-08-02 2016-11-23 西安交通大学 一种igbt并联均流电路及控制方法
CN108075624A (zh) * 2016-11-18 2018-05-25 株式会社日立制作所 功率转换装置及功率半导体元件控制方法
CN108075624B (zh) * 2016-11-18 2020-12-11 株式会社日立制作所 功率转换装置及功率半导体元件控制方法
CN106602848A (zh) * 2016-12-30 2017-04-26 北京金风科创风电设备有限公司 并联功率模块的驱动控制方法、装置及变流器
CN110291719A (zh) * 2017-02-14 2019-09-27 西门子股份公司 驱控功率半导体器件的控制装置和驱控功率半导体器件的方法
CN110291719B (zh) * 2017-02-14 2023-03-14 西门子股份公司 驱控功率半导体器件的控制装置和驱控功率半导体器件的方法
CN109104174A (zh) * 2017-06-20 2018-12-28 华中科技大学 一种主从式igbt 驱动电路
CN112119557A (zh) * 2018-05-23 2020-12-22 三菱电机株式会社 电力用半导体元件的保护电路以及功率模块
CN108964427A (zh) * 2018-06-29 2018-12-07 西安翌飞核能装备股份有限公司 一种大功率变流器半导体器件的驱动电路及其工作方法
CN111030726B (zh) * 2019-12-13 2022-02-25 展讯通信(上海)有限公司 射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端
CN111030726A (zh) * 2019-12-13 2020-04-17 展讯通信(上海)有限公司 射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端
CN111064352A (zh) * 2019-12-21 2020-04-24 苏州浪潮智能科技有限公司 一种实现并联场效应管主动均流的电路结构
CN112072899B (zh) * 2020-07-23 2021-08-10 北京交通大学 一种异步控制门极信号实现并联igbt动态均流的驱动方法
CN112072899A (zh) * 2020-07-23 2020-12-11 北京交通大学 一种异步控制门极信号实现并联igbt动态均流的驱动方法
CN115766908A (zh) * 2021-09-02 2023-03-07 中车株洲电力机车研究所有限公司 通信协议信号驱动电路、并联接口电路和高压变频器
CN114928234A (zh) * 2022-07-14 2022-08-19 新誉轨道交通科技有限公司 用于主从式驱动板的igbt并联同步均流的控制方法及系统

Also Published As

Publication number Publication date
CN105743329B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
CN105743329A (zh) 一种igbt并联动态均流电路及控制方法
CN106160428B (zh) 一种igbt并联均流电路及控制方法
CN102208800B (zh) 带有过流保护功能的自适应igbt串联均压电路
CN112285521B (zh) 一种自校正的igbt健康监测方法
CN102439831B (zh) 用于驱动电压驱动型元件的驱动装置
US11437986B2 (en) Gate voltage magnitude compensation equalization method and circuit for series operation of power switch transistors
CN102651644B (zh) 控制电路、晶体管的控制系统和方法以及器件
EP2797215A1 (en) Method for optimizing voltage self-adaptation control based on igbt series loss
CN103795385A (zh) 功率管驱动方法、电路及直流固态功率控制器
CN101373965B (zh) 电源开关切换电路
CN102314846A (zh) Lcd驱动系统中的切角电路
CN115459755A (zh) 一种电压和电阻可变的栅极驱动电路
CN102314847B (zh) Lcd驱动系统中的切角电路
CN104901519A (zh) 一种低纹波噪声igbt的多适应驱动电路及方法
CN111555595A (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN107634745A (zh) 一种用于栅控器件的栅极充放电调节电路
CN105099143A (zh) 一种变频器中igbt驱动电路
CN105846658A (zh) 一种igbt并联静态均流电路
CN113098241B (zh) 一种闭环有源驱动电路、驱动方法及开关电源
CN104779780B (zh) 一种igbt串联均压电路及方法
CN203747779U (zh) 功率管驱动电路及直流固态功率控制器
CN201345539Y (zh) 串联igbt均压保护控制电路
CN102856893A (zh) 动态有源嵌位电路和电子设备
CN115459566B (zh) Sic-mosfet并联均流电路及其控制方法
CN101409550A (zh) 输出电压回转率的控制电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant