CN104779939A - 一种用于igbt串联均压的延时匹配电路及方法 - Google Patents

Abstract

本发明公开了一种用于IGBT串联均压的延时匹配电路及方法，包括全局延时调整电路、N个本地采样录波电路、N个IGBT及N个二极管；所述全局延时调整电路与各本地采样录波电路相连接，第i个本地采样录波电路与第i各IGBT的门极相连接，前一个IGBT的发射极与后一个IGBT的集电极相连接，第i个二极管的负极及正极分别与第i个IGBT的集电极及发射极相连接，i和N均为自然数，且N≥2，1≤i≤N。本发明可以避免后开通以及先关断的IGBT上承受更高的动态电压，实现IGBT串联均压。

Description

一种用于IGBT串联均压的延时匹配电路及方法

技术领域

本发明属于电力电子技术领域，涉及一种用于IGBT串联均压的延时匹配电路及方法。

背景技术

绝缘栅双极性晶体管(IGBT)由于其优异的开关特性以及简单的控制需求，在电力电子设备中得到了广泛的应用。但是，对于高压大功率的电力电子设备，单只IGBT的电压等级无法满足设备的要求，这使得将多只IGBT串联起来作为一个基本单元成为一个有效的选择。例如在高压固态直流断路器中，需要几百只IGBT串联起来以承受断路器两端高达几百千伏的分断电压。

IGBT串联应用的关键是确保在各个IGBT在开关动态和工作稳态时的电压均衡。如果串联IGBT之间的电压不均衡，承受电压较高的IGBT更容易因为过压而损坏。造成IGBT串联不均压的原因主要包括IGBT自身参数的不一致以及IGBT驱动信号的延迟的不一致两方面。IGBT自身参数的不一致会导致各个串联IGBT的开关特性(例如开通、关断延时，开通、关断过程中的电压变化率dV/dt)有所差异，因而导致各串联开关管的电压不均衡。另外，驱动信号延迟时间的不同会造成后开通以及先关断的IGBT上承受更高的动态电压，从而产生IGBT串联不均压问题。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供了一种用于IGBT串联均压的延时匹配电路及方法，该电路及方法可以避免先开通以及先关断的IGBT上承受更高的动态电压，实现IGBT串联均压。

为达到上述目的，本发明所述的用于IGBT串联均压的延时匹配电路包括全局延时调整电路、N个本地采样录波电路、高速光纤线、N个IGBT及N个二极管；

所述全局延时调整电路与各本地采样录波电路通过高速光纤线相连接，第i个本地采样录波电路与第i个IGBT的门极相连接，前一个IGBT的发射极与后一个IGBT的集电极相连接，第i个二极管的负极及正极分别与第i个IGBT的集电极及发射极相连接，i和N均为自然数，且N≥2，1≤i≤N。

本地采样录波电路包括处理器、IGBT驱动电路以及用于采集IGBT的集电极电压Vce的采集电路，采集电路的输出端与处理器的输入端相连接，IGBT驱动电路的输出端与对应IGBT的门极相连接，全局延时调整电路与处理器及IGBT驱动电路相连接。

所述处理器为DSP芯片、ARM芯片及FPGA芯片中的一个。

所述全局延时调整电路包括FPGA模块、N组分别用于与N个本地采样录波电路相连接的全局光纤接口，FPGA模块与全局光纤接口相连接，全局光纤接口通过高速光纤线与本地采样录波电路相连接。

FPGA模块的最小延时分辨率为1ns。

所述本地采样录波电路还包括第一本地光纤接口及第二本地光纤接口，处理器通过第一本地光纤接口与高速光纤线相连接，处理器的输入端及IGBT驱动电路的控制端通过第二本地光纤接口与高速光纤线相连接。

本发明所述的用于IGBT串联均压的延时匹配方法包括以下步骤：

在一个开关周期内，全局延时调整电路产生N路脉冲驱动信号，并将所述N路脉冲驱动信号通过高速光纤线同时分别转发至N个本地采样录波电路中的处理器及IGBT驱动电路中，所述脉冲信号包括开通驱动信号及关断驱动信号，当处理器接收所述脉冲驱动信号的上升沿或下降沿时，则控制采集电路以恒定的采样周期Ts采集对应IGBT集电极的电压信息Vce.i，其中，采样持续的时间分别大于IGBT的开通时间和关断时间，同时处理器存储所述IGBT集电极的电压信息Vce.i，当本轮开关周期结束后，处理器将所述IGBT集电极的电压信息Vce.i转发至全局延时调整电路中；

全局延时调整电路接收N个本地采样录波电路转发过来的N路IGBT集电极的电压信息Vce.i，并通过对比得各IGBT的开通延时Ton.i及关断延时Toff.i；

预设开通延时基准Ton及关断延时基准Toff，开通延时基准Ton及关断延时基准Toff分别大于所有IGBT的实际开通延时及关断延时，则下一个周期内，第i个IGBT的开通驱动信号所需补偿的开通延时时间△Ton.i＝Ton-Ton.i，第i个IGBT的关断驱动信号所需补偿的关断延时时间△Toff.i＝Toff-Toff.i；

再在下一个开关周期内，全局延时调整电路先对各IGBT分别额外增加开通延时时间△Ton.i及关断延时时间△Toff.i，然后再发出开通驱动信号及关断信号，使各IGBT的开通延时和关断延时一致。

开通延时基准Ton及关断延时基准Toff均小于等于5us。

本发明具有以下有益效果：

本发明所述的用于IGBT串联均压的延时匹配电路及方法在工作时，通过获取本次开关周期的各IGBT集电极的电压信息Vce.i，然后根据各IGBT集电极的电压信息Vce.i得各IGBT的开通延时时间Ton.i及关断延时时间Toff.i，全局延时调整电路在下一个开关周期发出开通驱动信号及关断驱动信号之前分别额外增加开通延时时间△Ton.i及关断延时时间△Toff.i，使所有串联IGBT在同一时刻同时开通或关断，从而避免后开通以及先关断的IGBT上承受更高的动态电压，进而实现IGBT串联均压。

进一步，所述全局延时调整电路包括FPGA模块，由FPGA模块对采集到的电压信号进行处理，并最终生产延时补偿，由于FPGA模块的工作频率高达几百兆Hz，所以可以在几个ns的时间分辨率下调整延时，准确度极高。

附图说明

图1为本发明的结构示意图；

图2为本发明中本地采样录波电路2的结构示意图。

其中，1为全局延时调整电路、2为本地采样录波电路、3为高速光纤线、4为第一本地光纤接口、5为第二本地光纤接口、6为采集电路、7为IGBT驱动电路、8为处理器。

具体实施方式

下面结合附图对本发明做进一步详细描述：

参考图1及图2，本发明所述的用于IGBT串联均压的延时匹配电路包括全局延时调整电路1、N个本地采样录波电路2、高速光纤线3、N个IGBT及N个二极管；全局延时调整电路1与各本地采样录波电路2相连接，第i个本地采样录波电路2与第i各IGBT的门极相连接，前一个IGBT的发射极与后一个IGBT的集电极相连接，第i个二极管的负极及正极分别与第i个IGBT的集电极及发射极相连接，i和N均为自然数，且N≥2，1≤i≤N。

本地采样录波电路2包括处理器8、IGBT驱动电路7以及用于采集IGBT的集电极电压Vce的采集电路6，采集电路6的输出端与处理器8的输入端相连接，全局延时调整电路1与处理器8及IGBT驱动电路7相连接；IGBT驱动电路7的输出端与对应IGBT的门极相连接，采集电路6由至少一路用于采集IGBT集电极电压Vce的高速模数转换器(ADC)及其相应的分压电路、调理电路等必要的外围电路组成。

需要说明的是，所述处理器8为DSP芯片、ARM芯片及FPGA芯片中的一个；所述全局延时调整电路1包括FPGA模块、N组分别用于与N个本地采样录波电路2相连接的全局光纤接口，FPGA模块与全局光纤接口相连接，全局光纤接口通过高速光纤线3与本地采样录波电路2相连接；FPGA模块的最小延时分辨率为1ns；本地采样录波电路2还包括第一本地光纤接口4及第二本地光纤接口5，处理器8通过第一本地光纤接口4与高速光纤线3相连接，处理器8的输入端及IGBT驱动电路7的控制端通过第二本地光纤接口5与高速光纤线3相连接。

本发明所述的用于IGBT串联均压的延时匹配方法包括以下步骤：

在一个开关周期内，全局延时调整电路1产生N路脉冲驱动信号，并将所述N路脉冲驱动信号通过高速光纤线3同时分别转发至N个本地采样录波电路2中的处理器8及IGBT驱动电路7中，所述脉冲信号包括开通驱动信号及关断驱动信号，当处理器8接收所述脉冲驱动信号的上升沿或下降沿时，则控制采集电路6以恒定的采样周期Ts采集对应IGBT集电极的电压信息Vce.i，其中，采样持续的时间分别大于IGBT的开通时间和关断时间，同时处理器8存储所述IGBT集电极的电压信息Vce.i，当本轮开关周期结束后，处理器8将所述IGBT集电极的电压信息Vce.i转发至全局延时调整电路1中；

全局延时调整电路1接收N个本地采样录波电路2转发过来的N路IGBT集电极的电压信息Vce.i，并通过对比得各IGBT的开通延时Ton.i及关断延时Toff.i；

预设开通延时基准Ton及关断延时基准Toff，开通延时基准Ton及关断延时基准Toff分别大于所有IGBT的实际开通延时及关断延时，则下一个周期内，第i个IGBT的开通驱动信号所需补偿的开通延时时间△Ton.i＝Ton-Ton.i，第i个IGBT的关断驱动信号所需补偿的关断延时时间△Toff.i＝Toff-Toff.i；

再在下一个开关周期内，全局延时调整电路1针先对各IGBT分别额外增加开通延时时间△Ton.i及关断延时时间△Toff.i，然后再发出开通驱动信号及关断信号，使各IGBT的开通延时和关断延时一致。

开通延时基准Ton及关断延时基准Toff均小于等于5us。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种用于IGBT串联均压的延时匹配电路，其特征在于，包括全局延时调整电路(1)、N个本地采样录波电路(2)、高速光纤线(3)、N个IGBT及N个二极管；

所述全局延时调整电路(1)与各本地采样录波电路(2)通过高速光纤线(3)相连接，第i个本地采样录波电路(2)与第i个IGBT的门极相连接，前一个IGBT的发射极与后一个IGBT的集电极相连接，第i个二极管的负极及正极分别与第i个IGBT的集电极及发射极相连接，i和N均为自然数，且N≥2，1≤i≤N。

2.根据权利要求1所述的用于IGBT串联均压的延时匹配电路，其特征在于，本地采样录波电路(2)包括处理器(8)、IGBT驱动电路(7)以及用于采集IGBT的集电极电压Vce的采集电路(6)，采集电路(6)的输出端与处理器(8)的输入端相连接，IGBT驱动电路(7)的输出端与对应IGBT的门极相连接，全局延时调整电路(1)与处理器(8)及IGBT驱动电路(7)相连接。

3.根据权利要求2所述的用于IGBT串联均压的延时匹配电路，其特征在于，所述处理器(8)为DSP芯片、ARM芯片及FPGA芯片中的一个。

4.根据权利要求2所述的用于IGBT串联均压的延时匹配电路，其特征在于，所述全局延时调整电路(1)包括FPGA模块、N组分别用于与N个本地采样录波电路(2)相连接的全局光纤接口，FPGA模块与全局光纤接口相连接，全局光纤接口通过高速光纤线(3)与本地采样录波电路(2)相连接。

5.根据权利要求4所述的用于IGBT串联均压的延时匹配电路，其 特征在于，FPGA模块的最小延时分辨率为1ns。

6.根据权利要求2所述的用于IGBT串联均压的延时匹配电路，其特征在于，所述本地采样录波电路(2)还包括第一本地光纤接口(4)及第二本地光纤接口(5)，处理器(8)通过第一本地光纤接口(4)与高速光纤线(3)相连接，处理器(8)的输入端及IGBT驱动电路(7)的控制端通过第二本地光纤接口(5)与高速光纤线(3)相连接。

7.一种用于IGBT串联均压的延时匹配方法，其特征在于，基于权利要求2所述的用于IGBT串联均压的延时匹配电路，包括以下步骤：

在一个开关周期内，全局延时调整电路(1)产生N路脉冲驱动信号，并将所述N路脉冲驱动信号通过高速光纤线(3)同时分别转发至N个本地采样录波电路(2)中的处理器(8)及IGBT驱动电路(7)中，所述脉冲信号包括开通驱动信号及关断驱动信号，当处理器(8)接收所述脉冲驱动信号的上升沿或下降沿时，则控制采集电路(6)以恒定的采样周期Ts采集对应IGBT集电极的电压信息Vce.i，其中，采样持续的时间分别大于IGBT的开通时间和关断时间，同时处理器(8)存储所述IGBT集电极的电压信息Vce.i，当本轮开关周期结束后，处理器(8)将所述IGBT集电极的电压信息Vce.i转发至全局延时调整电路(1)中；

全局延时调整电路(1)接收N个本地采样录波电路(2)转发过来的N路IGBT集电极的电压信息Vce.i，并通过对比得各IGBT的开通延时Ton.i及关断延时Toff.i；

预设开通延时基准Ton及关断延时基准Toff，开通延时基准Ton及关断延时基准Toff分别大于所有IGBT的实际开通延时及关断延时，则下一个周期内，第i个IGBT的开通驱动信号所需补偿的开通延时时间△Ton.i＝ Ton-Ton.i，第i个IGBT的关断驱动信号所需补偿的关断延时时间△Toff.i＝Toff-Toff.i；

再在下一个开关周期内，全局延时调整电路(1)先对各IGBT分别额外增加开通延时时间△Ton.i及关断延时时间△Toff.i，然后再发出开通驱动信号及关断信号，使各IGBT的开通延时和关断延时一致。

8.根据权利要求7所述的用于IGBT串联均压的延时匹配方法，其特征在于，开通延时基准Ton及关断延时基准Toff均小于等于5us。