CN106160428A - 一种igbt并联均流电路及控制方法 - Google Patents

Abstract

本发明提供一种IGBT并联均流电路及控制方法，所述电路包括全局控制模块，至少并联两个的IGBT，以及分别与IGBT一一对应设置的静态均流电路和动态均流电路；IGBT的射极分别连接对应静态均流电路和动态均流电路的输入端；全局控制模块的输入端分别连接动态均流电路的输出端，输出端分别连接静态均流电路的输入端；静态均流电路的输出端连接对应的IGBT的栅极；静态均流电路用于调节向对应的IGBT发送的驱动参考信号的幅值大小；所述的全局控制模块用于根据动态均流电路采集到的每个IGBT的开断时间，得到不同IGBT开断的时间差，并根据时间差调节发送驱动参考信号的时间。

Description

一种IGBT并联均流电路及控制方法

技术领域

本发明涉及电力电子技术领域，具体为一种IGBT并联均流电路及控制方法。

背景技术

绝缘栅双极性晶体管(IGBT)由于结合了电力场效应管(MOSFET)和电力晶体管的优势，具有输入阻抗高，驱动功率小，开关特性好等优点，是一种理想的全控型器件，在电力电子设备中得到了广泛的应用。但是，对于高压大功率的电力电子设备，单只IGBT的电流等级无法满足设备的要求，这使得将多只IGBT并联起来作为一个基本单元成为一个有效的选择。

IGBT并联应用的关键是确保在各个IGBT在工作中的电流均衡，以免发生严重过流损坏以及长时间积热损坏。IGBT并联不均流包括动态不均流及静态不均流两个方面。造成IGBT并联不均流的原因主要包括IGBT自身参数不一致，各并联支路寄生参数不一致以及IGBT的开关延迟的不一致。IGBT自身等效电阻及支路导线等效电阻不一致将导致并联IGBT静态不均流；驱动参考信号延迟时间的不同会造成先开通以及先关断的IGBT上承受更高的电流，从而产生IGBT并联动态不均流问题。因此，IGBT并联应用的核心问题是均流问题。

发明内容

针对现有技术中存在的问题，本发明提供一种IGBT并联均流电路及控制方法，能够实现均流，准确进行延时补偿，尤其适用于需要IGBT并联的电力电子设备。

本发明是通过以下技术方案来实现：

一种IGBT并联均流电路，包括全局控制模块，至少并联两个的IGBT，以及分别与IGBT一一对应设置的静态均流电路和动态均流电路；

IGBT的射极分别连接对应静态均流电路和动态均流电路的输入端；全局控制模块的输入端分别连接动态均流电路的输出端，全局控制模块的输出端分别连接静态均流电路的输入端；静态均流电路的输出端连接对应IGBT的栅极；

所述静态均流电路包括依次连接在对应IGBT射极的反馈信号生成电路、反馈与驱动参考信号比较电路、PI调节器、驱动电流放大电路以及栅极电阻；驱动电流放大电路的输出端经栅极电阻连接对应IGBT的栅极；反馈信号生成电路采用IGBT开关时辅助射极与射极之间的寄生电感上产生的电压，经过反馈信号生成电路，产生反馈信号；

所述的静态均流电路用于根据反馈信号以及全局控制模块发出的驱动参考信号调节向对应的IGBT发送的驱动信号的幅值大小；

所述的动态均流电路用于采集对应IGBT的开断时间并送入全局控制模块处理；

所述的全局控制模块用于根据采集到的每个IGBT的开断时间，得到不同IGBT开断的时间差，并根据时间差调节发送驱动参考信号的时间。

优选的，所述反馈信号生成电路由依次连接的积分电路和放大电路构成，其中积分电路输入端连接IGBT射极，放大电路输出反馈信号。

进一步，所述积分电路包括积分电路运算放大器及其外围的电阻及电容；放大电路包括放大电路运算放大器及其外围电阻；

积分电路运算放大器负输入端通过电阻R连接IGBT射极，通过电容C连接输出端，其正输入端通过电阻R₀连接参考电位；

放大电路运算放大器负输入端通过电阻R₁连接积分电路输出端，通过电阻R₂连接输出端，其正输入端通过电阻R₁₀连接参考电位。

优选的，所述反馈与驱动参考信号比较电路包括运算放大器，与反馈信号相连的电阻R_I及与驱动参考信号相连的电阻R_R，两个电阻的另一端均与运算放大器正输入端相连；

所述PI调节器包括与反馈与驱动参考信号比较电路共用的运算放大器，电阻R_C1和串联RC支路；电阻R_C1一端与运算放大器负输入端相连，另一端连参考电位；串联RC支路一端连接运算放大器负输入端，另一端连接运算放大器输出端。

优选的，所述驱动电流放大电路包括若干组由MOS或三极管功率半导体器件组成的推挽放大电路，若干组推挽放大电路并联。

优选的，所述动态均流电路包括分别设置在全局控制模块输入端和输出端的延时采集电路和数模转换器。

进一步，所述的延时采集电路包括并行的上升沿检测支路和下降沿检测支路；

上升沿检测支路包括稳压二极管，上升沿检测运算放大器及其外围电阻；上升沿检测运算放大器正输入端通过电阻R_d3连接参考电位；负输入端分别通过电阻R_d1连接IGBT射极，通过电阻R_d2连接输出端；上升沿检测运算放大器输出端连接电阻R_d5的一端，R_d5的另一端通过反向串联的两只稳压二极管连接参考电位，还连接全局控制模块；

下降沿检测支路包括一只电阻R_d4和两只稳压二极管，电阻R_d4一端连接IGBT射极，另一端通过反向串联的两只稳压二极管连接参考电位，另一端还连接全局控制模块。

优选的，所述全局控制模块采用可编程逻辑门阵列FPGA；可编程逻辑门阵列FPGA的最小延时分辨率为1ns。

一种IGBT并联均流电路的控制方法，包含以下步骤：

步骤1，根据所需集射极电流i_ce幅值确定全局控制模块发出的驱动参考信号幅值大小，将此计算出的幅值输入全局控制模块；

步骤2，在第M个开关周期，全局控制模块通过静态均流电路向N只并联的IGBT同时发送幅值等于预设值的驱动参考信号，正驱动参考信号IGBT开通，负驱动参考信号IGBT关断；其中，M为大于等于1的正整数，N为大于等于2的正整数；

步骤3，静态均流电路接收到正或负驱动参考信号，在反馈与驱动参考信号比较电路中与反馈信号比较后经过PI调节器，通过驱动电流放大电路驱动IGBT开通或关断；同一时刻，延时采集电路对IGBT的集射极电流i_ce上升或下降起始时间点进行采集，采集的数据被送入全局控制模块中；

步骤4，全局控制模块通过比较和计算第M个开关周期所有IGBT的开断时刻与驱动参考信号发出之间延时，得到不同IGBT开断延时，根据如下公式计算出每一个IGBT驱动参考信号所需补偿的开通或关断发送时间，并根据此时间，计算出在下一个开关周期中各并联IGBT驱动参考信号发送时刻；

△Ton.x＝Ton.1-Ton.x，△Toff.x＝Toff.1-Toff.x；

其中，△Ton.x或△Toff.x为各IGBT驱动参考信号所需补偿的开通或关断延时时间，Ton.x为各IGBT的开通延时，Toff.x为各IGBT的关断延时；

步骤5，全局控制模块在下一个开关周期中根据所需补偿的开通或关断延时时间△Ton.x或△Toff.x，通过数模转换器将要求幅值的驱动参考信号输入静态均流电路中，达到所有IGBT的同时开通或关断，且静态幅值相等，实现IGBT的均流。

与现有技术相比，本发明具有以下有益的技术效果：

本发明一种IGBT并联均流电路及控制方法，以全局控制和动态、静态均流控制的两级控制为核心，可以全局地检测各并联IGBT的驱动延时差异，并在下一个开关周期进行补偿控制，且输入符合要求驱动参考信号调节集射极电流幅值，从而可以实现N个并联IGBT的动静态均流。由于动静态均流电路与全局控制模块的作用，免去了人工测定及补偿延时差的成本，并保证了延时补偿的准确性；其中，IGBT并联均流电路无需缓冲电路的加入，因而不会降低IGBT的开关频率；其静态均流电路、动态均流电路以及全局控制模块均能由印刷PCB板实现，有利于实现批量化生产。

进一步的，全局控制模块采用FPGA实现，由FPGA对采集到的电压信号进行比较和计算，并最终生产延时补偿。由于FPGA的工作频率高达几百兆Hz，所以可以在几个ns的时间分辨率下调整延时，因此准确度很高。

附图说明

图1为本发明实例所述的一种IGBT并联均流电路的结构示意图。

图2为本发明实例所述的静态均流电路的示意图。

图3为本发明实例所述的反馈信号生成电路的示意图。

图4为本发明实例所述的动态均流电路以及全局控制模块的示意图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明采用IGBT集射极电流幅值闭环反馈控制，以及在第M个周期对各IGBT开通或关断延时进行采集并计算出驱动延时补偿值，在第M+1对IGBT开关延时补偿控制的方法。本发明所采用的两级控制电路可以控制IGBT导通电流幅值，并且全局的检测各并联IGBT开关延时不一致情况，利用全局控制模块进行补偿，从而可以实现IGBT的并联均流；另外，本发明所采用的均流电路无需缓冲电路的加入，因而不会降低IGBT的开关频率。

具体的，本发明一种IGBT并联均流电路，如图1所示，其包括N个并联的IGBT、与IGBT个数相同且一一对应的N套静态均流电路、N套动态均流电路以及1套全局控制模块。N为大于等于2的正整数。

IGBT的射极分别连接对应静态均流电路和动态均流电路的输入端；

全局控制模块的输入端分别连接动态均流电路的输出端，全局控制模块的输出端分别连接静态均流电路的输入端；

静态均流电路的输出端连接对应的IGBT的栅极；

所述的静态均流电路用于根据反馈信号生产电路输出的反馈信号调节以及全局控制模块发出的驱动参考信号调节向对应的IGBT发送的驱动参考信号的幅值大小；

所述的动态均流电路用于采集对应IGBT的开断时间；

所述的全局控制模块用于根据采集到的每个IGBT的开断时间，得到不同IGBT开断的时间差，并根据时间差调节发送驱动参考信号的时间。

如图2所示，静态均流电路包括依次连接在对应IGBT射极的反馈信号生成电路、反馈与驱动参考信号比较电路、PI调节器、驱动电流放大电路以及栅极电阻；驱动电流放大电路的输出端通过栅极电阻连接对应IGBT的栅极。

反馈与驱动参考信号比较电路包括运算放大器，与反馈信号相连的电阻R_I及与驱动参考信号相连的电阻R_R，两个电阻的另一端均与运算放大器正输入端相连。驱动参考信号为要求的集射极电流幅值，当反馈值达到要求值时比较电路输出为零。PI调节器包括与反馈与驱动参考信号比较电路共用的运算放大器，电阻R_C1和串联RC支路；电阻R_C1一端与运算放大器负输入端相连，另一端连参考电位；串联RC支路一端连接运算放大器负输入端，另一端连接运算放大器输出端。驱动电流放大电路包括若干组由MOS或三极管等功率半导体器件组成的推挽放大电路，若干组推挽放大电路并联后连接栅极电阻。

如图3所示，反馈信号生成电路由依次连接的积分电路与放大电路构成，其中积分电路输入端连接IGBT射极，放大电路输出反馈信号。

积分电路负输入端通过电阻R连接IGBT射极，通过电容C连接输出端，其正输入端通过电阻R₀连接参考电位；放大电路运算放大器负输入端通过电阻R₁连接积分电路输出端，通过电阻R₂连接输出端，其正输入端通过电阻R₁₀连接参考电位。

如图4所示，动态均流电路包括分别设置在全局控制模块输入端和输出端的延时采集电路和数模转换器。全局控制模块由可编程逻辑门阵列FPGA及相应的外围电路组成。FPGA的最小延时分辨率为1ns。延时采集电路包括并行的上升沿检测支路和下降沿检测支路。

具体的，如图4所示，上升沿检测支路包括稳压二极管，上升沿检测运算放大器及其外围电阻，上升沿检测运算放大器正输入端通过电阻R_d3连接参考电位，负输入端通过电阻R_d1连接IGBT射极，再通过电阻R_d2连接上升沿检测运算放大器输出端；电阻R_d5一端连接上升沿检测运算放大器输出端，另一端通过反向串联的两只稳压二极管连接参考电位，再连接全局控制模块；

下降沿检测支路包括一只电阻和两只稳压二极管，电阻R_d4一端连接IGBT射极，另一端通过反向串联的两只稳压二极管连接参考电位，再连接全局控制模块。

配合上述IGBT并联均流电路，本实施例还提供一种IGBT并联均流电路的控制方法，具体包含如下步骤：

步骤1，根据所需集射极电流i_ce幅值确定全局控制模块发出的驱动参考信号幅值大小，将此计算出的幅值输入全局控制模块；

步骤2，在第M个开关周期，全局控制模块通过静态均流电路向N只并联的IGBT同时发送幅值等于预设值的驱动参考信号，正驱动参考信号IGBT开通，负驱动参考信号IGBT关断；其中，M为大于等于1的正整数，N为大于等于2的正整数；

步骤3，静态均流电路接收到正或负驱动参考信号，在反馈与驱动参考信号比较电路中与反馈信号比较后经过PI调节器，通过驱动电流放大电路驱动IGBT开通或关断；IGBT开通或关断造成集射极电流变化，从而导致IGBT辅助射极与射极之间寄生电感产生电压，该电压经过延时采集电路使其输出从低电平跳变为高电平，其上升沿时刻被全局控制模块采入。

步骤4，全局控制模块将第M个机器周期接收到各个IGBT对应的延时采集电路输出，跳变为高电平的上升沿时刻与开通或关断驱动参考信号发送时刻作差后，得到各IGBT的开通延时Ton.1～Ton.N和关断延时Toff.1～Toff.N。开通延时和关断延时一般在几us到十几us之间。全局控制模块通过比较和计算第M个机器周期所有IGBT的采集数据，根据公式△Ton.x＝Ton.1-Ton.x，△Toff.x＝Toff.1-Toff.x计算出各IGBT驱动参考信号所需补偿的开通或关断延时时间△Ton.x或△Toff.x，该延时时间即为下一个周期FPGA向各IGBT发送开通或关断信号前所需要额外增加的延时时间，得到优化的驱动参考信号发送时刻。

步骤5，在第M+1个开关周期，全局控制模块根据优化的驱动参考信号发送时刻Tn+△Ton.x和Tf+△Toff.x，其中Tn(Tf)为第M+1个开关周期基准开通(关断)驱动参考信号发送时刻，通过数模转换器将要求幅值的驱动参考信号输入各静态均流电路中，与反馈信号比较后经过PI调节器，通过驱动电流放大器驱动各IGBT，达到所有IGBT在驱动时间优化后达到同时开通或关断，且电流幅值相等相等，从而实现IGBT的动静态均流。

最后应当说明的是：以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (9)

1.一种IGBT并联均流电路，其特征在于，包括全局控制模块，至少并联两个的IGBT，以及分别与IGBT一一对应设置的静态均流电路和动态均流电路；

IGBT的射极分别连接对应静态均流电路和动态均流电路的输入端；全局控制模块的输入端分别连接动态均流电路的输出端，全局控制模块的输出端分别连接静态均流电路的输入端；静态均流电路的输出端连接对应IGBT的栅极；

所述静态均流电路包括依次连接在对应IGBT射极的反馈信号生成电路、反馈与驱动参考信号比较电路、PI调节器、驱动电流放大电路以及栅极电阻；驱动电流放大电路的输出端经栅极电阻连接对应IGBT的栅极；反馈信号生成电路采用IGBT开关时辅助射极与射极之间的寄生电感上产生的电压，经过反馈信号生成电路，产生反馈信号；

所述的静态均流电路用于根据反馈信号以及全局控制模块发出的驱动参考信号调节向对应的IGBT发送的驱动信号的幅值大小；

所述的动态均流电路用于采集对应IGBT的开断时间并送入全局控制模块处理；

所述的全局控制模块用于根据采集到的每个IGBT的开断时间，得到不同IGBT开断的时间差，并根据时间差调节发送驱动参考信号的时间。

2.根据权利要求1所述的一种IGBT并联均流电路，其特征在于，所述反馈信号生成电路由依次连接的积分电路和放大电路构成，其中积分电路输入端连接IGBT射极，放大电路输出反馈信号。

3.根据权利要求2所述的一种IGBT并联均流电路，其特征在于，所述积分电路包括积分电路运算放大器及其外围的电阻及电容；放大电路包括放大电路运算放大器及其外围电阻；

积分电路运算放大器负输入端通过电阻R连接IGBT射极，通过电容C连接输出端，其正输入端通过电阻R₀连接参考电位；

放大电路运算放大器负输入端通过电阻R₁连接积分电路输出端，通过电阻R₂连接输出端，其正输入端通过电阻R₁₀连接参考电位。

4.根据权利要求1所述的一种IGBT并联均流电路，其特征在于，所述反馈与驱动参考信号比较电路包括运算放大器，与反馈信号相连的电阻R_I及与驱动参考信号相连的电阻R_R，两个电阻的另一端均与运算放大器正输入端相连；

所述PI调节器包括与反馈与驱动参考信号比较电路共用的运算放大器，电阻R_C1和串联RC支路；电阻R_C1一端与运算放大器负输入端相连，另一端连参考电位；串联RC支路一端连接运算放大器负输入端，另一端连接运算放大器输出端。

5.根据权利要求1所述的一种IGBT并联均流电路，其特征在于，所述驱动电流放大电路包括若干组由MOS或三极管功率半导体器件组成的推挽放大电路，若干组推挽放大电路并联。

6.根据权利要求1所述的一种IGBT并联均流电路，其特征在于，所述动态均流电路包括分别设置在全局控制模块输入端和输出端的延时采集电路和数模转换器。

7.根据权利要求6所述的一种IGBT并联均流电路，其特征在于，所述的延时采集电路包括并行的上升沿检测支路和下降沿检测支路；

上升沿检测支路包括稳压二极管，上升沿检测运算放大器及其外围电阻；上升沿检测运算放大器正输入端通过电阻R_d3连接参考电位；负输入端分别通过电阻R_d1连接IGBT射极，通过电阻R_d2连接输出端；上升沿检测运算放大器输出端连接电阻R_d5的一端，R_d5的另一端通过反向串联的两只稳压二极管连接参考电位，还连接全局控制模块；

下降沿检测支路包括一只电阻R_d4和两只稳压二极管，电阻R_d4一端连接IGBT射极，另一端通过反向串联的两只稳压二极管连接参考电位，另一端还连接全局控制模块。

8.根据权利要求1所述的一种IGBT并联均流电路，其特征在于，所述全局控制模块采用可编程逻辑门阵列FPGA；可编程逻辑门阵列FPGA的最小延时分辨率为1ns。

9.一种如权利要求6所述IGBT并联均流电路的控制方法，其特征在于，包含以下步骤：

步骤1，根据所需集射极电流i_ce幅值确定全局控制模块发出的驱动参考信号幅值大小，将此计算出的幅值输入全局控制模块；

步骤2，在第M个开关周期，全局控制模块通过静态均流电路向N只并联的IGBT同时发送幅值等于预设值的驱动参考信号，正驱动参考信号IGBT开通，负驱动参考信号IGBT关断；其中，M为大于等于1的正整数，N为大于等于2的正整数；

步骤3，静态均流电路接收到正或负驱动参考信号，在反馈与驱动参考信号比较电路中与反馈信号比较后经过PI调节器，通过驱动电流放大电路驱动IGBT开通或关断；同一时刻，延时采集电路对IGBT的集射极电流i_ce上升或下降起始时间点进行采集，采集的数据被送入全局控制模块中；

步骤4，全局控制模块通过比较和计算第M个开关周期所有IGBT的开断时刻与驱动参考信号发出之间延时，得到不同IGBT开断延时，根据如下公式计算出每一个IGBT驱动参考信号所需补偿的开通或关断发送时间，并根据此时间，计算出在下一个开关周期中各并联IGBT驱动参考信号发送时刻；

△Ton.x＝Ton.1-Ton.x，△Toff.x＝Toff.1-Toff.x；

其中，△Ton.x或△Toff.x为各IGBT驱动参考信号所需补偿的开通或关断延时时间，Ton.x为各IGBT的开通延时，Toff.x为各IGBT的关断延时；

步骤5，全局控制模块在下一个开关周期中根据所需补偿的开通或关断延时时间△Ton.x或△Toff.x，通过数模转换器将要求幅值的驱动参考信号输入静态均流电路中，达到所有IGBT的同时开通或关断，且静态幅值相等，实现IGBT的均流。