CN117156911A - 显示屏及其制备方法 - Google Patents
显示屏及其制备方法 Download PDFInfo
- Publication number
- CN117156911A CN117156911A CN202311120469.4A CN202311120469A CN117156911A CN 117156911 A CN117156911 A CN 117156911A CN 202311120469 A CN202311120469 A CN 202311120469A CN 117156911 A CN117156911 A CN 117156911A
- Authority
- CN
- China
- Prior art keywords
- pixel
- layer
- driving substrate
- cathode
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 238000000034 method Methods 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 28
- 238000004806 packaging method and process Methods 0.000 claims description 28
- 238000005538 encapsulation Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 239000003086 colorant Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 170
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供一种显示屏及其制备方法。其中,显示屏包括:显示屏包括:驱动基板;像素界定层,设置于驱动基板的一侧,像素界定层包括多个间隔设置的像素开口;阴极走线层,设置于像素界定层背离驱动基板的一侧,并暴露出像素开口;多个间隔设置的子像素,每个子像素设置于对应的像素开口中;每个子像素包括:发光件,发光件设置于对应的像素开口内;阴极单元,阴极单元设置在发光件背离驱动基板的一侧上,阴极单元覆盖像素开口的侧壁,并延伸至像素开口外与阴极走线层连接;阴极走线层在驱动基板上的投影与发光件在驱动基板上的投影不交叠。通过上述方式,能有效地提升显示屏的均一性。
Description
技术领域
本申请涉及显示装置技术领域,特别涉及一种显示屏及其制备方法。
背景技术
有机发光显示屏(OrganicLight--EmittingDisplay,OLED)作为新一代显示屏,有着相比液晶显示屏(Liquid Crystal Display,LCD)等显示屏更好的特点,如自发光而不需要背光,也可以实现柔性显示等,在对比度及响应时间等方面也有优势。然而现有的OLED显示屏由于各个发光件之间的阻抗差异较大,导致发光件的发光差异较大,从而使得OLED显示屏的均一性较差。
发明内容
本申请提供一种显示屏及其制备方法,能够提升显示屏的均一性。
为了解决上述技术问题,本申请采用的技术方案是:提供一种显示屏,所述显示屏包括:驱动基板;像素界定层,设置于所述驱动基板的一侧,所述像素界定层包括多个间隔设置的像素开口;阴极走线层,设置于所述像素界定层背离所述驱动基板的一侧,并暴露出所述像素开口;多个间隔设置的子像素,每个所述子像素所述设置于对应的所述像素开口中;每个所述子像素包括:发光件,所述发光件设置于对应的所述像素开口内;阴极单元,所述阴极单元设置在所述发光件背离所述驱动基板的一侧上,所述阴极单元覆盖所述像素开口的侧壁,并延伸至所述像素开口外与所述阴极走线层连接;所述阴极走线层在所述驱动基板上的投影与所述发光件在所述驱动基板上的投影不交叠。
为了解决上述技术问题,本申请采用的另一种技术方案是:提供一种显示屏的制备方法,所述制备方法包括:在驱动基板上形成像素界定层;图案化所述像素界定层形成多个间隔设置的像素开口;在所述像素界定层上形成阴极走线层,所述阴极走线层暴露所述像素开口;在所述像素开口中依次制备具有不同发光颜色的子像素;所述子像素制备包括:在所述像素开口内形成发光件;在所述发光件背离所述驱动基板的一侧形成覆盖所述像素开口的侧壁的阴极单元,所述阴极单元延伸至所述像素开口外与所述阴极走线层连接;所述阴极走线层在所述驱动基板上的投影与所述发光件在所述驱动基板上的投影间隔设置。
本申请实施例的有益效果是:本申请的显示屏包括阴极走线层,每个子像素中的阴极单元均与阴极走线层电连接,可以减小传输电阻,从而减小阴极单元之间的阻抗差异,最终提高显示屏的均一性。
附图说明
图1是本申请显示屏一实施例的结构示意图;
图2是本申请显示屏另一实施例的结构示意图;
图3是本申请显示屏的制备方法一实施例的步骤流程示意图;
图4是本申请显示屏的制备方法一实施例的制备过程图;
图5是图4的后续过程图;
图6是本申请显示屏的制备方法另一实施例的制备过程图;
图7是图6的后续过程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
参阅图1,在本申请一实施方式中,显示屏10包括驱动基板100、像素界定层200、阴极走线层300及多个间隔设置的子像素400。
像素界定层200设置于驱动基板100的一侧,像素界定层200包括多个间隔设置的像素开口210;阴极走线层300设置于像素界定层200背离驱动基板100的一侧上并暴露出像素开口210。每个子像素400设置于对应的像素开口210中,即每个像素开口210中均设置有对应的子像素400。
其中,每个子像素400包括:阴极单元410以及发光件420。
发光件420设置于对应的像素开口210内,以及阴极单元410设置在发光件420背离驱动基板100的一侧上,同时阴极单元410覆盖像素开口210的侧壁,并延伸至像素开口210外与阴极走线层300连接。并且,阴极走线层300在驱动基板100上的投影与发光件420在驱动基板100上的投影不交叠。
具体地,在本实施例中,本申请的显示屏10可以为OLED显示屏,也可以是其他类型的显示屏,在此不做限制,其中,发光件420为用于发光的元件。驱动基板100为用于驱动控制显示屏10实现显示功能的部件,像素界定层200为用于界定不同的子像素400,防止不同子像素400之间发射的光线相互干扰,影响显示屏10的显示性能。阴极单元410设置于发光件420背离驱动背板110一侧,并与阴极走线层300连接,并且发光件420电连接至驱动基板100,其中,阴极单元410通过阴极走线层300与发光件420阵列区外部的电源走线相连,从而使得显示屏10在驱动基板100的驱动下实现对应的显示功能。
其中,阴极走线层300在驱动基板100上的投影与发光件420在驱动基板100上的投影不交叠,通过该设置方式,使得阴极走线层300不与发光件420直接接触。
其中,本申请对子像素400的发光颜色不做限制,其可以发红光,也可以发绿光,还可以发蓝光等,继续参阅图1,在一实施方式中,多个子像素400包括红色子像素41、绿色子像素42及蓝色子像素43。
同时在本实施方式中,阴极走线层300还与显示屏10中的VSS走线电连接。多个发光件420呈阵列排布在显示屏10中形成阵列区,VSS走线分布在阵列区的外侧,实现阴极走线层向阴极单元410传输VSS信号。
区别于现有技术,本申请设置每个子像素400中的阴极单元410均与阴极走线层300电连接,可以减小传输电阻,从而减小阴极单元410之间的阻抗差异,最终提高显示屏10的均一性。
可选地,阴极走线层300为网状结构层。具体地,在本实施例中,阴极走线层300为网状结构,使得阴极走线层300的阻抗相对较小,从而减少各个阴极单元410之间的电压差异,从而进一步的提升显示屏10的均一性。
继续参阅图1,阴极单元410包括设置在发光件420背离驱动基板100一侧的第一侧壁及从第一侧壁沿像素开口210的内壁延伸至阴极走线层300背离驱动基板100一侧上的第二侧壁。
具体地,在本实施例中,像素开口210的截面形状为梯形,像素开口210靠近驱动基板100的一侧较窄,远离驱动基板100的一侧较宽。其中,阴极走线层300与第一侧壁接触的侧壁与像素开口210的侧壁(其中,像素开口210的侧壁指的是,与其开口端面及其底端相交的内壁)共面,并且,第一侧壁与阴极走线层300接触的部分侧壁也与像素开口210的侧壁共面设置,通过该设置方式,有效的增加了阴极单元410与阴极走线层300的接触面,从而可尽可能的减少第二侧壁的空间尺寸,使得在不影响显示屏10的PPI情况下,有效的提升阴极单元410与阴极走线层300的接触面积,从而确保阴极单元410与阴极走线层300之间的连接稳定性。
可选地,如图1所示,子像素400还包括阳极单元430,阳极单元430至少部分设置于像素开口210内,且阳极单元430位于发光件420靠近驱动基板100的一侧,阳极单元430与驱动基板100和发光件420电连接。具体地,阳极单元430可以全部位于像素开口210内,也可以部分位于像素开口210内,在此不做限制。
其中在图1实施方式中,像素界定层200在驱动基板100上的正投影与阳极单元430在驱动基板100上的正投影部分交叠,基于此,制作阳极单元430的工序位于制作像素界定层200之前,从而能使得像素界定层200与阳极单元430背离驱动基板100一侧的部分侧壁抵接,进而能有效地防止阳极单元430脱落,从而有效地提升每个子像素400与驱动基板100的连接稳定性,进而有效地提升显示屏10的稳定性。
如图2所示,图2是本申请显示屏另一实施例的结构示意图。区别于图1实施例,在本实施例中,像素界定层200在驱动基板100上的正投影位于阳极单元430在驱动基板100上正投影的外围,像素界定层200在驱动基板100上的正投影与阳极单元430在驱动基板100上正投影不重叠。基于此,制作阳极单元430的工序位于制作像素界定层200之后,具体地,在本实施例中的阴极走线层300采用与阳极单元430相同的材料,在像素界定层200上开设好对应的像素开口210后,采用整面蒸镀的工艺将阴极走线层300的材料蒸镀于像素界定层200背离驱动基板100的一侧,紧接着,去除像素开口210的侧壁上的阴极走线层300材料,保留暴露于像素开口210外的材料作为阴极走线层300,保留像素开口210底壁处的材料作为阳极单元430,通过该设置方式,可有效的减少显示屏10的制作工艺步骤,进而提升显示屏10的制作效率。
可选地,阴极走线层300与驱动基板100中的至少一个金属层连接。具体地,在本实施例中,阴极走线层300还与驱动基板100中的金属层连接,通过该方式,使得金属层与阴极走线层300形成并联关系,从而进一步减少外部电源走线与阴极单元410之间的阻抗,从而有效的提升发光件420的发光性能,进而有效的提升显示屏10的显示性能。
其中,阴极走线层300可以与驱动基板100中的一个金属层连接,也可以与驱动基板100中的多个金属层连接,在此不做限制。
当然在其他实施方式中,阴极走线层300也可以不与驱动基板100中的任何一个金属层连接。
继续参阅图1,子像素400还包括封装单元500,相邻子像素400的封装单元500间隔设置,封装单元500与阴极单元410密封连接,并在阴极走线层300上延伸预设封装距离。
具体地,通过工艺步骤完成每个子像素400的阳极单元430、发光件420及阴极单元410的布置后,再通过对应的工艺步骤分别在每个子像素400的阴极单元410背离驱动基板100一侧且暴露出像素开口210的侧壁覆盖一层封装单元500,其中,每个封装单元500在阴极走线层300上延伸预设封装距离,并与相邻的封装单元500保持间隔设置,基于此,在制备时能将每个子像素400进行独立封装,以防止每个子像素400的单元在显示屏10的后续制作工序中出现损坏或相互搭线的情况,从而有效地提升显示屏10的良品率。
继续参阅图1,显示屏10还包括薄膜封装层600,薄膜封装层600设置于阴极单元410背离驱动基板100的一侧,且薄膜封装层600的一侧与阴极单元410背离驱动基板100的一侧及阴极走线层300背离驱动基板100的一侧密封连接,薄膜封装层600用于将发光件420及阴极单元410密封。例如,在本实施例中,每个子像素400的阴极单元通过上述方式采用封装单元500独立封装后,再采用薄膜封装层600对所有的子像素400进行整体封装,通过该方式,薄膜封装层600将阴极单元410密封的同时,还能防止水雾的沿阴极单元410与阴极走线层300的连接处进入并侵蚀发光件420。
其中,在本实施例中,薄膜封装层600与封装单元500采用相同的封装材料,在其他实施例中,薄膜封装层600与封装单元500也可根据实际情况采用不同的封装材料。
在本实施例中,阴极走线层300可以为低阻率的金属膜层,通过该设置方式,可有效的减少外部电源走线与阴极单元410之间的阻抗,从而有效的提升发光件420的发光性能,进而有效的提升显示屏10的显示性能。
下面结合图1、图3至图5,介绍本申请显示屏的制备方法,该制备方法包括:
步骤S100:在驱动基板100上形成像素界定层200。
步骤S200:图案化像素界定层200形成多个间隔设置的像素开口210。
具体地,采用图案化制程在像素界定层200上形成多个间隔设置的像素开口210。
步骤S300:在像素界定层200上形成阴极走线层300,阴极走线层300暴露像素开口210。
具体地,阴极走线层300设置在像素界定层200背离驱动基板100的一侧,并且阴极走线层300在驱动基板100上的投影的边缘与像素开口210在驱动基板100的上的投影的边缘相接,且阴极走线层300在驱动基板100上的投影与像素开口210在驱动基板100上的投影不重合。
步骤S400:在像素开口210中依次制备具有不同发光颜色的子像素400。
具体地,多个子像素400依次制备,例如先制备红色子像素41,然后绿色子像素42,接着再制备蓝色子像素42。
其中,子像素400的制备过程包括:
S410:在像素开口210内形成覆盖发光件420。
S420:在发光件420背离驱动基板100的一侧形成覆盖像素开口210的侧壁的阴极单元410,其中,阴极单元410延伸至像素开口210外与阴极走线层300连接,阴极走线层300在驱动基板100上的投影与发光件420在驱动基板100上的投影间隔设置。
具体地,先制备发光件420,然后再制备阴极单元410。其中,具有同一发光颜色的子像素400同时制备,以减少制备成本,如:同时制备所有红色子像素的发光件420,再制备所有红色子像素的阴极单元410,再进行所有绿色子像素发光件420和阴极单元410的制备。
参阅图4以及图5,在一实施方式中,形成发光件420的步骤,包括:
(a)采用整面蒸镀工艺在阴极走线层300上形成覆盖所有像素开口210的发光层402。
具体地,采用整面蒸镀工艺形成发光层402,此时发光层402在驱动基板100上的正投影覆盖整个驱动基板100。
(b)采用灰化工艺去除目标像素开口210外的发光层402,并去除目标像素开口210内的部分发光层402,目标像素开口210内剩余发光层402形成发光件420,其中,发光件420在驱动基板100上的正投影与阴极走线层300在驱动基板100上的正投影间隔设置。
具体地,以制备红色子像素41为目标子像素为例介绍发光件420的制备过程:此时上述步骤a中形成的发光层402为红色发光层,而后步骤b中采用激光对发光层402进行灰化处理,只保留红色像素开口210中的发光层402,得到发光件402,且此时发光件420在驱动基板100上的正投影与阴极走线层300在驱动基板100上的正投影间隔设置。
继续参阅图4以及图5,在一实施方式中,形成阴极单元410的步骤,包括:
(c)采用整面蒸镀工艺在阴极走线层300上形成覆盖所有像素开口210和目标发光件420的阴极层401。
具体地,以制备发红光的子像素400为例介绍阴极单元410的制备过程:在形成红色子像素41中的发光件420之后,采用整面蒸镀工艺形成阴极层401,此时阴极层401在驱动基板100上的正投影覆盖驱动基板100。
(d)采用灰化工艺去除目标像素开口210外的阴极层401,剩余阴极层401形成阴极单元410,阴极单元410覆盖目标发光件,并延伸至目标像素开口210外的阴极走线层300上。
具体地,在通过整面蒸镀工艺形成阴极层401之后,采用激光将其他区域的阴极层401进行灰化,只保留作为目标像素开口的红色像素开口210处的阴极层401,得到红色子像素41中的阴极单元410,为保证阴极单元410能够顺利接收阴极走线层300的信号,需要保留部分位于目标像素开口210外的阴极层410,此时该阴极单元410还延伸至红色像素开口210外的阴极走线层300上。
继续参阅图4以及图5,在一实施方式中,子像素400的制备还包括:
(e)在阴极走线层300上形成覆盖阴极单元410的子像素封装层501。
具体地,子像素封装层501的材料可以是无机材料,也可以是有机材料,也可以既包括无机材料,也包括有机材料,在此不做限制。
其中可以采用整面蒸镀工艺在阴极走线层300上形成子像素封装层501。
(f)去除其他未覆盖阴极单元410的子像素封装层501,剩余子像素封装层501形成封装单元500,其中,封装单元500与阴极单元410密封连接,并在阴极走线层300上延伸预设封装距离。
具体地,依旧以制备发红光的子像素400为目标子像素介绍封装单元500的制备过程:图案化子像素封装层501,得到封装单元500,其中在制备红色子像素41时,只保留红色子像素41处的子像素封装层501,得到与红色子像素41对应的封装单元500。
以此类推,后续在制备绿色子像素42时,只保留绿色子像素42处的子像素封装层501,得到与绿色子像素42对应的封装单元500;后续在制备蓝色子像素43时,只保留蓝色子像素43处的子像素封装层501,得到与蓝色子像素43对应的封装单元500。
其中,相邻子像素400的封装单元500隔设置,同时封装单元500在阴极走线层300上延伸预设封装距离,以保证封装效果。
其中,在得到红色子像素41后,重复上述过程,依次得到绿色子像素42、蓝色子像素43等其他子像素。
从上述内容可以看出,采用本申请中的制备方法,在形成发光件420以及阴极单元410时无需采用特殊模具,例如,精细金属掩模板(finemetal mask,FMM)等,从而无需考虑特殊膜具制作成本等,进而有效的减少显示屏的制作成本,并且,通过该方式可突破采用特殊膜具制作显示屏的PPI极限,能进一步的提升显示屏的PPI。
继续参阅图4以及图5,在制备出各个子像素400之后,还可以通过整面蒸镀工艺形成薄膜封装层600,其中薄膜封装层600可以是单层结构,也可以是多层叠层结构,在此不做限制。
继续参阅图4以及图5,在一实施方式中,在驱动基板100上形成像素界定层200之前,在驱动基板100上形成多个间隔设置的阳极单元430,像素开口210与阳极单元430对应设置,即阳极单元430形成于像素界定层200之前,此时在驱动基板100上形成多个间隔设置的阳极单元430的具体过程包括:
S101:在像素界定层200形成前,在驱动基板100上形成阳极层(图未示)。
S102:图案化阳极层形成多个间隔设置的阳极单元430。
S103:在阳极单元430和驱动基板100上形成像素界定层200。
S104:图案化像素界定层200,形成与阳极单元430对应设置的多个像素开口210。
其中,像素开口210在驱动基板100上的正投影与阳极单元430在驱动基板100上的正投影重叠,且阳极单元430在驱动基板100上的正投影面积大于像素开口210在驱动基板100上的正投影面积,且阳极单元430与驱动基板100电连接。
具体地,在该实施方式中,先在驱动基板100上形成多个间隔设置的阳极单元430,阳极单元430与驱动基板100通过过孔连接,接着在多个阳极单元430背离驱动基板100一侧采用整面蒸镀工艺形成像素界定层200,并对像素界定层200进行图案化,以裸露每个阳极单元430的至少部分,得到与阳极单元430一一对应的像素开口210。
在该实施方式中,像素界定层200在驱动基板100上的正投影与阳极单元430在驱动基板100上的正投影部分交叠,也就是说,阳极单元430有部分区域被像素界定层200所覆盖。
参阅图6以及图7,与图4和图5实施方式不同的是,此时在像素界定层200上形成阴极走线层300,同时在像素开口210内形成阳极单元430,即阴极走线层300与阳极单元430同步形成,此时在像素开口210内形成阳极单元430的过程包括:
S201:图案化像素界定层200形成多个间隔设置的像素开口210。
S202:在像素界定层200上形成金属层(图未示),金属层覆盖像素界定层200表面,且金属层覆盖像素开口210的底壁和侧壁。
具体地,在对像素界定层200进行图案化之后,采用整面蒸镀工艺在像素界定层200背离驱动基板100一侧形成金属层,此时因为没有任何遮挡,金属层覆盖像素界定层200表面、像素开口210的底壁以及侧壁,也就是说像素界定层200在驱动基板100上的正投影覆盖驱动基板200。
其中,金属层的材料可以是任何导电材料,在此不做限制。
S203:去除像素开口210侧壁的金属层。
S204:剩余位于像素开口210底壁的金属层形成阳极单元430。
S205:剩余位于像素界定层200上的金属层形成阴极走线层300。
具体地,在采用整面蒸镀工艺在像素界定层200背离驱动基板100一侧形成金属层后,采用灰化工艺对金属层进行灰化,保留蒸镀在像素开口210底壁的金属层作为阳极单元430,以及保留暴露在像素开口210以外的金属层作为阴极走线层300,也就是说,此时阳极单元430与阴极走线层300的材料相同,两者在同一制程中制备形成,能够有效地减少制作工艺步骤,进而提升制作效率。
且可以理解的是,在该实施方式中,在制备像素开口210后,继续在像素开口210暴露出的驱动基板100上制备阳极连接孔,阳极连接孔会暴露出驱动基板100上与晶体管相连接的连接结构,金属层覆盖像素开口210的底壁时,会填充阳极连接孔并与连接结构接触,实现驱动基板100与阳极单元430的电连接。此时像素界定层200在驱动基板100上的正投影位于阳极单元430在驱动基板100上正投影的外围。
其中,采用本申请的制备方法制备的显示屏与上述任一项实施方式中的显示屏100结构相同,具体可参见上述相关内容,在此不再赘述。
值得注意的是,在本文附图仅是为了展示本申请发明产品的结构关系以及连接关系,并不因此限定本申请发明产品的具体结构尺寸。
另外本申请还包括一种电子设备,该电子设备包括上述任一项实施方式中的显示屏10,显示屏10的结构具体可参见上述相关内容,在此不再赘述,其中,电子设备可以是手机、电脑等设备,在此不做限制。
以上仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种显示屏,其特征在于,包括:
驱动基板;
像素界定层,设置于所述驱动基板的一侧,所述像素界定层包括多个间隔设置的像素开口;
阴极走线层,设置于所述像素界定层背离所述驱动基板的一侧,并暴露出所述像素开口;
多个间隔设置的子像素,每个所述子像素所述设置于对应的所述像素开口中;
每个所述子像素包括:
发光件,所述发光件设置于对应的所述像素开口内;
阴极单元,所述阴极单元设置在所述发光件背离所述驱动基板的一侧上,所述阴极单元覆盖所述像素开口的侧壁,并延伸至所述像素开口外与所述阴极走线层连接;
所述阴极走线层在所述驱动基板上的投影与所述发光件在所述驱动基板上的投影不交叠。
2.根据权利要求1所述的显示屏,其特征在于,所述阴极走线层为网状结构层。
3.根据权利要求1所述的显示屏,其特征在于,所述阴极单元包括设置在所述发光件背离所述驱动基板一侧的第一侧壁及从所述第一侧壁沿所述像素开口的内壁延伸至所述阴极走线层背离所述驱动基板一侧上的第二侧壁;
优选地,所述子像素包括阳极单元,所述阳极单元至少部分设置于所述像素开口内,且所述阳极单元位于所述发光件靠近所述驱动基板的一侧,所述阳极单元与所述驱动基板和所述发光件电连接,其中,
所述像素界定层在所述驱动基板上的正投影位于所述阳极单元在所述驱动基板上正投影的外围;
或者,所述像素界定层在所述驱动基板上的正投影与所述阳极单元在所述驱动基板上的正投影部分交叠。
4.根据权利要求1所述的显示屏,其特征在于,所述阴极走线层与所述驱动基板中的至少一个金属层连接。
5.根据权利要求1所述的显示屏,其特征在于,还包括:
薄膜封装层,与所述子像素背离所述驱动基板的一侧及所述阴极走线层背离所述驱动基板的一侧密封连接;
优选地,所述子像素还包括封装单元,相邻所述子像素的封装单元间隔设置,所述封装单元与所述阴极单元密封连接,并在所述阴极走线层上延伸预设封装距离。
6.一种显示屏的制备方法,其特征在于,所述制备方法包括:
在驱动基板上形成像素界定层;
图案化所述像素界定层形成多个间隔设置的像素开口;
在所述像素界定层上形成阴极走线层,所述阴极走线层暴露所述像素开口;
在所述像素开口中依次制备具有不同发光颜色的子像素;
所述子像素制备包括:
在所述像素开口内形成发光件;
在所述发光件背离所述驱动基板的一侧形成覆盖所述像素开口的侧壁的阴极单元,所述阴极单元延伸至所述像素开口外与所述阴极走线层连接;
所述阴极走线层在所述驱动基板上的投影与所述发光件在所述驱动基板上的投影间隔设置。
7.根据权利要求6所述的制备方法,其特征在于,
在所述像素开口内形成发光件包括:
采用整面蒸镀工艺在所述阴极走线层上形成覆盖所有所述像素开口的发光层;
采用灰化工艺去除目标像素开口外的发光层,并去除所述目标像素开口内的部分发光层,所述目标像素开口内剩余发光层形成发光件;
所述发光件在驱动基板上的正投影与所述阴极走线层在所述驱动基板上的正投影间隔设置。
8.根据权利要求6所述的制备方法,其特征在于,
在所述发光件背离所述驱动基板的一侧形成覆盖所述像素开口的侧壁的阴极单元包括:
采用整面蒸镀工艺在所述阴极走线层上形成覆盖所有所述像素开口和目标发光件的阴极层;
采用灰化工艺去除目标像素开口外的阴极层,剩余阴极层形成阴极单元,所述阴极单元覆盖所述目标发光件,并延伸至所述目标像素开口外的阴极走线层上。
9.根据权利要求6所述的制备方法,其特征在于,
所述子像素制备还包括:
在所述阴极走线层上形成覆盖所述阴极单元的子像素封装层;
去除其他未覆盖所述阴极单元的子像素封装层,剩余所述子像素封装层形成封装单元;
所述封装单元与所述阴极单元密封连接,并在所述阴极走线层上延伸预设封装距离;
优选地,相邻所述子像素的封装单元间隔设置;
优选地,所述制备方法还包括:
在所述子像素和所述阴极走线层的表面形成薄膜封装层。
10.根据权利要求6所述的制备方法,其特征在于,
所述制备方法还包括:
在所述像素界定层上形成阴极走线层,同时在所述像素开口内形成阳极单元;
所述在所述像素开口内形成所述阳极单元包括:
图案化所述像素界定层形成多个间隔设置的像素开口;
在所述像素界定层上形成金属层,所述金属层覆盖所述像素界定层表面,且所述金属层覆盖所述像素开口的底壁和侧壁;
去除所述像素开口侧壁的金属层;
剩余位于所述像素开口底壁的所述金属层形成所述阳极单元;
剩余位于所述像素界定层上的所述金属层形成所述阴极走线层;或
在驱动基板上形成像素界定层之前,在所述驱动基板上形成多个间隔设置的阳极单元,所述像素开口与所述阳极单元对应设置;
其中,所述在所述驱动基板上形成多个间隔设置的阳极单元,包括:
在所述像素界定层形成前,在所述驱动基板上形成阳极层;
图案化所述阳极层形成多个间隔设置的阳极单元;
在所述阳极单元和所述驱动基板上形成所述像素界定层;
图案化所述像素界定层,形成与所述阳极单元对应设置的多个所述像素开口;
所述像素开口在所述驱动基板上的正投影与所述阳极单元在所述驱动基板上的正投影重叠,且所述阳极单元在所述驱动基板上的正投影面积大于所述像素开口在所述驱动基板上的正投影面积;
所述阳极单元与所述驱动基板电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311120469.4A CN117156911A (zh) | 2023-08-31 | 2023-08-31 | 显示屏及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311120469.4A CN117156911A (zh) | 2023-08-31 | 2023-08-31 | 显示屏及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117156911A true CN117156911A (zh) | 2023-12-01 |
Family
ID=88905640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311120469.4A Pending CN117156911A (zh) | 2023-08-31 | 2023-08-31 | 显示屏及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117156911A (zh) |
-
2023
- 2023-08-31 CN CN202311120469.4A patent/CN117156911A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3694010B1 (en) | Electroluminescence display substrate and preparation method therefor, display panel, and display device | |
CN109346505B (zh) | 一种有机发光显示面板、其制备方法及显示装置 | |
KR20180025054A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
GB2464804A (en) | A dual panel type organic electroluminescent display | |
EP1826738A1 (en) | Display device and display device manufacturing method | |
KR101166838B1 (ko) | 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법 | |
US20200135838A1 (en) | Organic light-emitting display device | |
JP2006114910A (ja) | 有機電界発光素子およびその製造方法 | |
KR20050068794A (ko) | 유기전계 발광소자와 그 제조방법 | |
CN113299855B (zh) | 显示装置、显示面板及其制造方法 | |
JP2023518623A (ja) | 表示装置、表示パネル及びその製造方法 | |
CN111162095A (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
CN110867526B (zh) | 显示基板及其制备方法、显示装置 | |
CN109599430B (zh) | Oled基板及其制备方法、oled显示装置 | |
KR20180003965A (ko) | 유기발광 표시장치 및 그 제조방법 | |
CN108321305B (zh) | 一种oled显示面板及显示装置 | |
KR20120073704A (ko) | 유기전계발광소자 및 그 제조방법 | |
CN116583155B (zh) | 显示面板 | |
WO2020233485A1 (zh) | 发光器件及其制造方法、掩膜板、显示装置 | |
CN218998737U (zh) | 显示基板、显示面板和显示装置 | |
CN112151694A (zh) | 显示面板及其制作方法 | |
CN111933825A (zh) | 显示面板及其制备方法 | |
CN115132941B (zh) | 显示面板的制备方法及显示面板 | |
CN111370597A (zh) | 显示基板及其制作方法、显示装置 | |
JP2007265859A (ja) | 有機el表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |