CN117155410A - 一种编码、译码方法及装置 - Google Patents

一种编码、译码方法及装置 Download PDF

Info

Publication number
CN117155410A
CN117155410A CN202210564600.5A CN202210564600A CN117155410A CN 117155410 A CN117155410 A CN 117155410A CN 202210564600 A CN202210564600 A CN 202210564600A CN 117155410 A CN117155410 A CN 117155410A
Authority
CN
China
Prior art keywords
bits
bit sequence
bit
frozen
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210564600.5A
Other languages
English (en)
Inventor
王献斌
张华滋
秦康剑
童佳杰
李榕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210564600.5A priority Critical patent/CN117155410A/zh
Priority to PCT/CN2023/091493 priority patent/WO2023226690A1/zh
Publication of CN117155410A publication Critical patent/CN117155410A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请涉及通信技术领域，公开了一种编码、译码方法及装置，能够基于系统极化码，实现联合信源信道编码，并且通过引入比特位映射，能够降低编码复杂度，提高编码灵活性。该方法包括：根据目标码长E，对信息比特序列进行极化编码，确定编码比特序列，其中极化编码包括与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在子集C、MB中存在子集D，C与D比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定；对编码比特序列进行速率匹配，得到目标编码比特序列。

Description

一种编码、译码方法及装置
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种编码、译码方法及装置。
背景技术
第五代(5th generation，5G)移动通信系统中，最典型的三个通信场景包括增强移动宽带(enhanced mobile broadband，eMBB)、海量机器类通信(massive machine typeof communication，mMTC)和超可靠低延迟通信(ultra reliable low latencycommunication，URLLC)。信道编码作为基本的无线接入技术，是满足5G通信需求的重要研究对象之一。极化码(polar code)在5G标准中被选作控制编码方案。极化码也可以称为polar码，是第一种、也是已知的唯一一种能够被严格证明“达到”香农信道容量的信道编码方案。在不同码长下，尤其对于有限码，polar码的性能远优于Turbo码和低密度奇偶校验码(low density parity check，LDPC)码。另外，polar码在编译码方面具有较低的计算复杂度。这些优点让polar码在5G中具有很大的发展和应用前景。
系统polar码是指信息比特直接承载在码字侧的系统比特位的polar码，相对于非系统polar码，系统polar码具有比特出错概率(bit error ratio，BER)性能更好、更方便与其它码级联等优点。因此，如何基于系统polar码实现联合信源信道编码(joint source-channel coding，JSCC)，使得联合信源信道编码也具有系统polar码的优点是一个值得思考的问题。另外，现有系统polar码在编码时，由于系统比特位与冻结比特位之间的位置关系存在相互耦合，编码过程要求串行执行，或者多次并行执行非系统polar码编码过程，存在编码复杂度高、灵活性不足的问题，也是一个需要解决的问题。
发明内容
本申请实施例提供一种编码、译码方法及装置，能够基于系统极化码，实现联合信源信道编码，并且通过引入比特位映射，能够解耦系统极化码的系统比特位和冻结比特位，带来更大的编码设计空间，降低编码的复杂度，提高编码的灵活性。
第一方面，本申请实施例提供一种编码方法，该方法包括：获取信息比特序列，信息比特序列的长度为K；根据目标码长E或码率R，对信息比特序列进行极化编码，确定编码比特序列，其中进行极化编码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，编码比特序列的长度为N，R等于K/E；对编码比特序列进行速率匹配，得到目标编码比特序列，目标编码比特序列的长度为E，目标编码比特序列中的比特位的集合是MA的子集。
上述编码方法，可以由编码设备，如网络设备或终端设备等执行，也可以由编码设备的部件(例如处理器、芯片、或芯片系统等)执行，还可以由能实现全部或部分编码设备功能的逻辑模块或软件实现。
另外，需要理解的是，对于系统极化码，系统比特位可用于承载信息比特序列，系统比特位和冻结比特位的总数量等于系统极化码的码长N，因此在本申请实施例中，A中包括K个系统比特位、B中包括N-K个冻结比特位，MA中包括N-K个非系统比特位、MB中包括K个非冻结比特位。
采用上述方法，可以按照系统极化码的方式进行编码与译码，并且针对联合信源信道编码具有特殊先验分布信源的场景，可以将对应MA中部分或全部非系统比特位的值作为输出，这样既保留系统极化码的优点，又能适配不同的信源先验分布，提升传输效率。并且通过引入C中的冻结比特位与D中的非冻结比特位相互映射的关系(比如C中的冻结比特位的值与D中比特位的值一一对应相同)，编码时D中的非冻结比特位的值(即非冻结比特位所承载的比特)可以根据C中冻结比特位的值(即冻结比特位所承载的比特)来确定，译码时C中冻结比特位的值可以根据D中的非冻结比特位的值来确定，能够使得系统极化码的冻结比特位和系统比特位的比特位索引可以有重叠，解耦系统极化码的系统比特位和冻结比特位，带来更大的编码设计空间，从而降低编码的复杂度，提高编码的灵活性。
作为一种示例：在基于码长为8的系统极化码实现联合信源信道编码时，通过引入比特位索引为4的冻结比特位与比特位索引为3的非冻结比特位相互映射的关系，冻结比特位的比特位索引可以为0、1、2、4，系统比特位的比特位索引可以为4、5、6、7，在极化编码过程中比特位索引为3的非冻结比特位的值可以根据比特位索引为4的冻结比特位的值来确定，可以将N为8的系统极化码对应比特位索引0、1、2、3、4、5、6、7的编码问题，拆分成分别对应比特位索引0、1、2、3和对应比特位索引4、5、6、7的两个子编码问题，每个子编码问题均可以进行并行编码，编码复杂度与执行一次非系统极化码编码过程相当，能够降低编码复杂度，并且可以适用于多种系统比特位设置方式，能够提高编码的灵活性。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，为了保证码长N能够满足编码的需求，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，速率匹配包括缩短(shorten)和/或打孔(puncture)。其中，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
上述设计中，针对具有特殊先验分布信源的场景，重新设计了编码构造与速率匹配方式(如对第二比特位进行打孔处理)，既能够保留系统极化码的优点，又能适配不同的信源先验分布，提升传输效率。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
上述设计中，直接将N个第二比特位中除shorten比特位、puncture比特位外的后K个第二比特位作为系统比特位，可以简化编码过程，提高编码效率。
在一种可能的设计中，对信息比特序列进行极化编码，确定编码比特序列，包括：根据信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中第一极化变换子矩阵为极化变换矩阵中对应A的极化变换子矩阵；根据第一中间编码比特序列、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第二中间编码比特序列，其中第二中间编码比特序列长度等于MA包含的第二比特位的个数；根据第二中间编码比特序列、第二极化变换子矩阵、以及信息比特序列，确定编码比特序列，其中第二极化变换子矩阵为极化变换矩阵中对应MA的极化变换子矩阵。
采用上述方法，可以将码长为N的系统极化码对应比特位索引0、1、…N的编码问题，拆分成两个子编码问题，每个子编码问题进行并行编码，编码复杂度与执行一次非系统极化码编码过程相当，能够降低编码复杂度。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特对应的循环冗余校验(cyclic redundancy check，CRC)比特序列的长度和为K。
上述设计中，通过设置信息比特对应的CRC比特，可以提高译码的纠错能力，提高译码的可靠性，且实现简单。
在一种可能的设计中，第一中间编码比特序列包括第三中间编码比特序列和CRC比特序列，第三中间编码比特序列根据信息比特序列和第一极化变换子矩阵确定，CRC比特序列根据第三中间编码比特序列确定。
上述设计中，将CRC比特设置在系统极化码的待编码侧(即非码字侧)，且CRC比特与待编码侧的编码比特序列形成校验关系，有利于译码的早停。
第二方面，本申请实施例提供一种译码方法，该方法包括：获取待译码符号序列，待译码符号序列的长度为E；根据码率R或信息比特序列的长度K、系统比特位对应的对数似然比LLR，对待译码符号序列进行极化译码，确定信息比特序列，其中进行极化译码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，K等于ER。
上述译码方法，可以由译码设备，如网络设备或终端设备等执行，也可以由译码设备的部件(例如处理器、芯片、或芯片系统等)执行，还可以由能实现全部或部分译码设备功能的逻辑模块或软件实现。
另外，需要理解的是，对于系统极化码，系统比特位可用于承载信息比特序列，系统比特位和冻结比特位的总数量等于系统极化码的码长N，因此在本申请实施例中，A中包括K个系统比特位、B中包括N-K个冻结比特位，MA中包括N-K个非系统比特位、MB中包括K个非冻结比特位。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，为了保证码长N能够满足编码的需求，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
在一种可能的设计中，对待译码符号序列进行极化译码，确定信息比特序列，包括：根据待译码符号序列、系统比特位对应的LLR、极化变换矩阵、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第一中间译码比特序列；根据第一中间译码比特序列和极化变换矩阵，确定信息比特序列。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特序列对应的CRC比特序列的长度的和为K。
在一种可能的设计中，第一中间译码比特序列中包括第二中间译码比特序列和CRC比特序列，CRC比特序列用于对第二中间译码比特序列进行校验，其中，第二中间译码比特序列中的比特位索引对应A中信息比特序列的比特位索引，CRC比特序列中的比特位索引对应A中除信息比特序列的比特位索引外的比特位索引。
第三方面，本申请实施例提供一种通信装置，该通信装置可以包括：输入输出单元，用于获取信息比特序列，信息比特序列的长度为K；处理单元，用于根据目标码长E或码率R，对信息比特序列进行极化编码，确定编码比特序列，其中进行极化编码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，A中包括K个系统比特位，B中包括N-K个冻结比特位，编码比特序列的长度为N，R等于K/E；处理单元，还用于对编码比特序列进行速率匹配，得到目标编码比特序列，目标编码比特序列的长度为E，目标编码比特序列中的比特位的集合是MA的子集。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，为了保证码长N能够满足编码的需求，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，速率匹配包括shorten和/或puncture。可选地，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
在一种可能的设计中，处理单元对信息比特序列进行极化编码，确定编码比特序列时，具体用于根据信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中第一极化变换子矩阵为极化变换矩阵中对应A的极化变换子矩阵；根据第一中间编码比特序列、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第二中间编码比特序列，其中第二中间编码比特序列长度等于MA包含的第二比特位的个数；根据第二中间编码比特序列、第二极化变换子矩阵、以及信息比特序列，确定编码比特序列，其中第二极化变换子矩阵为极化变换矩阵中对应MA的极化变换子矩阵。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特对应的CRC比特序列的长度和为K。
在一种可能的设计中，第一中间编码比特序列包括第三中间编码比特序列和CRC比特序列，第三中间编码比特序列根据信息比特序列和第一极化变换子矩阵确定，CRC比特序列根据第三中间编码比特序列确定。
第四方面，本申请实施例提供一种通信装置，该通信装置可以包括：输入输出单元和处理单元，输入输出单元，用于获取待译码符号序列，待译码符号序列的长度为E；处理单元，用于根据码率R或信息比特序列的长度K、系统比特位对应的对数似然比LLR，对待译码符号序列进行极化译码，确定信息比特序列，其中进行极化译码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，A中包括K个系统比特位，B中包括N-K个冻结比特位，K等于ER。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，为了保证码长N能够满足编码的需求，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
在一种可能的设计中，处理单元对待译码符号序列进行极化译码，确定信息比特序列时，具体用于根据待译码符号序列、系统比特位对应的LLR、极化变换矩阵、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第一中间译码比特序列；根据第一中间译码比特序列和极化变换矩阵，确定信息比特序列。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特序列对应的CRC比特序列的长度的和为K。
在一种可能的设计中，第一中间译码比特序列中包括第二中间译码比特序列和CRC比特序列，CRC比特序列用于对第二中间译码比特序列进行校验，其中，第二中间译码比特序列中的比特位索引对应A中信息比特序列的比特位索引，CRC比特序列中的比特位索引对应A中除信息比特序列的比特位索引外的比特位索引。
第五方面，本申请实施例提供一种通信装置，该通信装置包括接口电路和处理器，处理器和接口电路之间相互耦合。处理器通过逻辑电路或执行代码指令用于实现上述第一方面或者第一方面的任一种可能的设计中的方法。接口电路用于接收来自该通信装置之外的其它通信装置的信号并传输至处理器或将来自处理器的信号发送给该通信装置之外的其它通信装置。可以理解的是，接口电路可以为收发器或收发机或收发信机或输入输出接口。
可选的，通信装置还可以包括存储器，用于存储处理器执行的指令或存储处理器运行指令所需要的输入数据或存储处理器运行指令后产生的数据。存储器可以是物理上独立的单元，也可以与处理器耦合，或者处理器包括该存储器。
第六方面，本申请实施例提供一种通信装置，该通信装置包括接口电路和处理器，处理器和接口电路之间相互耦合。处理器通过逻辑电路或执行代码指令用于实现上述第二方面或者第二方面的任一种可能的设计中的方法。接口电路用于接收来自该通信装置之外的其它通信装置的信号并传输至处理器或将来自处理器的信号发送给该通信装置之外的其它通信装置。可以理解的是，接口电路可以为收发器或收发机或收发信机或输入输出接口。
可选的，通信装置还可以包括存储器，用于存储处理器执行的指令或存储处理器运行指令所需要的输入数据或存储处理器运行指令后产生的数据。存储器可以是物理上独立的单元，也可以与处理器耦合，或者处理器包括该存储器。
第七方面，本申请实施例提供一种通信系统，该通信系统包括编码设备和译码设备，编码设备可以实现上述第一方面或者第一方面的任一种可能的设计中的方法，译码设备可以实现上述第二方面或者第二方面的任一种可能的设计中的方法。
第八方面，本申请实施例提供一种计算机可读存储介质，在存储介质中存储有计算机程序或指令，当计算机程序或指令被执行时，可以实现上述第一方面或者第一方面的任一种可能的设计中的方法，或实现上述第二方面或者第二方面的任一种可能的设计中的方法。
第九方面，本申请实施例还提供一种计算机程序产品，包括计算机程序或指令，当计算机程序或指令被执行时，可以实现上述第一方面或者第一方面的任一种可能的设计中的方法，或实现上述第二方面或者第二方面的任一种可能的设计中的方法。
第十方面，本申请实施例还提供一种芯片，该芯片与存储器耦合，用于读取并执行存储器中存储的程序或指令，实现上述第一方面或者第一方面的任一种可能的设计中的方法，或实现上述第二方面或者第二方面的任一种可能的设计中的方法。
上述第二方面至第十方面所能达到的技术效果请参照上述第一方面所能达到的技术效果，这里不再重复赘述。
附图说明
图1为本申请实施例提供的通信系统的架构示意图；
图2为本申请实施例提供的编译码流程示意图；
图3为本申请实施例提供的编码过程示意图；
图4为本申请实施例提供的SCL算法中的译码路径示意图；
图5为本申请实施例提供的系统极化码示意图之一；
图6为本申请实施例提供的系统极化码并行编码示意图；
图7为本申请实施例编译码方法示意图；
图8为本申请实施例提供的系统极化码示意图之二；
图9为本申请实施例提供的极化编码过程示意图之一；
图10为本申请实施例提供的极化编码过程示意图之二；
图11为本申请实施例提供的预变换系统极化码示意图；
图12为本申请实施例提供的预编码矩阵示意图；
图13为本申请实施例提供的极化编码过程示意图之三；
图14为本申请实施例提供的极化译码过程示意图；
图15为本申请实施例提供的系统极化码中校验比特承载示意图之一；
图16为本申请实施例提供的系统极化码中校验比特承载示意图之二；
图17为本申请实施例提供的系统极化码中校验比特承载示意图之三；
图18为本申请实施例提供的通信装置示意图之一；
图19为本申请实施例提供的通信装置示意图之二。
具体实施方式
本申请实施例的技术方案可以应用于各种通信系统，例如：全球移动通信系统(global system for mobile communications，GSM)、增强型数据速率GSM演进系统(enhanced data rate for GSM evolution，EDGE)、宽带码分多址系统(wideband codedivision multiple access，WCDMA)、时分同步码分多址系统(time division-synchronization code division multiple access，TD-SCDMA)、长期演进(long termevolution，LTE)系统、全球互联微波接入(worldwide interoperability for microwaveaccess，WiMAX)通信系统、第五代(5th generation，5G)移动通信系统，如新无线(newradio，NR)系统等。本申请提供的技术方案还可以应用于未来的通信系统，如第六代移动通信系统等。通信系统还可以是蓝牙(bluetooth)通信系统、无线局域网(wireless localarea network，WLAN)/无线通信技术(WiFi)通信系统、窄带物联网(narrow band internetof things，NB-IoT)通信系统等。
图1为本申请的实施例应用的一种通信系统的架构示意图。如图1所示，该通信系统包括网络设备和终端设备，其中网络设备的数量是以1个，终端设备的数量是以2个(终端设备A和终端设备B)为例。其中，网络设备为发送端时，终端设备A或终端设备B为接收端；当终端设备A或终端设备B为发送端时，网络设备为接收端。
上述的终端设备也可以称为终端、用户设备(user equipment，UE)、移动台、移动终端等。终端设备可以广泛应用于各种场景，例如，设备到设备(device-to-device，D2D)、车到一切(vehicle to everything，V2X)通信、机器类通信(machine-typecommunication，MTC)、物联网(internet of things，IoT)、虚拟现实、增强现实、工业控制、自动驾驶、远程医疗、智能电网、智能家具、智能办公、智能穿戴、智能交通、智慧城市等。终端设备可以是手机、平板电脑、带无线收发功能的电脑、可穿戴设备、车辆、无人机、直升机、飞机、轮船、机器人、机械臂、智能家居设备、车载终端、IoT终端、可穿戴设备等。本申请的实施例对终端设备所采用的具体技术和具体设备形态不做限定。
网络设备也可以称为接入网(access network，AN)设备，或无线接入网(radioaccess network，RAN)设备。可以是基站(base station)、演进型基站(evolved NodeB，eNodeB)、收发点(transmitter and receiver point，TRP)、集成接入和回传(integratedaccess and backhauling，IAB)节点、第五代(5th generation，5G)移动通信系统中的下一代基站(next generation NodeB，gNB)、第六代(6th generation，6G)移动通信系统中的基站、其他未来移动通信系统中的基站或WiFi系统中的接入节点、家庭基站(例如，homeevolved nodeB，或home node B，HNB)、无线保真(wireless fidelity，WIFI)系统中的接入点(access point，AP)、无线中继节点、无线回传节点等。也可以是完成基站部分功能的模块或单元，例如，可以是集中式单元(central unit，CU)，也可以是分布式单元(distributed unit，DU)。这里的CU完成基站的无线资源控制协议和分组数据汇聚层协议(packet data convergence protocol，PDCP)的功能，还可以完成业务数据适配协议(service data adaptation protocol，SDAP)的功能；DU完成基站的无线链路控制层和介质访问控制(medium access control，MAC)层的功能，还可以完成部分物理层或全部物理层的功能，有关上述各个协议层的具体描述，可以参考第三代合作伙伴计划(3rdgeneration partnership project，3GPP)的相关技术规范。网络设备还可以是非地面(non-terrestrial)基站，如低地球轨道(low earth orbit，LEO)/极低地球轨道(very lowearth orbit，VLEO)卫星、高空平台站(high-attitude platform station，HAPS)，还可以是V2X、D2D和机器到机器(machine to machine，M2M)通信中承担网络设备功能的终端等。
在本申请的实施例中，网络设备的功能也可以由网络设备中的模块(如芯片)来执行，也可以由包含有网络设备功能的控制子系统来执行。这里的包含有网络设备功能的控制子系统可以是智能电网、工业控制、智能交通、智慧城市等上述应用场景中的控制中心。终端设备的功能也可以由终端设备中的模块(如芯片或调制解调器)来执行，也可以由包含有终端设备功能的装置来执行。
仍以图1所示的通信系统为例，为了保证设备间通信的可靠性，可对信息进行编译码处理，可参阅图2所示的编译码流程进行处理，发送端的信源依序经过联合信源信道编码以及调制后输出调制符号，接收端接收到调制符号后依序经过解调、联合信源信道译码得到信宿，接收端基于信宿可以获取有用信息。
为了便于本领域技术人员理解，下面对本申请实施例中的部分用语进行解释说明。
1)、上三角矩阵，主对角线以下都是零的方阵称为上三角矩阵。上三角矩阵具有行列式为对角线元素相乘、上三角矩阵乘以系数后也是上三角矩阵、上三角矩阵间的加减法和乘法运算的结果仍是上三角矩阵等性质。
2)、polar码编码，polar码也是一种线性块码，极化变换矩阵为GN，极化变换矩阵也可以记为G，极化变换矩阵也可以称为编码矩阵或生成矩阵。编码过程为其中是一个二进制的行矢量，也即一个二进制的序列，长度为N，N为polar码码长；GN是一个N×N的矩阵，且/> 可定义为log2N个矩阵F2的克罗内克(kronecker)乘积。其中/>
polar码的编码过程中，中的一部分比特用来携带信息，携带信息的比特称为信息比特，用来携带信息的这部分比特形成信息比特集合，这些比特的比特位索引的集合记作/>另外的一部分比特设置为接收端和发送端预先约定的固定值，称之为固定比特集合或冻结比特集合(frozen bits)，其比特位索引的集合用/>的补集/>表示。polar码的编码过程相当于：/>这里，GN(A)是GN中由集合/>中的比特位索引对应的那些行得到的子矩阵，GN(AC)是GN中由集合/>中的比特位索引对应的那些行得到的子矩阵。/>为/>中的信息比特集合，数量为K；/>为/>中的冻结比特集合，其数量为(N-K)，是已知比特。这些冻结比特通常被设置为0，但是只要接收端和发送端预先约定，冻结比特可以被任意设置。从而，polar码的编码输出可简化为：/>这里/>为/>中的信息比特集合，/>为长度K的行矢量，即/>|·|表示集合中元素的个数，K为信息块大小或者K为信息比特的数目，或者K为信息比特集合的大小，/>是矩阵GN中由集合/>中的比特位索引对应的那些行得到的子矩阵，/>是一个K×N的矩阵。
polar码的构造过程即集合的选取过程，决定了polar码的性能。polar码的构造过程通常是，根据码长N确定共存在N个极化信道，分别对应极化变换矩阵的N个行，计算极化信道的信道可靠度，将信道可靠度较高的前K个极化信道的比特位索引作为集合/>的元素，剩余(N-K)个极化信道对应的比特位索引作为冻结比特的比特位索引集合/>的元素。集合/>决定了信息比特的位置，集合/>决定了冻结比特的位置。
如图3所示，展示了一个8×8的极化变换矩阵，图3示例性示出一种具体的编码的过程，其中左侧可理解为待编码侧，左侧的比特位用u表示，右侧可理解为编码侧(或码字侧)，右侧的比特位用x表示，从左往右的过程即发送端对待编码比特序列进行编码的过程。其中待编码的信息比特以序列u(0，0，0，0，0，0，1，1)表示，经过极化变换矩阵，编码后的比特以序列x(0，1，0，1，0，1，0，1)表示，将x映射成调制符号则可在信道W传输。其中，高信道可靠度对应的比特位用于映射信息比特，低信道可靠度对应的比特位用于映射冻结比特。如图3中所示，{u0，u1，u2，u4}为冻结比特位，即为冻结比特的位置，{u3，u5，u6，u7}为信息比特位，即为信息比特的位置。
参见图3继续说明，在编码过程中，相邻两列即为一个编码层，左边一列比特为编码层的输入比特，右边一列比特为编码层的输出比特。比如最左侧的编码层中，输入比特序列(0，0，0，0，0，0，1，1)，输出比特序列(0，0，0，0，0，0，0，1)。编码层中间的操作符号“⊕”表示异或操作，“⊕”表示“⊕”所在行的比特与“⊕”所达行的比特之间的一次异或操作，“⊕”右侧的比特即为操作结果。比如最左侧编码层中，第一个输入比特(取值0)与第二个输入比特(取值0)执行“⊕”操作得到第一个输出比特(取值0)。
3)、polar码译码，连续删除(successive cancellation，SC)译码方法是一种有效的polar码的译码算法。译码设备获取到待译码符号序列后，基于待译码符号序列，逐个计算信息比特的对数似然比(log likelihood ratio，LLR)，若信息比特的LLR>0，则译码结果为0，若信息比特的LLR<0，则译码结果为1，冻结比特无论LLR为多少译码结果都置为0。
SC译码方法的性能较差，前一个译码比特的结果作为后一个译码比特计算的一个输入，一旦判错，会导致错误扩散，且没有机会挽回，因此译码性能不高。为解决这一问题，在逐次消除列表算法(successive cancellation list，SCL)中，SCL算法在译码每个信息比特时，将0和1对应的译码结果都保存作为2个分支译码路径(简称路径分裂)，图4为SCL算法中的译码路径示意图，如图4所示，每一层代表1个译码比特，若译码结果为0，则沿着左子树发展路径，若译码结果为1，则沿着右子树发展路径，当译码路径的总数超过预设的路径宽度L(一般L为2的整数次幂)时，选择出路径度量(path metric，PM)值最佳的L条路径保存并继续发展路径以译出后续的译码比特，其中的PM值用于判断路径的好坏，PM值通过LLR计算得出。对于每一级的译码比特，对L条路径的PM值按照从小到大排序，并通过PM值筛选出正确的路径，如此反复，直到译完最后一个比特。
4)、系统polar码，系统polar码是一种特殊的polar码，是指信息比特直接承载在编码侧(码字侧)的polar码，相对于非系统polar码，系统polar码具有BER性能更好、更方便与其它码级联、应用广泛(如能够进行联合信源信道编码)等优点。如图5为8×8系统polar码的示意图，其中待编码侧的u0，u1，u2，u4为冻结比特位，可用于承载冻结比特，编码侧的x3，x5，x6，x7为真实的承载信息比特的系统比特位，系统比特位的作用与非系统polar码的信息比特位的作用类似，系统polar码编码过程可以理解为基于冻结比特位所承载的冻结比特和系统比特位所真实承载的信息比特，确定校验比特位(x0，x1，x2，x4)所承载的校验比特的过程，校验比特和系统比特位所真实承载的信息比特的组合作为编码后的比特序列输出。
由于系统polar码的系统比特位与冻结比特位之间的位置关系存在相互耦合，目前一种对系统polar码编码的方案为串行编码方案，在串行编码方案中系统polar码的Nlog2N个编码问题不断分解，分解为成Nlog2N个子编码问题，通过串行地执行这Nlog2N个子编码问题，完成编码过程，算法复杂度是Nlog2N。但是，由于这个编码过程要求串行执行，会带来较大的编码时延。另外，串行编码方案应用的一个通用场景是针对有偏信源(即0/1不是均匀分布的信息比特序列)的编码过程。这种需要要求将有偏信源作为信息比特进行编码，然后将得到的校验比特输出。然而现有的串行编码框架下找到最优的码构造十分困难。具体来说，需要遍历所有的可能的信息比特放置方式，然后计算各自的错误概率，再从中选择一个最优的信息比特放置方式，复杂度较高。
另一种对系统polar码编码的方案是一种并行编码方法。如图6所示。为了将信息比特承载在编码侧的x3，x5，x6，x7，编码过程中首先将真实信息比特承载在对应的待编码侧的u3，u5，u6，u7，先执行一次非系统polar码编码过程；进一步将得到序列的冻结比特位对应的比特强制设为0，再将该序列再执行一次非系统polar码编码过程，然后将得到的结果输出，即完成编码过程。可以看到，这个方法保留了非系统polar码的高并行度编码。但是，由于需要完成两次非系统polar码编码过程，计算复杂度是2Nlog2N，为非系统polar码编码过程的2倍。
由上述系统极化码编码方案可知，由于系统极化码的系统比特位与冻结比特位之间的位置关系存在相互耦合，编码过程要求串行执行，或者多次并行执行非系统极化码编码过程，存在编码复杂度高、灵活性不足的问题。基于此，本申请提供一种编码、译码方法及装置，通过引入比特位映射，能够使得系统极化码的冻结比特位和系统比特位(真实承载信息比特的比特位)的比特位索引可以有重叠，解耦系统极化码的系统比特位和冻结比特位，以期带来更大的编码设计空间，降低编码的复杂度，提高编码的灵活性；并且针对联合信源信道编码具有特殊先验分布信源的场景，可以将系统极化码码字侧的部分或全部非系统比特位的值作为输出，这样既保留系统极化码的优点，又能适配不同的信源先验分布，支持联合信源信道编码，提升传输效率。下面将结合附图，对本申请实施例进行详细描述。
另外，需要理解的是，本申请实施例提及“第一”、“第二”等序数词是用于对多个对象进行区分，不用于限定多个对象的大小、内容、顺序、时序、优先级或者重要程度等。例如，第一阈值和第二阈值，可以是同一个阈值，也可以是不同的阈值，且，这种名称也并不是表示这两个阈值的取值、对应的参数、优先级或者重要程度等的不同。
本申请实施例中，对于名词的数目，除非特别说明，表示“单数名词或复数名词”，即"一个或多个”。“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。例如，A/B，表示：A或B。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，表示：a,b,c,a和b,a和c,b和c,或a和b和c，其中a,b,c可以是单个，也可以是多个。
图7为本申请实施例提供的一种编码、译码方法示意图，图7中以编码设备和译码设备作为执行主体为例来示意该方法，其中编码设备可以是网络设备、译码设备可以是终端设备；或者编码设备是终端设备、译码设备是网络设备等等。本申请并不限制该方法的执行主体，例如：图7中的编码设备还可以是能支持该编码设备实现该方法的芯片、芯片系统、或处理器，还可以是能实现全部或部分编码设备功能的逻辑模块或软件；图7中的译码设备也可以是支持该译码设备实现该方法的芯片、芯片系统、或处理器，还可以是能实现全部或部分译码设备功能的逻辑模块或软件。该方法包括：
S701：编码设备获取信息比特序列，信息比特序列的长度为K。
S702：编码设备根据目标码长E或码率R，对信息比特序列进行极化编码，确定编码比特序列。
其中，进行极化编码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，编码比特序列的长度为N，R等于K/E。
对于系统极化码，系统比特位可用于承载信息比特序列，系统比特位和冻结比特位的总数量等于系统极化码的码长N，因此在本申请实施例中，A中包括K个系统比特位、B中包括N-K个冻结比特位。也即MA中包括N-K个非系统比特位、MB中包括K个非冻结比特位。另外，需要理解的是，系统极化码中的非冻结比特位也可以称为信息比特位，但是系统极化码中的信息比特位(非冻结比特位)不用于真实承载信息比特序列，而是由系统极化码中的系统比特位来承载信息比特序列。也就是说，系统比特位在系统极化码中的作用与信息比特位在非系统极化码的作用相当。
在一种可能的实现中，为了保证码长N满足编码的需求，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
对于码长为N的系统极化码，其极化变换矩阵两侧分别对应N个比特位，包括极化变换矩阵左侧(即待编码侧)的N个第一比特位，以及极化变换矩阵右侧(即编码侧或码子侧)的N个第二比特位，N个第一比特位和N个第二比特位可以通过极化变换矩阵对应，例如N个第一比特位所承载的比特与N个第二比特位所承载的比特可以通过极化变换矩阵进行转换。
对于系统极化码，N个第二比特位中包括对应信息比特序列的K个系统比特位和对应目标编码比特序列(或目标码长E)的E个校验比特位。也就是说，在K+E不等于N时，需要进行速率匹配，如对N个第二比特位进行缩短(shorten)和/或打孔(puncture)处理，此时，N个第二比特位中进行shorten和/或puncture处理的第二比特位的个数为N-K-E，等于shorten比特位的个数S1和puncture比特位的个数S2的和。
对于S1和S2的值的确定，在一种可能的实现中，可以根据编码输入的信息比特序列的长度K以及编码输出的目标码长E来确定。
作为一种示例，可以令S2等于K-E和0中的最大值，S1等于N-K-E与S2的差值。也即当K大于E，编码输入的信息比特序列长度大于输出目标码长时，可以设置K-E个puncture比特位；当K小于或等于E，编码输入的信息比特序列长度小于或等于输出目标码长时，可以设置0个puncture比特位。并可以根据设置的puncture比特位的个数和N-K-E的值，确定需要设置的shorten比特位的个数。
对于S1个shorten比特位和S2个puncture可以随机设置，也可以按照一定的规则设置。作为一种示例，对于E、K均不大于N/2的情况，可以将N个第二比特位分为前N/2个第二比特位、和后N/2个第二比特位，将前N/2个第二比特位中前S2个比特位设置为puncture比特位、前N/2个第二比特位中除前(S2+E)个比特位外的比特位作为shorten比特位、后N/2个第二比特位中的后(N/2-K)个比特位作为shorten比特位，其中shorten比特位的个数为N/2-K+N/2-S2-E，共N-K-E-S2个，等于S1。
以N＝8、E＝2、K＝3为例，S2＝K-E＝1、S1＝N-K-E-S2＝2，如图8所示，则可以将前N/2个第二比特位(x0-x3)中的前1(S2＝1)个比特位(x0)确定为puncture比特位、后1(N/2-S2-E＝1)个比特位(x3)确定为shorten比特位，可以将后N/2个第二比特位(x4-x7)中的后1(N/2-K＝1)个比特位(x7)确定为shorten比特位。
对于A中的系统比特位，在一种可能的实现中，可以将N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位确定为系统比特位。其中K等于信息比特序列的长度。在一些实施中，如果对信息比特序列进行循环冗余校验(cyclicredundancy check，CRC)等校验编码，K还可以等于信息比特序列的长度+校验编码得到的校验编码比特序列(如CRC比特序列)的长度。
仍以N＝8、E＝2、K＝3为例，S2＝K-E＝1、S1＝N-K-E-S2＝2，参照上述图8所示，可以将N个第二比特位中除2个shorten比特位、1个puncture比特位外的后3(K＝3)个第二比特位(x4、x5、x6)确定为系统比特位。
在另一种可能的实现中，还可以按照倒序位(bit inverse order，BIV)准则等，将N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的前K个第二比特位确定为系统比特位。仍以N＝8、E＝2、K＝3为例，S2＝K-E＝1、S1＝N-K-E-S2＝2，0-7用二进制展开分别是000 001 010 011 100 101 110 111，将该二进制位反转(bit inverse)，得到000100 010 110 001 101 011 111，按照该顺序从大到小取出原来对应的8个比特位索引7、3、5、1、6、2、4、0，除去2个shorten比特位和1个puncture比特位的比特位索引0、3、7，取前3个比特位索引(5、1、6)对应的第二比特(x5、x1、x6)为系统比特位。
对于B中的冻结比特位，在一种可能的实现中，可以将N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位，确定为冻结比特位。仍以N＝8、E＝2、K＝3为例，S2＝K-E＝1、S1＝N-K-E-S2＝2，参照上述图8所示，可以将N个第一比特位中与2个shorten比特位、1个puncture比特位的比特位索引相同的第一比特位(u0、u3、u7)，以及除u0、u3、u7外信道可靠度最低的2个第一比特位(u1、u4)确定为冻结比特位。
仍以N＝8、E＝2、K＝3为例，S2＝K-E＝1、S1＝N-K-E-S2＝2，继续参照上述图8所示，在本申请实施例中，可以将N第二比特位中比特位索引为4、5、6的3(即K)个第二比特位(x4，x5，x6)确定为系统极化码的系统比特位，比特位索引为0、1、2、3、7的5(即N-K)个第二比特位(x0，x1，x2，x3，x7)确定为系统极化码的非系统比特位，进而可以确定系统极化码的系统比特位集合A为{x4，x5，x6}、非系统比特位集合MA为{x0，x1，x2，x3，x7}。
并可以将N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位(u0、u3、u7)，和按照信道可靠度或者码重选取的E(E＝2)个第一比特位(u1、u4)，确定为冻结比特位，进而可以确定系统极化码的冻结比特位集合B为{u0，u1，u3，u4，u7}、非冻结比特位集合MB为{u2，u5，u6}。其中B与A的比特位索引交集为4，可以确定冻结比特位子集C为{u4}，MB与MA的比特位索引交集为2，可以确定非冻结比特位子集D为{u2}，C中的冻结比特位u4与D中的非冻结比特位u2相互映射。
另外，需要理解的是，对于联合信源信道编码，系统极化码的K个系统比特位所对应的比特不经过信道发送，在译码时基于生成信息比特序列的信源的先验分布计算对应的LLR。这等效于这部分比特经历一个错误概率为P的二进制转移信道，其中P是信源中每个元素为0的概率，也可以称为信源的信源先验概率。因此，信源的信源先验概率P分布不同时，确定出的N个极化信道的可靠度(如采用密度进化等确定出的N个极化信道的可靠度)也会存在差异，因此上述按照信道可靠度选取的E个第一比特位也可能会因K个系统比特位对应的信源先验概率不同而存在差异。
仍以E、K均不大于N/2，将系统极化码的N个第二比特位分为前N/2个第二比特位和后N/2个第二比特位，将前N/2个第二比特位中前S2(max(K-E和0))个比特位设置为puncture比特位、前N/2个第二比特位中除前(S2+E)个比特位外的比特位设置shorten比特位、后N/2个第二比特位中的后(N/2-K)个比特位设置为shorten比特位，后N/2个第二比特位中的前K个比特位设置为系统比特位的设置方式为例。则在系统极化码前N/2个第一比特位中存在E个不与puncture比特位和shorten比特位对应的第一比特位，在后N/2个第一比特位中存在K个不与puncture比特位和shorten比特位对应的第一比特位，K/E等于码率R。而对于这E+K个第一比特位，在不同信源先验概率P下，确定出的这E+K第一比特位所对应的极化信道的可靠度也会存在差异，因此，不同的码率R和不同的信源先验概率P，都可能导致按照信道可靠度确定出的K个非冻结比特位(也即MB)，在这E+K个第一比特位上分布的比例不同。因此，在本申请实施例中可以预先配置不同的码率R和不同的信源先验概率P下，K个非冻结比特位(也即MB)，在这E+K个第一比特位上的分布比例R1/R2，并基于分布比例R1/R2实现对B和MB，C和D的确定。
如表示1所示，为本申请实施例提供的一种不同的码率R和不同的信源先验概率P下，非冻结比特位在系统极化码的前E个不与puncture比特位和shorten比特位对应的第一比特位(等价于前N/2个第一比特位)，与后K个不与puncture比特位和shorten比特位对应的第一比特位(等价于后N/2个第一比特位)分布比例示意表，其中，R表示码率，取值可以为0.5、0.75、1、1.25、1.5等，P表示信源先验概率，取值可以为0.1、0.2、0.3、0.4等，R1/R2表示非冻结比特位在系统极化码的前N/2个第一比特位，与后N/2个第一比特位分布比例。
需要理解的是，上述表1仅是一种示例，本申请对表1中P和R的取值等不作限定。不同R和P的取值下R1/R2(也即R1和R2)可以相同也可以不同，可以根据不同的R和不同的P情况下，K个非冻结比特位(也即MB)，在系统极化码前N/2个第一比特位的分布情况和后N/2个第一比特位分布情况确定，其中R1+R2＝1。
表1
作为一种示例，如果在P为0.2，R为1.5的情况下，R1为1/3，R2为2/3，K为3，则可以得到K个非冻结比特位(也即MB)，在系统极化码的前N/2个第一比特位分布数量K1＝1，在系统极化码后N/2个第一比特位分布数量K2＝2。
根据该P下，前N/2个第一比特位对应的信道可靠度序列Q1和后N/2个第一比特位对应的信道可靠度序列Q2，分别从前N/2个第一比特位选取除对应puncture比特位和shorten比特位的第一比特位之外的可靠度最高的K1个第一比特位(记作比特位集合M1)，以及从后N/2个第一比特位选取除对应puncture比特位和shorten比特位的第一比特位之外的可靠度最高的K2个第一比特位(记为比特位集合M2)，则M1和M2的并集为K个非冻结比特位(也即MB)，N个第一比特位除MB之外的第一比特位为N-K冻结比特位(也即B)。
另外，可以将前N/2个第一比特位和后N/2个第一比特位中，对应puncture比特位和shorten比特位的第一比特位的集合记为集合Q。将M1中的非冻结比特位与后N/2个第一比特位中除位于Q和M2中的比特位外的冻结比特位相互映射，其中，M1相当于非冻结比特位子集D，后N/2个第一比特位中除位于Q和M2中的比特位外的冻结比特位相当于冻结比特位子集C。
在本申请实施例中，C中的冻结比特位与D中的非冻结比特位相互映射，可以为C中的冻结比特位的值与D中的非冻结比特位的值按照先后顺序一一对应相同，或者C中的冻结比特位与D中的非冻结比特位的值可以通过映射矩阵Y实现映射，可以表示为D＝YC，Y为二进制矩阵(binary matrix)。其中Y可以为Nc维(也即Nc*Nc)满秩矩阵或单位阵，NC等于C中冻结比特位的个数，这种情况下C中的冻结比特位与D中的非冻结比特位按先后顺序一一对应相同。在一些实现中，Y还可以为Nc维的置换矩阵，这种情况下C中的冻结比特位与D中的非冻结比特位可以不按照先后顺序一一对应相同。
另外，上述是以先确定S1个shorten比特位和S2个puncture比特位，再确定A、B以及MA和MB为例，在一些可能的实施中，也可以先确定A、B以及MA和MB，再在MA中确定S1个shorten比特位和S2个puncture比特位。作为一种示例，可以将N个第二比特位中后K个第二比特位作为A，按照信道可靠度，选取信道可靠度最低的N-K个第一比特位作为B，进而确定MA和MB，并在MA按照一定的规则(如从前往后，或从后往前等)确定S1个shorten比特位和S2个puncture比特位，本申请实施例中对此并不限定。
在一种可能的实施中，对信息比特序列进行极化编码，确定编码比特序列可以基于如下步骤实现：
步骤A1：根据信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中第一极化变换子矩阵为极化变换矩阵中对应A的极化变换子矩阵，也即第一极化变化子矩阵为极化变换矩阵中对应A中第二比特位的比特位索引的那些行的子矩阵。
步骤A2：根据第一中间编码比特序列、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第二中间编码比特序列，其中第二中间编码比特序列长度等于MA包含的第二比特位的个数。
步骤A3：根据第二中间编码比特序列、第二极化变换子矩阵、以及信息比特序列，确定编码比特序列，其中第二极化变换子矩阵为极化变换矩阵中对应MA的极化变换子矩阵，也即第二极化变化子矩阵为极化变换矩阵中对应MA中第二比特位的比特位索引的那些行的子矩阵。
仍以图8所示的系统极化码为例，对信息比特序列进行极化编码，确定编码比特序列可以参照图9所示的实现。步骤A1：编码设备根据信息比特序列U(对应A所承载的比特，也可以称为对应A的值)，与极化变换矩阵G中对应A中第二比特位的比特位索引的那些行得到的第一极化变换子矩阵G1相乘，得到第一中间编码比特序列X1，其中X1对应u4-u6所承载的比特。
步骤A2：编码设备根据C中的冻结比特位u4与D中的非冻结比特位u2相互映射关系，以及X1中对应u4所承载的比特，可以确定u2所承载的比特，根据B{u0，u1，u3，u4，u7}与MA{x0，x1，x2，x3，x7}的比特位索引交集{0，1，3，7}，可以确定u0、u1、u3和u7承载冻结比特，以冻结比特的值为0为例，则可以得到第二中间编码比特序列X2，X2＝[0，0，u2，0，0]。
步骤A3：编码设备根据X2与极化变换矩阵G中对应MA中第二比特位的比特位索引的那些行得到的第二极化变换子矩阵G2相乘，得到中间校验比特序列C1，并将中间校验比特序列C1与信息比特序列U进行异或操作，则可以得到校验比特序列C，其中C对应x1-x3、x7所承载的比特；将C(对应x1-x3、x7)和U(对应x4-x6)拼接，即可得到长度为N编码比特序列。
需要理解的是，C1和U进行异或操作时，可以遵循对应比特位索引为0的比特与对应比特位索引为N/2的比特进行异或操作，对应比特位索引为1的比特与对应比特位索引为N/2+1的比特进行异或操作，…，对应比特位索引为N/2-1的比特与对应比特位索引为N-1的比特进行异或操作的原则。
例如：C1中对应x0的中间校验比特与U中对应x4的信息比特进行异或操作，得到校验比特序列C中对应x0的校验比特；C1中对应x1的中间校验比特与U中对应x5的信息比特进行异或操作，得到校验比特序列C中对应x1的校验比特；C1中对应x2的中间校验比特与U中对应x6的信息比特进行异或操作，得到校验比特序列C中对应x2的校验比特；C1中对应x3的中间校验比特与对应x7的中间校验比特进行异或操作，得到校验比特序列C中对应x3的校验比特；C1中对应x7的中间校验比特与对应x3的中间校验比特进行异或操作，得到校验比特序列C中对应x7的校验比特。
上述是以K+E不等于N时，编码设备则需要进行速率匹配为例进行说明的，在一些实施中，如果K+E等于N时，编码设备也可以不进行速率匹配，或者说编码设备进行速率匹配，通过shorten和/或puncture处理，确定出的shorten比特位、puncture比特位为空，也即shorten比特位的个数S1等于0，puncture比特位的个数S2等于0。
以N＝8、K＝E＝4为例，如图10所示，则可以将N个第二比特位中后4(K＝4)个第二比特位(x4、x5、x6、x7)确定为系统比特位，以8个极化信道按照信道可靠度排序的可靠度序列M＝[0，1，2，4，3，5，6，7]为例，则可以将N个第一比特位中比特位索引为0、1、2、4的4个可靠度最低的第一比特位(u0，u1，u2，u4)确定为系统极化码的冻结比特位。由此可得A为{x4，x5，x6，x7}、MA为{x0，x1，x2，x3}、B为{u0，u1，u2，u4}、MB为{u3，u5，u6，u7}、C为{u4}，D为{u3}，C中的冻结比特位u4与D中的非冻结比特位u3相互映射。在N＝8、K＝E＝4的情况下，仍可通过上述步骤A1-A3实现对信息比特序列进行极化编码，确定编码比特序列，具体编码过程参照上述示例，不再进行赘述。
上述根据系统极化码对信息比特序列进行极化编码，确定编码比特序列的编码复杂度不超过K(log2N-1)+(N-K)(log2N-1)+N，其中K(log2N-1)对应步骤1的编码复杂度，对应步骤3的编码复杂度不超过(N-K)(log2N-1)+N，其中上述步骤3中C1和U进行异或操作的编码复杂度不超过N，步骤2为比特位间的映射不涉及编码复杂度。
仍以上述N＝8、K＝E＝4为例，图10通过上述步骤A1-A3进行极化编码的编码复杂度是4log2(4)+4*log2(4)+8＝8*log2(8)；而如图6所示的两次非系统码编码过程的复杂度是2*8*log2(8)；本申请实施例的编码复杂度是两次非系统码编码过程的1/2。
需要理解的是，本申请实施例并不限制对系统极化码编码所使用的编码方式，也可以使用串行编码等编码方式，实现编码。
系统极化码本身并不是针对码谱优化的，导致短码(码长N较小时)性能较差。为解决该问题，在本申请实施例中，还可以在系统极化码之前级联一个校验码、或卷积码(conventional code)等来改善系统极化码的性能。其中卷积码等不同的编码形式可以统一为对应预编码矩阵的预变换(pre-transform)，不同的编码形式对应于不同的预编码矩阵。如图11所示的预变换系统极化码示意图，可以将预编码矩阵和系统极化码的极化变换矩阵级联，通过预编码矩阵所对应的预变换和极化变换矩阵所对应的极化变换(polartransform)来进行编码，从而降低BER，改善系统极化码的性能。
在本申请实施例中，预编码矩阵可以为N维上三角矩阵，也即上三角矩阵为N行、N列，N为系统极化码的码长。作为一种示例，在系统比特位为N个第二比特位中的后K个第二比特位的情况下，N维上三角矩阵可以如图12所示，N维的上三角矩阵T可以表示为其中TA和TB的行数根据MA中非系统比特位的个数确定、TC的行数根据A中系统比特位的个数确定，TA的列数根据MA中非系统比特位的个数确定、TB和TC的列数根据A中系统比特位的个数确定。也即TA和TB的行数为N-K、0和TC的行数为K，0和TA的列数为K，TA和TB的列数为N-K，0表示元素全为零的矩阵。
具体的，根据系统极化码对信息比特序列进行极化编码，确定编码比特序列可以基于如下步骤实现：
步骤B1：根据信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中第一极化变换子矩阵为极化变换矩阵中对应A的极化变换子矩阵，也即第一极化变化子矩阵为极化变换矩阵中对应A中第二比特位的比特位索引的那些行的子矩阵。
步骤B2：根据第一中间编码比特序列、TC和TB，确定第四中间编码比特序列。
步骤B3：根据第四中间编码比特序列、C中的冻结比特位与D中的非冻结比特位相互映射的关系、B与MA的比特位索引交集，确定第五中间编码比特序列。
步骤B4：根据第五中间编码比特序列和TA，确定第二中间编码比特序列。
步骤B5：根据第二中间编码比特序列、第二极化变换子矩阵、以及信息比特序列，确定编码比特序列，其中第二极化变换子矩阵为极化变换矩阵中对应MA的极化变换子矩阵，也即第二极化变化子矩阵为极化变换矩阵中对应MA中第二比特位的比特位索引的那些行的子矩阵。
其中步骤B1和B5的实现，可以参照A1和A3的实现，不再进行赘述。
图13为本申请实施例提供的一种图10所示的系统极化码级联预编码矩阵T的示例，其中，T如图12所示，X1表示第一中间编码序列，X2表示第二中间编码序列，X4表示第四中间编码序列，X5表示第五中间编码序列，其中X1和X2通过预变换矩阵T可以与X4和X5进行转换。
步骤B2：由于[X4X5]T＝[X1X2]，即[X5TB+X4TC]＝X1，由于u4和u3相互映射，X5是可以根据X4确定的，比如u4的值和u3的值一一对应相同，X5中对应u3的值可以与X4中对应u4的值相等，也即X5中比特位索引为3的值可以与X4中比特位索引为4的值相等，所以[X5TB+X4TC]＝X1可以转换为其中，/>表示根据TB中对应D集合中比特位索引的行与0矩阵构成，也即TB中(u3)对应的行与0矩阵构造的矩阵。因此，基于根据第一中间编码比特序列X1、TC和TB，可以确定第四中间编码比特序列X4。
步骤B3：可以根据C中的冻结比特位u4与D中的非冻结比特位u3相互映射的关系，可以确定X5中对应比特位索引为3的值，比如相互映射关系为u4的值和u3的值一一对应相同，可以令X5中对应比特位索引为3的值与X4中对应比特位索引为4的值相同，结合B(u0，u1，u2，u4)与MA(x0，x1，x2，x3)的比特位索引交集{0，1，2}，可以得到X5，X5＝[0，0，0，X4(4)]。其中X4(4)为基于X4中比特位索引为4的值和上述相互映射的关系，确定的X5中对应比特位索引为3的值，比如相互映射关系为u4的值和u3的值一一对应相同时，X4(4)为X4中对应比特位索引为4的值。
步骤B4：将X5与A相乘，即可得到X2。
回到图7：S703：编码设备对编码比特序列进行速率匹配，得到目标编码比特序列。
其中，目标编码比特序列的长度为E，目标编码比特序列中的比特位的集合是MA的子集。具体的，目标编码比特序列中的比特位的集合是MA的中除shorten比特位、puncture比特位外的比特位集合，在MA中不包含shorten比特位和puncture比特位的情况下，目标编码比特序列中的比特位的集合为MA。
具体的，编码设备对编码比特序列中对应A、shorten比特位、puncture比特位的编码比特进行剔除，可以得到目标编码比特序列，也即得到校验比特位所对应的比特序列。
示例的，如图9所示，假设编码比特序列为[0，1，0，0，0，1，1，0]，对应N个第二比特位，其中N个第二比特位中A为x4、x5和x6，shorten比特位为x3和x7，puncture比特位为x0，则编码设备可以将编码比特序列[0，1，0，0，0，1，1，0]中对应x0、x3、x4、x5、x6和x7的比特剔除，得到目标编码比特序列[1，0]。
类似的，如图10所示，假设编码比特序列为[0，1，0，0，0，1，1，0]，对应N个第二比特位，其中N个第二比特位中A为x4、x5、x6和x7，shorten比特位和puncture比特位均不存在，则编码设备可以将编码比特序列[0，1，0，0，0，1，1，0]中对应x4、x5、x6和x7的比特剔除，得到目标编码比特序列[0，1，0，0]。
S704：编码设备输出目标编码比特序列，相应地，译码设备获取待译码符号序列。
目标编码比特序列经过发送端调制后得到调制符号，调制符号经信道传输后被译码设备接收。译码设备对接收到的调制符号进行解调得到待译码符号序列，其中待译码符号序列对应于目标编码比特序列，通常由目标编码比特序列受到信道中噪声等因素的干扰变换得到，也即待译码符号序列可以理解为受到信道等干扰的目标编码比特序列。
S705：译码设备根据码率R或信息比特序列的长度K、系统比特位对应的LLR，对待译码符号序列进行极化译码，确定信息比特序列。
对于译码设备如何确定上述A、MA、B、MB、C、D，以及所涉及的S1个shorten比特位和/或S2个puncture比特位的实现，可以参照编码设备侧的实现，不再进行赘述。
在本申请实施例中，可以采用SC译码，SCL译码等系统极化码可以采用的译码方式进行译码。
具体的，译码设备可以首先根据待译码符号序列、信息比特位对应的LLR、极化变换矩阵、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第一中间译码比特序列；再根据第一中间译码比特序列和极化变换矩阵，确定信息比特序列。
需要理解的是，在译码时先译码D中非冻结比特位的值，C中冻结比特位的值根据D中非冻结比特位的值来确定，比如D为{u2}、C为{u4}，在译码过程中，先译码u2，并且在译码u4时，由于u2与u4相互映射，可以根据u2确定u4，u4可以直接作为冻结比特对待，在后续示例中以u2与u4相互映射为u2的值等于u4的值进行说明。
以上述N＝8、E＝2、K＝3，S2＝K-E＝1、S1＝N-K-E-S2＝2为例，参照图14所示，译码设备可以首先基于待译码符号序列(对应x1-x2的值)、信息比特位对应的LLR(对应x4-x6的值)、puncture比特位的预设值(对应x0的值)、shorten比特位的预设值(对应x3、x7的值)，确定目标待译码符号序列X(对应x0-x7的值)。需要理解的是，信息比特位对应的LLR可以根据编码设备所采用的信源的先验概率P确定，LLR＝ln(P/(1-P)，其中编码设备所采用的信源的先验概率P可以预先配置在译码设备中，或由编码设备指示给译码设备。以LLR为0.2为例，则x4-x6的值可以均取0.2。puncture比特位的预设值和shorten比特位的预设值也可以预先配置在译码设备中，比如puncture比特位的预设值可以为0，shorten比特位的预设值可以为正无穷。
译码设备确定目标待译码符号序列X后，可以首先基于目标待译码符号序列X，也即x0-x7的值，以及极化变换矩阵G，采用SCL译码方法确定第一中间译码比特序列D1，也即u0-u7的值，其中译码过程中需要保持C中的冻结比特位(u4)的值等于D中的非冻结比特位(u2)的值，B中除C外的冻结比特位的值为约定或设定的冻结比特的值的约束条件。并可以根据确定的D1，和G的乘积确定第二译码中间序列D2，D2中对应A(x4-x6)的值，即为信息比特序列。
在一些实施中，还可以是在系统极化码中加一个校验编码，如CRC编码，设置校验编码比特位，如CRC比特位，来提高译码可靠度。以CRC编码为例，译码设备可以利用CRC辅助的SCL译码方法进行译码，即首先根据SCL译码方法进行译码，得到L条译码路径，在译码结束时，针对L条译码路径，分别根据CRC比特位的值，对进行CRC编码的比特位的值进行判决，根据判决结果从L条译码路径中选出通过CRC校验的路径输出作为最后的译码结果。
需要理解的是，如果对信息比特序列进行校验编码，K还可以等于信息比特序列的长度+校验编码得到的校验编码比特序列(如CRC比特序列)的长度。A中包括比特位的比特位索引，等于真实承载了信息比特序列的系统比特位的比特位索引与校验编码比特位(如CRC比特位)的比特位索引的和。下面以校验编码为CRC校验编码，校验编码比特为CRC比特，校验编码比特位为CRC比特位为例进行说明。
在一种可能的实现中，CRC比特位可以承载在编码侧，CRC比特位所承载的CRC比特序列根据对信息比特序列进行CRC校验编码得到，得到的CRC比特序列和信息比特序列一起进行极化编码。
作为一种示例：如图15所示，可以将真实承载了信息比特序列的系统比特位(x5，x6)所承载的信息比特序列进行CRC校验编码，确定CRC比特位(x4)的所承载的CRC比特序列，也即CRC比特位的值，将信息比特序列和CRC比特序列作为新的信息比特序列进行极化编码。
在译码时，CRC比特位x4的值(也即所承载的CRC比特序列)，用于对x5，x6的值(也即真实承载的信息比特序列)校验。
该实现中，校验编码的实现简单，且通过设置CRC比特位，可以提高译码的纠错能力，提高译码的可靠性。
在另一种可能的实现中，CRC比特位可以位于待编码侧，CRC比特位所承载的CRC比特序列可以根据第一中间编码比特序列中非CRC比特部分确定。例如，第一中间编码比特序列可以包括第三中间编码比特序列和CRC比特序列，第三中间编码比特序列根据信息比特序列和第一极化变换子矩阵确定，CRC比特序列根据第三中间编码比特序列确定。
作为一种示例：如图16所示，可以将真实承载了信息比特序列的系统比特位(x5，x6)所承载的信息比特序列和第一极化变换子矩阵(第一极化变换子矩阵中对应比特位索引为5，6的行)的乘积，确定第三中间编码比特序列(对应u5，u6的值)。将第三中间编码比特序列进行CRC校验编码，确定CRC比特位(u4)所承载的CRC比特序列，也即CRC比特位的值，将第三中间编码比特序列和CRC比特序列级联作为第一中间编码序列继续进行极化编码。其中对于CRC比特位所对应的第二比特位(也即编码侧比特位)的值，如图16中x4的值，可以通过CRC比特序列与第一极化编码子矩阵中与CRC比特位的比特位索引对应的行的乘积确定。
在译码时，第一中间译码比特序列中包括第二中间译码比特序列(对应u5，u6的值)和CRC比特序列(对应u4的值)，CRC比特序列用于对第二中间译码比特序列进行校验。其中第二中间译码比特序列中的比特位索引(5、6)对应A中信息比特序列的比特位索引(5、6)，CRC比特序列中的比特位索引(4)对应A中除信息比特序列的比特位索引外的比特位索引(4)。
该实现中，将CRC比特位设置在系统极化码的待编码侧(即非码字侧)，且CRC比特序列与待编码侧的编码比特序列形成校验关系，有利于译码的早停。
在另一种可能的实现中，CRC比特位还可以位于待编码侧，CRC比特位所承载的CRC比特根据对信息比特序列进行校验编码得到。也即第一中间编码比特序列包括第三中间编码比特序列和CRC比特序列，第三中间编码比特序列根据信息比特序列和第一极化变换子矩阵确定，CRC比特序列根据信息比特序列确定。
作为一种示例：如图17所示，可以将真实承载了信息比特序列的系统比特位(x5，x6)所承载的信息比特序列和第一极化变换子矩阵(第一极化变换子矩阵中对应比特位索引为5，6的行)乘积，确定第三中间编码比特序列(对应u5，u6的值)，并将信息比特序列进行CRC校验编码，确定CRC比特位(u4)所承载的CRC比特序列，也即CRC比特位的值，将第三中间编码比特序列和CRC比特位级联作为第一中间编码序列继续进行极化编码。其中对于CRC比特位所对应的第二比特位(也即编码侧比特位)的值，如图17中x4的值，可以通过CRC比特序列与第一极化编码子矩阵中与CRC比特位的比特位索引对应的行的乘积确定。
在译码时，第一中间译码比特序列中CRC比特序列(对应u4的值)，用于对信息比特序列(也即x5，x6的值)进行校验。
该实现可以在上述两种校验编码设置中平衡性能，在校验编码的实现简单和译码早停之间是获得性能的平衡。
可以理解的是，为了实现上述实施例中功能，编码设备和译码设备包括了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本申请中所公开的实施例描述的各示例的单元及方法步骤，本申请能够以硬件或硬件和计算机软件相结合的形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用场景和设计约束条件。
图18和图19为本申请的实施例提供的可能的通信装置的结构示意图。这些通信装置可以用于实现上述方法实施例中编码设备或译码设备的功能，因此也能实现上述方法实施例所具备的有益效果。
如图18所示，通信装置1800包括处理单元1810和输入输出单元1820，其中输入输出单元1820还可以为收发单元或接口单元或输入输出接口。通信装置1800可用于实现上述图7中所示的方法实施例中编码设备或解码设备的功能。
当通信装置1800用于实现图7所示的方法实施例中编码设备的功能时：
输入输出单元1820，用于获取信息比特序列，信息比特序列的长度为K；处理单元1810，用于根据目标码长E或码率R，对信息比特序列进行极化编码，确定编码比特序列，其中进行极化编码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，A中包括K个系统比特位，B中包括N-K个冻结比特位，编码比特序列的长度为N，R等于K/E；处理单元1810，还用于对编码比特序列进行速率匹配，得到目标编码比特序列，目标编码比特序列的长度为E，目标编码比特序列中的比特位的集合是MA的子集。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，速率匹配包括shorten和/或puncture。可选地，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
在一种可能的设计中，处理单元1810对信息比特序列进行极化编码，确定编码比特序列时，具体用于根据信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中第一极化变换子矩阵为极化变换矩阵中对应A的极化变换子矩阵；根据第一中间编码比特序列、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第二中间编码比特序列，其中第二中间编码比特序列长度等于MA包含的第二比特位的个数；根据第二中间编码比特序列、第二极化变换子矩阵、以及信息比特序列，确定编码比特序列，其中第二极化变换子矩阵为极化变换矩阵中对应MA的极化变换子矩阵。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特对应的CRC比特序列的长度和为K。
在一种可能的设计中，第一中间编码比特序列包括第三中间编码比特序列和CRC比特序列，第三中间编码比特序列根据信息比特序列和第一极化变换子矩阵确定，CRC比特序列根据第三中间编码比特序列确定。
当通信装置1800用于实现图7所示的方法实施例中译码设备的功能时：
输入输出单元1820，用于获取待译码符号序列，待译码符号序列的长度为E；处理单元1810，用于根据码率R或信息比特序列的长度K、系统比特位对应的对数似然比LLR，对待译码符号序列进行极化译码，确定信息比特序列，其中进行极化译码的系统极化码包括极化变换矩阵和与极化变换矩阵对应的N个第一比特位和N个第二比特位，N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，B中存在冻结比特位子集C、MB中存在非冻结比特位子集D，C中的冻结比特位与D中的非冻结比特位相互映射，C根据B与A的比特位索引交集确定，D根据MB与MA的比特位索引交集确定，A中包括K个系统比特位，B中包括N-K个冻结比特位，K等于ER。
可选地，C中的冻结比特位与D中的非冻结比特位相互映射包括：C中的冻结比特位与D中的非冻结比特位根据映射矩阵相互映射，映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，NC等于C中冻结比特位的个数。
在一种可能的设计中，N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
在一种可能的设计中，N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，S2等于K-E和0中的最大值，S1等于N-K-E-S2。
在一种可能的设计中，A由N个第二比特位中除S1个shorten比特位、S2个puncture比特位外的后K个第二比特位构成；和/或，B中包括N个第一比特位中与S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
在一种可能的设计中，处理单元1810对待译码符号序列进行极化译码，确定信息比特序列时，具体用于根据待译码符号序列、系统比特位对应的LLR、极化变换矩阵、C中的冻结比特位与D中的非冻结比特位相互映射的关系、以及B与MA的比特位索引交集，确定第一中间译码比特序列；根据第一中间译码比特序列和极化变换矩阵，确定信息比特序列。
在一种可能的设计中，信息比特序列的长度为K，包括信息比特序列的长度与信息比特序列对应的CRC比特序列的长度的和为K。
在一种可能的设计中，第一中间译码比特序列中包括第二中间译码比特序列和CRC比特序列，CRC比特序列用于对第二中间译码比特序列进行校验，其中，第二中间译码比特序列中的比特位索引对应A中信息比特序列的比特位索引，CRC比特序列中的比特位索引对应A中除信息比特序列的比特位索引外的比特位索引。
如图19所示，通信装置1900包括处理器1910和接口电路1920。处理器1910和接口电路1920之间相互耦合。可以理解的是，接口电路1920可以为收发器或输入输出接口。可选的，通信装置1900还可以包括存储器1930，用于存储处理器1910执行的指令或存储处理器1910运行指令所需要的输入数据或存储处理器1910运行指令后产生的数据。可选的，存储器1930还可以和处理器1910集成在一起。
当通信装置1900用于实现图7所示的方法时，处理器1910用于实现上述处理单元1810的功能，接口电路1920用于实现上述输入输出单元1820的功能。
可以理解的是，本申请的实施例中的处理器可以是中央处理单元(centralprocessing unit，CPU)，还可以是其它通用处理器、数字信号处理器(digital signalprocessor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)或者其它可编程逻辑器件、晶体管逻辑器件，硬件部件或者其任意组合。通用处理器可以是微处理器，也可以是任何常规的处理器。
本申请的实施例中的方法步骤可以通过硬件的方式来实现，也可以由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器、闪存、只读存储器、可编程只读存储器、可擦除可编程只读存储器、电可擦除可编程只读存储器、寄存器、硬盘、移动硬盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于网络设备或终端设备中。当然，处理器和存储介质也可以作为分立组件存在于网络设备或终端设备中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、网络设备、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘；还可以是半导体介质，例如，固态硬盘。该计算机可读存储介质可以是易失性或非易失性存储介质，或可包括易失性和非易失性两种类型的存储介质。
在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。
另外，需要理解，在本申请实施例中，“示例的”一词用于表示作例子、例证或说明。本申请中被描述为“示例”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用示例的一词旨在以具体方式呈现概念。
此外，本申请实施例中，信息(information)，信号(signal)，消息(message)，信道(channel)有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。“的(of)”，“相应的(corresponding，relevant)”和“对应的(corresponding)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。
可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定。

Claims (38)

1.一种编码方法，其特征在于，包括：
获取信息比特序列，所述信息比特序列的长度为K；
根据目标码长E或码率R，对所述信息比特序列进行极化编码，确定编码比特序列，其中进行所述极化编码的系统极化码包括极化变换矩阵和与所述极化变换矩阵对应的N个第一比特位和N个第二比特位，所述N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，所述N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，所述B中存在冻结比特位子集C、所述MB中存在非冻结比特位子集D，所述C中的冻结比特位与所述D中的非冻结比特位相互映射，所述C根据所述B与所述A的比特位索引交集确定，所述D根据所述MB与所述MA的比特位索引交集确定，所述A中包括K个系统比特位，所述B中包括N-K个冻结比特位，所述编码比特序列的长度为N，所述R等于K/E；
对所述编码比特序列进行速率匹配，得到目标编码比特序列，所述目标编码比特序列的长度为所述E，所述目标编码比特序列中的比特位的集合是所述MA的子集。
2.如权利要求1所述的方法，其特征在于，所述速率匹配包括缩短(shorten)和/或打孔(puncture)。
3.如权利要求1或2所述的方法，其特征在于，所述N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，所述S2等于K-E和0中的最大值，所述S1等于N-K-E-S2。
4.如权利要求3所述的方法，其特征在于，所述A由所述N个第二比特位中除所述S1个shorten比特位、所述S2个puncture比特位外的后K个第二比特位构成；和/或，
所述B中包括所述N个第一比特位中与所述S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
5.如权利要求1-4中任一项所述的方法，其特征在于，所述对所述信息比特序列进行极化编码，确定编码比特序列，包括：
根据所述信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中所述第一极化变换子矩阵为所述极化变换矩阵中对应所述A的极化变换子矩阵；
根据所述第一中间编码比特序列、所述C中的冻结比特位与所述D中的非冻结比特位相互映射的关系、以及所述B与所述MA的比特位索引交集，确定第二中间编码比特序列，其中所述第二中间编码比特序列长度等于所述MA包含的第二比特位的个数；
根据所述第二中间编码比特序列、第二极化变换子矩阵、以及所述信息比特序列，确定所述编码比特序列，其中所述第二极化变换子矩阵为所述极化变换矩阵中对应所述MA的极化变换子矩阵。
6.如权利要求5所述的方法，其特征在于，所述信息比特序列的长度为K，包括所述信息比特序列的长度与所述信息比特对应的循环冗余校验CRC比特序列的长度和为K。
7.如权利要求6所述的方法，其特征在于，所述第一中间编码比特序列包括第三中间编码比特序列和所述CRC比特序列，所述第三中间编码比特序列根据所述信息比特序列和所述第一极化变换子矩阵确定，所述CRC比特序列根据所述第三中间编码比特序列确定。
8.如权利要求1-7中任一项所述的方法，其特征在于，所述C中的冻结比特位与所述D中的非冻结比特位相互映射包括：所述C中的冻结比特位与所述D中的非冻结比特位根据映射矩阵相互映射，所述映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，所述NC等于所述C中冻结比特位的个数。
9.如权利要求1-8中任一项所述的方法，其特征在于，所述N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
10.一种译码方法，其特征在于，包括：
获取待译码符号序列，所述待译码符号序列的长度为E；
根据码率R或信息比特序列的长度K、系统比特位对应的对数似然比LLR，对所述待译码符号序列进行极化译码，确定所述信息比特序列，其中进行所述极化译码的系统极化码包括极化变换矩阵和与所述极化变换矩阵对应的N个第一比特位和N个第二比特位，所述N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，所述N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，所述B中存在冻结比特位子集C、所述MB中存在非冻结比特位子集D，所述C中的冻结比特位与所述D中的非冻结比特位相互映射，所述C根据所述B与所述A的比特位索引交集确定，所述D根据所述MB与所述MA的比特位索引交集确定，所述A中包括K个系统比特位，所述B中包括N-K个冻结比特位，所述K等于ER。
11.如权利要求10所述的方法，其特征在于，所述N个第二比特位中包括S1个缩短(shorten)比特位和/或S2个打孔(puncture)比特位，所述S2等于K-E和0中的最大值，所述S1等于N-K-E-S2。
12.如权利要求11所述的方法，其特征在于，所述A由所述N个第二比特位中除所述S1个shorten比特位、所述S2个puncture比特位外的后K个第二比特位构成；和/或，
所述B中包括所述N个第一比特位中与所述S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
13.如权利要求10-12中任一项所述的方法，其特征在于，所述对所述待译码符号序列进行极化译码，确定所述信息比特序列，包括：
根据所述待译码符号序列、所述系统比特位对应的LLR、所述极化变换矩阵、所述C中的冻结比特位与所述D中的非冻结比特位相互映射的关系、以及所述B与所述MA的比特位索引交集，确定第一中间译码比特序列；
根据所述第一中间译码比特序列和所述极化变换矩阵，确定所述信息比特序列。
14.如权利要求13所述的方法，其特征在于，所述信息比特序列的长度为所述K，包括所述信息比特序列的长度与所述信息比特序列对应的循环冗余校验CRC比特序列的长度的和为所述K。
15.如权利要求14所述的方法，其特征在于，所述第一中间译码比特序列中包括第二中间译码比特序列和所述CRC比特序列，所述CRC比特序列用于对所述第二中间译码比特序列进行校验，其中，所述第二中间译码比特序列中的比特位索引对应所述A中所述信息比特序列的比特位索引，所述CRC比特序列中的比特位索引对应所述A中除所述信息比特序列的比特位索引外的比特位索引。
16.如权利要求10-15中任一项所述的方法，其特征在于，所述C中的冻结比特位与所述D中的非冻结比特位相互映射包括：所述C中的冻结比特位与所述D中的非冻结比特位根据映射矩阵相互映射，所述映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，所述NC等于所述C中冻结比特位的个数。
17.如权利要求10-16中任一项所述的方法，其特征在于，所述N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
18.一种通信装置，其特征在于，包括输入输出单元和处理单元；
所述输入输出单元，用于获取信息比特序列，所述信息比特序列的长度为K；
所述处理单元，用于根据目标码长E或码率R，对所述信息比特序列进行极化编码，确定编码比特序列，其中进行所述极化编码的系统极化码包括极化变换矩阵和与所述极化变换矩阵对应的N个第一比特位和N个第二比特位，所述N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，所述N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，所述B中存在冻结比特位子集C、所述MB中存在非冻结比特位子集D，所述C中的冻结比特位与所述D中的非冻结比特位相互映射，所述C根据所述B与所述A的比特位索引交集确定，所述D根据所述MB与所述MA的比特位索引交集确定，所述A中包括K个系统比特位，所述B中包括N-K个冻结比特位，所述编码比特序列的长度为N，所述R等于K/E；
所述处理单元，还用于对所述编码比特序列进行速率匹配，得到目标编码比特序列，所述目标编码比特序列的长度为所述E，所述目标编码比特序列中的比特位的集合是所述MA的子集。
19.如权利要求18所述的装置，其特征在于，所述速率匹配包括缩短(shorten)和/或打孔(puncture)。
20.如权利要求18或19所述的装置，其特征在于，所述N个第二比特位中包括S1个shorten比特位和/或S2个puncture比特位，所述S2等于K-E和0中的最大值，所述S1等于N-K-E-S2。
21.如权利要求20所述的装置，其特征在于，所述A由所述N个第二比特位中除所述S1个shorten比特位、所述S2个puncture比特位外的后K个第二比特位构成；和/或，
所述B中包括所述N个第一比特位中与所述S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
22.如权利要求18-21中任一项所述的装置，其特征在于，所述处理单元对所述信息比特序列进行极化编码，确定编码比特序列时，具体用于根据所述信息比特序列和第一极化变换子矩阵，确定第一中间编码比特序列，其中所述第一极化变换子矩阵为所述极化变换矩阵中对应所述A的极化变换子矩阵；根据所述第一中间编码比特序列、所述C中的冻结比特位与所述D中的非冻结比特位相互映射的关系、以及所述B与所述MA的比特位索引交集，确定第二中间编码比特序列，其中所述第二中间编码比特序列长度等于所述MA包含的第二比特位的个数；根据所述第二中间编码比特序列、第二极化变换子矩阵、以及所述信息比特序列，确定所述编码比特序列，其中所述第二极化变换子矩阵为所述极化变换矩阵中对应所述MA的极化变换子矩阵。
23.如权利要求22所述的装置，其特征在于，所述信息比特序列的长度为K，包括所述信息比特序列的长度与所述信息比特对应的循环冗余校验CRC比特序列的长度和为K。
24.如权利要求23所述的装置，其特征在于，所述第一中间编码比特序列包括第三中间编码比特序列和所述CRC比特序列，所述第三中间编码比特序列根据所述信息比特序列和所述第一极化变换子矩阵确定，所述CRC比特序列根据所述第三中间编码比特序列确定。
25.如权利要求18-24中任一项所述的装置，其特征在于，所述C中的冻结比特位与所述D中的非冻结比特位相互映射包括：所述C中的冻结比特位与所述D中的非冻结比特位根据映射矩阵相互映射，所述映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，所述NC等于所述C中冻结比特位的个数。
26.如权利要求18-25中任一项所述的装置，其特征在于，所述N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
27.一种通信装置，其特征在于，包括输入输出单元和处理单元；
所述输入输出单元，用于获取待译码符号序列，所述待译码符号序列的长度为E；
所述处理单元，用于根据码率R或信息比特序列的长度K、系统比特位对应的对数似然比LLR，对所述待译码符号序列进行极化译码，确定所述信息比特序列，其中进行所述极化译码的极化码包括极化变换矩阵和与所述极化变换矩阵对应的N个第一比特位和N个第二比特位，所述N个第二比特位中包括系统比特位集合A和非系统比特位集合MA，所述N个第一比特位中包括冻结比特位集合B和非冻结比特位集合MB，所述B中存在冻结比特位子集C、所述MB中存在非冻结比特位子集D，所述C中的冻结比特位与所述D中的非冻结比特位相互映射，所述C根据所述B与所述A的比特位索引交集确定，所述D根据所述MB与所述MA的比特位索引交集确定，所述A中包括K个系统比特位，所述B中包括N-K个冻结比特位，所述K等于ER。
28.如权利要求27所述的装置，其特征在于，所述N个第二比特位中包括S1个缩短(shorten)比特位和/或S2个打孔(puncture)比特位，所述S2等于K-E和0中的最大值，所述S1等于N-K-E-S2。
29.如权利要求28所述的装置，其特征在于，所述A由所述N个第二比特位中除所述S1个shorten比特位、所述S2个puncture比特位外的后K个第二比特位构成；和/或，
所述B中包括所述N个第一比特位中与所述S1个shorten比特位、S2个puncture比特位对应的第一比特位，和按照信道可靠度或者码重选取的E个第一比特位。
30.如权利要求27-29中任一项所述的装置，其特征在于，所述处理单元对所述待译码符号序列进行极化译码，确定所述信息比特序列时，具体用于根据所述待译码符号序列、所述系统比特位对应的LLR、所述极化变换矩阵、所述C中的冻结比特位与所述D中的非冻结比特位相互映射的关系、以及所述B与所述MA的比特位索引交集，确定第一中间译码比特序列；根据所述第一中间译码比特序列和所述极化变换矩阵，确定所述信息比特序列。
31.如权利要求30所述的装置，其特征在于，所述信息比特序列的长度为所述K，包括所述信息比特序列的长度与所述信息比特序列对应的循环冗余校验CRC比特序列的长度的和为所述K。
32.如权利要求31所述的装置，其特征在于，所述第一中间译码比特序列中包括第二中间译码比特序列和所述CRC比特序列，所述CRC比特序列用于对所述第二中间译码比特序列进行校验，其中，所述第二中间译码比特序列中的比特位索引对应所述A中所述信息比特序列的比特位索引，所述CRC比特序列中的比特位索引对应所述A中除所述信息比特序列的比特位索引外的比特位索引。
33.如权利要求27-32中任一项所述的装置，其特征在于，所述C中的冻结比特位与所述D中的非冻结比特位相互映射包括：所述C中的冻结比特位与所述D中的非冻结比特位根据映射矩阵相互映射，所述映射矩阵为NC维的满秩矩阵或者为NC维的单位阵，所述NC等于所述C中冻结比特位的个数。
34.如权利要求27-33中任一项所述的装置，其特征在于，所述N为大于K+E的最小的2的整数次幂或大于max(K，E)的最小的2的整数次幂的2倍。
35.一种通信装置，其特征在于，包括处理器和接口电路，所述接口电路用于接收来自所述通信装置之外的其它通信装置的信号并传输至所述处理器，或将来自所述处理器的信号发送给所述通信装置之外的其它通信装置，所述处理器通过逻辑电路或执行代码指令用于实现如权利要求1-9中任一项所述的方法，或用于实现如权利要求10-17中任一项所述的方法。
36.一种计算机程序产品，其特征在于，包括程序代码，当所述程序代码被执行，使得如权利要求1-9中任一项所述的方法被实现，或如权利要求10-17中任一项所述的方法被实现。
37.一种芯片，其特征在于，所述芯片用于实现如权利要求1-9中任一项所述的方法，或用于实现如权利要求10-17中任一项所述的方法。
38.一种计算机可读存储介质，其特征在于，所述存储介质中存储有计算机程序或指令，当所述计算机程序或指令被执行时，使得如权利要求1-9中任一项所述的方法被实现，或如权利要求10-17中任一项所述的方法被实现。
CN202210564600.5A 2022-05-23 2022-05-23 一种编码、译码方法及装置 Pending CN117155410A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210564600.5A CN117155410A (zh) 2022-05-23 2022-05-23 一种编码、译码方法及装置
PCT/CN2023/091493 WO2023226690A1 (zh) 2022-05-23 2023-04-28 一种编码、译码方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210564600.5A CN117155410A (zh) 2022-05-23 2022-05-23 一种编码、译码方法及装置

Publications (1)

Publication Number Publication Date
CN117155410A true CN117155410A (zh) 2023-12-01

Family

ID=88904779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210564600.5A Pending CN117155410A (zh) 2022-05-23 2022-05-23 一种编码、译码方法及装置

Country Status (2)

Country Link
CN (1) CN117155410A (zh)
WO (1) WO2023226690A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273602B1 (en) * 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
CN108696333B (zh) * 2017-04-05 2021-10-01 华为技术有限公司 Polar码编解码的方法、装置和设备
CN110034843B (zh) * 2018-01-12 2022-06-14 华为技术有限公司 信道编码方法和编码装置
CN110233698B (zh) * 2018-03-06 2021-11-19 北京紫光展锐通信技术有限公司 极化码的编码及译码方法、发送设备、接收设备、介质
CN112886969B (zh) * 2019-11-30 2024-05-14 华为技术有限公司 一种极化码编码方法及装置

Also Published As

Publication number Publication date
WO2023226690A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
US11539457B2 (en) Method for encoding information in communication network
US11025278B2 (en) Polar coding encoding/decoding method and apparatus
CN108365848B (zh) 一种极性码的译码方法和装置
US10965322B2 (en) Polar code encoding method and apparatus
WO2019158031A1 (zh) 编码的方法、译码的方法、编码设备和译码设备
JP2022174079A (ja) 符号化方法、復号方法、装置、および装置
CN108282259B (zh) 一种编码方法及装置
WO2017121334A1 (zh) 一种数据处理的方法和装置
CN111082812B (zh) 使用路径度量解码输入数据的设备及使用其的解码方法
US11558068B2 (en) Method and apparatus for encoding polar code concatenated with CRC code
WO2021063217A1 (zh) 一种译码方法及装置
WO2021103978A1 (zh) 一种极化码编码方法及装置
WO2020077596A1 (zh) Ldpc码的译码方法和装置
KR20200093627A (ko) 내부 코드와 결부된 체계적 펑처링된 폴라 코드의 인코딩
US10673461B2 (en) Hybrid scheduling and latch-based pipelines for low-density parity-check decoding
CN111490798B (zh) 译码的方法和译码装置
CN117155410A (zh) 一种编码、译码方法及装置
WO2018141271A1 (zh) 数据处理的方法和装置
CN112737600B (zh) 译码方法和译码器
WO2023226689A1 (zh) 一种编码、译码方法及装置
CN111525980B (zh) 译码方法及装置
WO2019242022A1 (zh) 一种极化码译码方法及译码装置
WO2024055894A1 (zh) 一种编/译码方法及装置
WO2023051172A1 (zh) 编码方法、译码方法及装置
CN113067582A (zh) 一种并行译码方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication