CN117153859A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN117153859A
CN117153859A CN202210569869.2A CN202210569869A CN117153859A CN 117153859 A CN117153859 A CN 117153859A CN 202210569869 A CN202210569869 A CN 202210569869A CN 117153859 A CN117153859 A CN 117153859A
Authority
CN
China
Prior art keywords
layer
source
side wall
drain
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210569869.2A
Other languages
English (en)
Inventor
谭程
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202210569869.2A priority Critical patent/CN117153859A/zh
Publication of CN117153859A publication Critical patent/CN117153859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：形成位于互连槽侧壁上的初始侧墙结构以及覆盖初始侧墙结构的侧壁且填充互连槽的源漏互连层，初始侧墙结构包括依次堆叠于互连槽侧壁上的第一侧墙、牺牲侧墙和第二侧墙，初始侧墙结构的顶面低于第一介质层的顶面；去除牺牲侧墙以形成空气侧墙；在互连槽露出的第一介质层侧壁上形成密封空气侧墙顶部的自对准停止层；以自对准停止层为沿垂直于栅极结构延伸方向上的停止层，在第一介质层中形成与栅极结构顶部相接触的栅极插塞、以及在源漏互连层顶部形成与源漏互连层相接触的源漏插塞。本发明实施例有利于提高空气侧墙的形成质量和一致性，并增大形成栅极插塞、源漏插塞的工艺窗口。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。
晶体管结构内通常包括与栅极结构接触的栅极插塞，用于实现栅极结构与外部电路之间的电连接，还包括与源漏掺杂区接触的源漏互连结构，用于实现源漏掺杂区与外部电路之间的电连接。为了减小栅极结构与源漏互连结构之间的耦合电容，目前一种方案是在栅极结构与源漏互连结构之间形成空气侧墙(Air Gap Spacer)。空气具有比半导体工艺中常用介质材料(例如：低k介质材料或超低k介质材料等)更低的介电常数，有利于显著减小栅极结构与源漏互连结构之间的耦合电容。
但是，目前形成空气侧墙仍具有较大的挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高空气侧墙的形成质量和一致性，并增大形成栅极插塞、源漏插塞的工艺窗口。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；栅极结构，分立于基底上；源漏掺杂区，位于栅极结构两侧的基底内；第一介质层，覆盖源漏掺杂区以及栅极结构的顶部和侧壁；源漏互连层，位于源漏掺杂区顶部上的第一介质层中且与源漏掺杂区相接触；侧墙结构，位于栅极结构的侧壁与源漏互连层的侧壁之间，且侧墙结构的顶面低于第一介质层的顶面，侧墙结构包括位于栅极结构侧壁上的第一侧墙和位于源漏互连层侧壁上的第二侧墙、以及位于第一侧墙和第二侧墙之间的空气侧墙；自对准停止层，位于侧墙结构顶部的第一介质层中且密封空气侧墙的顶部；栅极插塞，位于栅极结构顶部的第一介质层中且与栅极结构顶部和自对准停止层的侧壁相接触；源漏插塞，位于源漏互连层顶部且与源漏互连层的顶部和自对准停止层的侧壁相接触。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，基底上形成有分立的栅极结构，栅极结构两侧的基底内形成有源漏掺杂区，源漏掺杂区上形成有覆盖栅极结构的侧壁和顶部的第一介质层；形成贯穿源漏掺杂区顶部上的第一介质层的互连槽；形成位于互连槽侧壁上的初始侧墙结构、以及覆盖初始侧墙结构的侧壁且填充互连槽的源漏互连层，初始侧墙结构包括依次堆叠于互连槽侧壁上的第一侧墙、牺牲侧墙和第二侧墙，源漏互连层与源漏掺杂区相接触，且初始侧墙结构的顶面低于第一介质层的顶面；去除牺牲侧墙，在第一侧墙和第二侧墙之间形成空气侧墙，空气侧墙和第一侧墙以及第二侧墙用于构成侧墙结构；在互连槽露出的第一介质层侧壁上形成密封空气侧墙顶部的自对准停止层；以自对准停止层为沿垂直于栅极结构延伸方向上的停止层，在第一介质层中形成与栅极结构顶部相接触的栅极插塞、以及在源漏互连层顶部形成与源漏互连层相接触的源漏插塞。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构，侧墙结构位于栅极结构的侧壁与源漏互连层的侧壁之间，即空气侧墙位于栅极结构的侧壁与源漏互连层的侧壁之间，与空气侧墙位于栅极结构的整个侧壁上相比，本发明实施例的空气侧墙的质量和一致性高；且侧墙结构的顶面低于第一介质层的顶面，半导体结构中还设置有自对准停止层，位于侧墙结构顶部的第一介质层中且密封空气侧墙的顶部，在栅极插塞和源漏插塞的形成步骤中，自对准停止层能够作为沿垂直于栅极结构延伸方向上的停止层，即通过自对准停止层能够实现形成栅极插塞和源漏插塞的自对准，有利于降低形成栅极插塞和源漏插塞的工艺难度、增大形成栅极插塞和源漏插塞的工艺窗口，且位于空气侧墙顶部的自对准停止层能够对空气侧墙起到保护作用，有利于降低形成栅极插塞和源漏插塞的过程中，对空气侧墙顶部造成误刻蚀的风险，进而降低空气侧墙被打开的风险，提升了半导体结构的性能。
本发明实施例提供的半导体结构的形成方法中，形成初始侧墙结构的步骤中，初始侧墙结构的顶面低于第一介质层的顶面，且初始侧墙结构仅位于互连槽内，有利于降低去除牺牲侧墙以形成空气侧墙的工艺难度、提高工艺友好度，相应有利于提高空气侧墙的形成质量和一致性；并且，在形成空气侧墙后，还在侧墙结构露出的互连槽的侧壁上形成密封空气侧墙顶部的自对准停止层，从而能够以自对准停止层为沿垂直于栅极结构延伸方向上的停止层，形成与栅极结构顶部相接触的栅极插塞、以及形成与源漏互连层顶部相接触的源漏插塞，即通过自对准停止层能够实现形成栅极插塞和源漏插塞的自对准，有利于降低形成栅极插塞和源漏插塞的工艺难度、增大形成栅极插塞和源漏插塞的工艺窗口，且位于空气侧墙顶部的自对准停止层能够对空气侧墙起到保护作用，有利于降低形成栅极插塞和源漏插塞的过程中，对空气侧墙顶部造成误刻蚀的风险，进而降低空气侧墙被打开的风险，提升了半导体结构的性能。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7是本发明半导体结构一实施例的结构示意图；
图8至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前形成空气侧墙仍具有较大的挑战。现结合一种半导体结构的形成方法，分析形成空气侧墙仍具有较大的挑战有待提高的原因。
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，基底10上形成有伪栅结构20，伪栅结构20两侧的基底10内形成有源漏掺杂区11；在伪栅结构20的侧壁上形成侧墙叠层30，侧墙叠层30包括第一侧墙31，第一侧墙31包括位于伪栅结构20侧壁的第一部分、以及与第一部分相连且延伸位于基底10部分顶面的第二部分，侧墙叠层30还包括位于第二部分的顶部以及第一部分的侧壁的牺牲侧墙32、以及位于牺牲侧墙32侧壁和第二部分侧壁的第二侧墙33；在伪栅结构20侧部的基底10上形成覆盖源漏掺杂区11的底部介质层12，覆盖侧墙叠层30的侧壁。
参考图2，去除伪栅结构20，在底部介质层12中形成栅极开口(图未示)；在栅极开口中形成栅极结构40。
参考图3，形成贯穿底部介质层12且与源漏掺杂区11相接触的源漏互连层50。
参考图4，在底部介质层12上形成牺牲介质层13，覆盖源漏互连层50、栅极结构40和侧墙叠层30；形成源漏插塞60，贯穿栅极结构40和侧墙叠层30两侧的牺牲介质层13和底部介质层12，并与源漏互连层50顶部接触；形成栅极插塞70，贯穿栅极结构40顶部的牺牲介质层13且与栅极结构40相接触。
参考图5，形成源漏插塞60和栅极插塞70后，去除牺牲介质层13和牺牲侧墙32，使第一侧墙31和第二侧墙33围成空气侧墙80。
参考图6，在底部介质层12上形成覆盖源漏插塞60和栅极插塞70侧壁的顶部介质层14，顶部介质层14密封空气侧墙80的顶部。
上述形成方法中，牺牲侧墙32位于栅极结构40的整个侧壁上，牺牲介质层13位于源漏插塞60和栅极插塞70侧部的整个底部介质层上，在去除牺牲介质层13和牺牲侧墙32的步骤中，去除的材料过多，不仅工艺友好度低，而且容易导致刻蚀的均匀性降低，进而导致空气侧墙80的均匀性差；并且，上述形成方法中，所形成的空气侧墙80仅位于栅极结构40和源漏互连层50之间，空气侧墙80的高度和宽度都无法灵活调整。
为了解决技术问题，本发明实施例提供一种半导体结构，侧墙结构位于栅极结构的侧壁与源漏互连层的侧壁之间，即空气侧墙位于栅极结构的侧壁与源漏互连层的侧壁之间，与空气侧墙位于栅极结构的整个侧壁上相比，本发明实施例的空气侧墙的质量和一致性高；且侧墙结构的顶面低于第一介质层的顶面，半导体结构中还设置有自对准停止层，位于侧墙结构顶部的第一介质层中且密封空气侧墙的顶部，在栅极插塞和源漏插塞的形成步骤中，自对准停止层能够作为沿垂直于栅极结构延伸方向上的停止层，即通过自对准停止层能够实现形成栅极插塞和源漏插塞的自对准，有利于降低形成栅极插塞和源漏插塞的工艺难度、增大形成栅极插塞和源漏插塞的工艺窗口，且位于空气侧墙顶部的自对准停止层能够对空气侧墙起到保护作用，有利于降低形成栅极插塞和源漏插塞的过程中，对空气侧墙顶部造成误刻蚀的风险，进而降低空气侧墙被打开的风险，提升了半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图7，示出了本发明半导体结构一实施例的结构示意图。
如图7所示，本实施例中，半导体结构包括：基底100；栅极结构110，分立于基底100上；源漏掺杂区120，位于栅极结构110两侧的基底100内；第一介质层130，覆盖源漏掺杂区120以及栅极结构110的顶部和侧壁；源漏互连层160，位于源漏掺杂区120顶部上的第一介质层130中且与源漏掺杂区120相接触；侧墙结构200，位于栅极结构110的侧壁与源漏互连层160的侧壁之间，且侧墙结构200的顶面低于第一介质层130的顶面，侧墙结构200包括位于栅极结构110侧壁上的第一侧墙51和位于源漏互连层160侧壁上的第二侧墙52、以及位于第一侧墙51和第二侧墙52之间的空气侧墙55；自对准停止层180，位于侧墙结构200顶部的第一介质层130中且密封空气侧墙55的顶部；栅极插塞250，位于栅极结构110顶部的第一介质层130中且与栅极结构110顶部和自对准停止层180的侧壁相接触；源漏插塞260，位于源漏互连层160顶部且与源漏互连层160的顶部和自对准停止层180的侧壁相接触。
基底100用于为半导体结构的形成提供工艺平台。本实施例中，基底100为立体型基底，包括衬底(图未示)和分立于衬底上的凸起部15、以及位于凸起部15上的沟道结构层35。另一些实施例中，基底可以为平面型基底。
本实施例中，衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。
凸起部15用于为沟道结构层35提供支撑作用。本实施例中，凸起部15的材料为硅。在其他实施例中，凸起部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本实施例中，凸起部15与衬底为一体型结构。
沟道结构层35用于提供场效应晶体管的导电沟道。本实施例中，沟道结构层35的材料与衬底的材料相同，沟道结构层35的材料为硅。在其他实施例中，沟道结构层的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成沟道结构层的半导体材料。
本实施例中，以形成全包围栅极晶体管为示例进行说明，沟道结构层35悬置于凸起部15上，沟道结构层35包括一个或多个间隔悬空设置的沟道层25。沟道层25用于提供全包围栅极晶体管的导电沟道。
在其他实施例中，还可以形成叉型栅极晶体管(Forksheet)。在另一些实施例中，还可以形成鳍式场效应晶体管(FinFET)，沟道结构层为鳍部。鳍部用于提供鳍式场效应晶体管的导电沟道。作为示例，鳍部与凸起部为一体型结构。
本实施例中，衬底上还形成有围绕凸起部15且暴露出沟道结构层35的隔离层115；栅极结构110位于隔离层115上。
隔离层115用于隔离相邻凸起部15，还用于隔离衬底与栅极结构110。本实施例中，隔离层115的材料包括氧化硅、氮氧化硅和氮化硅中的一种或几种。
栅极结构110用于控制场效应晶体管导电沟道的开启和关断。本实施例中，栅极结构110位于隔离层115上且横跨沟道结构层35。
具体地，本实施例中，沟道结构层35包括一个或多个间隔悬空设置的沟道层25，栅极结构110位于隔离层115上且包围沟道层25。在其他实施例中，当沟道结构层为鳍部时，栅极结构位于隔离层上，栅极结构横跨鳍部且覆盖鳍部的部分顶部和部分侧壁。
本实施例中，栅极结构110为金属栅极(Metal Gate)结构，栅极结构110通过后形成高k栅介质层形成金属栅极(high k last metal gate last)的工艺形成。
本实施例中，栅极结构110包括栅介质层(图未示)、位于栅介质层上的功函数层(图未示)以及位于功函数层上的栅电极层(图未示)。
栅介质层用于实现功函数层及电极材料层与沟道结构层之间的电隔离。
本实施例中，栅介质层包括高k栅介质层。高k栅介质层的材料为高k介质材料；其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。具体地，高k栅介质层的材料为HfO2。其他实施例中，高k栅介质层的材料还可选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
在另一些实施例中，栅介质层还可以包括栅氧化层和位于栅氧化层上的高k栅介质层。其中，栅氧化层的材料包括氧化硅和氮氧化硅中的一种或两种。在又一些实施例中，栅介质层还可以仅包括栅氧化层。
功函数层用于调节金属栅极结构的功函数，从而起到调节晶体管阈值电压的效果。当形成NMOS晶体管时，功函数层为N型功函数层，功函数层的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种；当形成PMOS晶体管时，功函数层为P型功函数层，功函数层的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
电极材料层作为电极，用于将金属栅极结构的电性引出，从而实现金属栅极结构与外部电路的电连接。本实施例中，电极材料层的材料为W。在其他实施例中，电极材料层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
在具体实施例中，栅极结构110的侧壁上还可以形成有栅极侧墙(图未示)，栅极侧墙用于对栅极结构110的侧壁起到保护作用，还用于定义源漏掺杂区120的形成位置。
栅极侧墙可以为单层或叠层结构。作为一种示例，栅极侧墙的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。
在器件工作时，源漏掺杂区120用于提供载流子源。具体地，本实施例中，源漏掺杂区120位于栅极结构110两侧的凸起部15上且与沟道结构层35的端部相接触。
本实施例中，源漏掺杂区120包括掺杂有离子的应力层，源漏掺杂区120还用于为沟道提供应力，从而提高沟道的载流子迁移率。
具体地，当形成NMOS晶体管时，源漏掺杂区120的材料为掺杂有N型离子的应力层，应力层的材料包括Si或SiC，应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，N型离子为P离子、As离子或Sb离子。
当形成PMOS晶体管时，源漏掺杂区120的材料为掺杂有P型离子的应力层，应力层的材料包括Si或SiGe，应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，P型离子为B离子、Ga离子或In离子。
第一介质层130用于隔离相邻的栅极结构110，还用于隔离相邻的源漏互连层160。此外，第一介质层130还用于隔离相邻的栅极插塞250、以及隔离栅极插塞250和源漏互连层160。
第一介质层130可以为单层或叠层结构。第一介质层130的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，第一介质层130包括：底部介质层131，位于栅极结构110的侧部且覆盖源漏掺杂区120；顶部介质层133，位于底部介质层131上且覆盖栅极结构110的顶部。
底部介质层131用于隔离相邻的栅极结构110。
本实施例中，底部介质层131为层间介质层(ILD)。底部介质层131为的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，底部介质层131为的材料为氧化硅。
顶部介质层133用于隔离相邻栅极插塞250，还用于隔离栅极插塞250与源漏互连层160。
顶部介质层133的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，顶部介质层133为的材料为氧化硅。
需要说明的是，本实施例中，第一介质层130还包括：第一刻蚀停止层132，位于底部介质层131上和顶部介质层133之间、以及栅极结构110与顶部介质层133之间。
第一刻蚀停止层132用于在栅极插塞250的形成过程中，定义刻蚀停止的位置，进而提高栅极插塞250的底部深度一致性，并降低栅极结构110顶部在工艺制程中受损的几率。
第一刻蚀停止层132选用与顶部介质层132以及底部介质层131均具有刻蚀选择性的材料。作为一种示例，第一刻蚀停止层132的材料包括氮化硅或碳氮化硅。
本实施例中，栅极结构110的侧壁与第一介质层130之间、以及源漏掺杂区120与第一介质层130之间还形成有接触刻蚀阻挡层135，接触刻蚀阻挡层135用于在源漏互连层160的形成步骤中，起到暂时定义刻蚀停止位置的作用，从而提高源漏互连层160的底部深度一致性，并降低源漏掺杂区120在工艺步骤中受损的几率。
接触刻蚀阻挡层135选用与第一介质层130的材料具有刻蚀选择性的材料。作为一示例，接触刻蚀阻挡层135的材料为氮化硅。
源漏互连层160与源漏掺杂区120相接触，用于实现源漏掺杂区120与外部电路之间的电连接。具体地，源漏互连层160用于实现源漏掺杂区120与源漏插塞260之间的电连接。
作为一示例，源漏互连层160的材料为铜。铜的电阻率较低，有利于改善后段RC延迟，提高芯片处理速度，同时还降低源漏互连层160的电阻，相应降低了功耗。其他实施例中，源漏互连层的材料还可以为钨或钴等导电材料。
本实施例中，源漏互连层160的顶面低于第一介质层130的顶面，从而能够在源漏互连层160顶面的第一介质层130中设置盖帽层190，盖帽层190覆盖自对准停止层180的侧壁，在源漏插塞260的形成步骤中，有利于进一步提高自对准停止层180在沿垂直于栅极结构110延伸方向上定义刻蚀停止位置的效果。
需要说明的是，在半导体领域中，源漏互连层160的高度越大，源漏互连层160的电阻也越大，因此，通过合理设置源漏互连层160的高度，使得源漏互连层160的电阻满足工艺要求。
作为一种示例，源漏互连层160的顶面与侧墙结构200的顶面相齐平，有利于降低源漏互连层160和侧墙结构200的形成难度，提高工艺兼容性。
侧墙结构200用于实现源漏互连层160和栅极结构110之间的隔离。位于栅极结构110侧壁的接触刻蚀阻挡层135用于作为阻挡层侧部，位于源漏掺杂区120顶面的接触刻蚀阻挡层135用于作为阻挡层底部。具体地，本实施例中，侧墙结构200位于阻挡层侧部与源漏互连层160之间，侧墙结构200还位于阻挡层底部上，从而在侧墙结构200的形成步骤中，接触刻蚀阻挡层135能够对源漏掺杂区120起到保护作用，进而进一步降低源漏掺杂区120受损的几率。
侧墙结构200的顶面低于第一介质层130的顶面，以便侧墙结构200顶部的第一介质层190内还剩余有空间用于设置自对准停止层180。
本实施例中，侧墙结构200的顶面齐平于或高于栅极结构110的顶面，即空气侧墙55的顶面齐平于或高于栅极结构110的顶面，进而保证空气侧墙55至少位于栅极结构110和源漏互连层160之间的区域中，相应提高空气侧墙55用于降低栅极结构110和源漏互连层160之间寄生电容的效果。
需要说明的是，沿垂直于基底100表面的方向，侧墙结构200顶面与第一介质层130顶面之间的距离不宜过小，否则容易导致位于侧墙结构200顶部的第一介质层130中的自对准停止层180的高度过小，进而容易增加形成栅极插塞250和源漏插塞260的过程中，自对准停止层180被完全消耗的风险，相应容易降低自对准停止层180用于定义沿垂直于栅极结构110延伸方向上的停止位置的效果。为此，本实施例中，沿垂直于基底100表面的方向，栅极结构110顶部与第一介质层130顶面之间的距离为第一距离，侧墙结构200的顶面与第一介质层130顶面之间的距离为第二距离，第二距离至少是第一距离的45％。
作为一种示例，侧墙结构200的顶面与第一刻蚀停止层132的顶面相齐平。
第一侧墙51和第二侧墙52用于实现栅极结构110与源漏互连层160之间的隔离，第一侧墙51和第二侧墙52还用于围成空气侧墙55。
本实施例中，第一侧墙51还延伸位于空气侧墙55的底部，从而空气侧墙55由第一侧墙51和第二侧墙52围成，且空气侧墙55不会暴露出源漏掺杂区120，有利于降低源漏掺杂区120受损的几率。
第一侧墙51和第二侧墙52选用与第一介质层130的材料之间具有刻蚀选择性的材料。作为一种示例，第一侧墙51的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。作为一种示例，第二侧墙52的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。
本实施例中，第一侧墙51的材料和第二侧墙52的材料相同，有利于提高工艺兼容性。本实施例中，第一侧墙51的材料和第二侧墙52的材料为低k介质材料，有利于进一步减小栅极结构110与源漏互连层160之间的寄生电容。
空气具有比半导体工艺中常用介质材料(例如：低k介质材料或超低k介质材料等)更低的介电常数，从而通过在侧墙结构200中设置空气侧墙55，有利于显著减小栅极结构110与源漏互连层160之间的耦合电容。
本实施例中，空气侧墙55通过去除牺牲侧墙形成，在半导体结构的形成过程中，牺牲侧墙仅位于互连槽内，有利于降低去除牺牲侧墙以形成空气侧墙55的工艺难度、提高工艺友好度，相应提高空气侧墙55的形成质量和一致性。
自对准停止层180用于在栅极插塞250和源漏插塞260的形成步骤中，作为沿垂直于栅极结构110延伸方向上的停止层，即通过自对准停止层180能够实现形成栅极插塞250和源漏插塞260的自对准，有利于降低形成栅极插塞250和源漏插塞260的工艺难度、增大形成栅极插塞250和源漏插塞260的工艺窗口，且自对准停止层180能够对空气侧墙55的顶部起到保护作用，有利于降低形成栅极插塞250和源漏插塞260的过程中，对空气侧墙55顶部造成误刻蚀的风险，进而降低空气侧墙55被打开的风险，提升了半导体结构的性能。
自对准停止层180选用与第一介质层130之间具有刻蚀选择性的材料。本实施例中，自对准停止层180的材料包括低k介质材料，从而自对准停止层180用于隔离相邻的栅极插塞250、相邻的源漏插塞260以及隔离源漏插塞260和栅极插塞250，有利于降低插塞之间的寄生电容。作为一种示例，自对准停止层180的材料包括碳氧化硅。
本实施例中，源漏互连层160的顶面低于第一介质层130的顶面；半导体结构还包括：盖帽层190，位于源漏互连层160的顶部且覆盖自对准停止层180的侧壁。
通过设置盖帽层190，从而在源漏插塞260的形成步骤中，盖帽层190与自对准停止层180之间具有刻蚀选择比，有利于进一步保障在形成源漏插塞260的步骤中，自对准停止层180用于实现沿垂直于栅极结构110延伸方向的自对准作用。
此外，本实施例中，半导体结构还包括位于第一介质层130上的第二介质层，源漏插塞260贯穿位于源漏互连层160顶部的盖帽层190和第二介质层，盖帽层190还用于在形成源漏插塞260的步骤中定义刻蚀停止的位置，进而提高源漏插塞260的刻蚀深度一致性，并降低源漏互连层160受损的几率。
为此，盖帽层190选用与自对准停止层180、第一介质层130之间均具有刻蚀选择性的材料。本实施例中，盖帽层190的材料包括氧化硅和氮化硅中的一种或两种。
本实施例中，半导体结构还包括：衬垫层170，位于侧墙结构200与自对准停止层180之间，衬垫层170密封空气侧墙55的顶部。衬垫层170用于在提前密封空气侧墙55的顶部，以保证空气侧墙55的顶部能够完全被密封。
本实施例中，衬垫层170还形成在空气侧墙55的内壁上，且在空气侧墙55的顶部拐角处衬垫层170相接触，从而实现对空气侧墙55顶部的密封。
本实施例中，衬垫层170的材料为氧化硅。
本实施例以在半导体结构中设置衬垫层170为示例进行说明。在其他实施例中，还可以省去衬垫层。
本实施例中，半导体结构还包括：第二介质层220，位于第一介质层130上且覆盖自对准停止层180和盖帽层190。
第二介质层220用于隔离相邻的栅极插塞250、相邻的源漏插塞260、以及隔离栅极插塞250和源漏插塞260。第二介质层220的材料为绝缘材料。作为一实施例，第二介质层220的材料为氧化硅。
本实施例中，半导体结构还包括：第二刻蚀停止层210，位于第一介质层130与第二介质层220之间、自对准停止层180与第二介质层220之间以及盖帽层190与第二介质层220之间。
第二刻蚀停止层210用于在源漏插塞260的形成过程中，暂时定义刻蚀停止的位置，进而提高刻蚀深度的一致性。
第二刻蚀停止层210选用与第二介质层220及第一介质层130和自对准停止层180之间均具有刻蚀选择性的材料。作为一种示例，第二刻蚀停止层210的材料包括氧化硅和氮化硅中的一种或两种。
栅极插塞250用于实现栅极结构110与外部电路之间的电连接。
栅极插塞250与自对准停止层180的侧壁相接触，是由于在栅极插塞250的形成步骤中，以自对准停止层180为沿垂直于栅极结构110延伸方向的停止层，进而实现形成栅极插塞250的自对准。
本实施例中，栅极插塞250贯穿栅极结构110顶部的第一介质层130和第二介质层220。具体地，栅极插塞250贯穿栅极结构110顶部的第一介质层130、第二刻蚀停止层210和第二介质层220。
栅极插塞250的材料为导电材料。本实施例中，栅极插塞250的材料为钨。其他实施例中，栅极插塞的材料还可以为铜或钴等导电材料。
源漏插塞260用于实现源漏互连层160与外部电路之间的电连接。
源漏插塞260与自对准停止层180的侧壁相接触，是由于在源漏插塞260的形成步骤中，以自对准停止层180为沿垂直于栅极结构110延伸方向的停止层，进而实现形成源漏插塞260的自对准。
本实施例中，源漏插塞260贯穿位于源漏互连层160顶部的盖帽层190。更具体地，源漏插塞260贯穿源漏互连层160顶部的盖帽层190、第二刻蚀停止层210和第二介质层220。
源漏插塞260的材料为导电材料。本实施例中，源漏插塞260的材料为钨。其他实施例中，源漏插塞的材料还可以为铜或钴等导电材料。
相应的，本发明还提供一种半导体结构的形成方法。图8至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
以下结合附图，对本实施例半导体结构的形成方法进行详细说明。
参考图8至图9，提供基底100，基底100上形成有分立的栅极结构110，栅极结构110两侧的基底100内形成有源漏掺杂区120，源漏掺杂区120上形成有覆盖栅极结构110的侧壁和顶部的第一介质层130。
基底100用于为后续工艺制程提供工艺平台。本实施例中，基底100为立体型基底，基底100包括衬底(图未示)和分立于衬底上的凸起部15、以及位于凸起部15上的沟道结构层35。另一些实施例中，基底还可以为平面型基底。
本实施例中，衬底为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。
凸起部15用于为沟道结构层35提供支撑作用。本实施例中，凸起部15的材料为硅。在其他实施例中，凸起部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本实施例中，凸起部15与衬底为一体型结构。
沟道结构层35用于提供场效应晶体管的导电沟道。本实施例中，沟道结构层35的材料与衬底的材料相同，沟道结构层35的材料为硅。在其他实施例中，沟道结构层的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成沟道结构层的半导体材料。
本实施例中，以形成全包围栅极晶体管为示例进行说明，沟道结构层35悬置于凸起部15上，沟道结构层35包括一个或多个间隔悬空设置的沟道层25。沟道层25用于提供全包围栅极晶体管的导电沟道。
在其他实施例中，还可以形成叉型栅极晶体管(Forksheet)。在另一些实施例中，当形成鳍式场效应晶体管(FinFET)时，沟道结构层为鳍部。鳍部用于提供鳍式场效应晶体管的导电沟道。作为示例，鳍部与凸起部为一体型结构。
本实施例中，衬底上还形成有围绕凸起部15且暴露出沟道结构层35的隔离层115；栅极结构110位于隔离层115上。
隔离层115用于隔离相邻凸起部15，还用于隔离衬底与栅极结构110。本实施例中，隔离层115的材料包括氧化硅、氮氧化硅和氮化硅中的一种或几种。
栅极结构110用于控制场效应晶体管导电沟道的开启和关断。本实施例中，栅极结构110位于隔离层115上且横跨沟道结构层35。
具体地，本实施例中，沟道结构层35包括一个或多个间隔悬空设置的沟道层25，栅极结构110位于隔离层115上且包围沟道层25。在其他实施例中，当沟道结构层为鳍部时，栅极结构位于隔离层上，栅极结构横跨鳍部且覆盖鳍部的部分顶部和部分侧壁。
本实施例中，栅极结构110为金属栅极(Metal Gate)结构，栅极结构110通过后形成高k栅介质层形成金属栅极(high k last metal gate last)的工艺形成。
本实施例中，栅极结构110包括栅介质层(图未示)、位于栅介质层上的功函数层(图未示)以及位于功函数层上的栅电极层(图未示)。
栅介质层用于实现功函数层及电极材料层与沟道结构层之间的电隔离。
本实施例中，栅介质层包括高k栅介质层。高k栅介质层的材料为高k介质材料；其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。具体地，高k栅介质层的材料为HfO2。其他实施例中，高k栅介质层的材料还可选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
在另一些实施例中，栅介质层还可以包括栅氧化层和位于栅氧化层上的高k栅介质层。其中，栅氧化层的材料包括氧化硅和氮氧化硅中的一种或两种。在又一些实施例中，栅介质层还可以仅包括栅氧化层。
功函数层用于调节金属栅极结构的功函数，从而起到调节晶体管阈值电压的效果。当形成NMOS晶体管时，功函数层为N型功函数层，功函数层的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种；当形成PMOS晶体管时，功函数层为P型功函数层，功函数层的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
电极材料层作为电极，用于将金属栅极结构的电性引出，从而实现金属栅极结构与外部电路的电连接。本实施例中，电极材料层的材料为W。在其他实施例中，电极材料层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
在具体实施例中，栅极结构110的侧壁上还可以形成有栅极侧墙(图未示)，栅极侧墙用于对栅极结构110的侧壁起到保护作用，还用于定义源漏掺杂区120的形成位置。
栅极侧墙可以为单层或叠层结构。作为一种示例，栅极侧墙的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。
在器件工作时，源漏掺杂区120用于提供载流子源。具体地，本实施例中，源漏掺杂区120位于栅极结构110两侧的凸起部15上且与沟道结构层35的端部相接触。
本实施例中，源漏掺杂区120包括掺杂有离子的应力层，源漏掺杂区120还用于为沟道提供应力，从而提高沟道的载流子迁移率。
具体地，当形成NMOS晶体管时，源漏掺杂区120的材料为掺杂有N型离子的应力层，应力层的材料包括Si或SiC，应力层为NMOS晶体管的沟道区提供拉应力作用，从而有利于提高NMOS晶体管的载流子迁移率，其中，N型离子为P离子、As离子或Sb离子。
当形成PMOS晶体管时，源漏掺杂区120的材料为掺杂有P型离子的应力层，应力层的材料包括Si或SiGe，应力层为PMOS晶体管的沟道区提供压应力作用，从而有利于提高PMOS晶体管的载流子迁移率，其中，P型离子为B离子、Ga离子或In离子。
第一介质层130用于隔离相邻的栅极结构110，在后续形成源漏互连层后，第一介质层130还用于隔离相邻的源漏互连层。此外，后续形成贯穿栅极结构110顶部的第一介质层130的栅极插塞，第一介质层130还用于隔离相邻的栅极插塞、以及隔离栅极插塞和源漏互连层。
第一介质层130可以为单层或叠层结构。第一介质层130的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
需要说明的是，本实施例中，栅极结构110的侧壁与第一介质层130之间、以及源漏掺杂区120与第一介质层130之间还形成有接触刻蚀阻挡层135，接触刻蚀阻挡层135用于在后续形成源漏互连层的步骤中，起到暂时定义刻蚀停止位置的作用，从而提高源漏互连层的底部深度一致性，并降低源漏掺杂区120在后续工艺步骤中受损的几率。
接触刻蚀阻挡层135选用与第一介质层130的材料具有刻蚀选择性的材料。作为一示例，接触刻蚀阻挡层135的材料为氮化硅。
以下结合附图对本实施例提供基底100的步骤进行详细说明。
如图8所示，提供基底100、分立于基底100上的栅极结构110、位于栅极结构110两侧基底100内的源漏掺杂区120以及位于栅极结构110的侧部且覆盖源漏掺杂区120的底部介质层131。
其中，底部介质层131用于隔离相邻的栅极结构110。
本实施例中，底部介质层131为层间介质层(ILD)。底部介质层131的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，底部介质层131为的材料为氧化硅。
具体地，本实施例中，提供基底，基底包括衬底、凸出于衬底的凸起部15、位于凸起部15上的一个或多个沟道叠层(图未示)，每个沟道叠层均包括牺牲层和位于牺牲层的沟道层25；形成横跨沟道叠层的伪栅结构(图未示)；在伪栅结构两侧的沟道叠层内形成源漏掺杂区120；在伪栅结构的侧壁上以及源漏掺杂区120上形成接触刻蚀阻挡层135；在接触刻蚀阻挡层135围成的区域内填充底部介质层131；去除伪栅结构，形成栅极开口(图未示)；去除栅极开口暴露出的牺牲层，形成通槽(图未示)，由凸起部15与相邻的沟道层25围成或由相邻的沟道层25围成；在栅极开口和通槽内形成栅极结构110。
如图9所示，在底部介质层131上形成顶部介质层133，顶部介质层133覆盖栅极结构110的顶部，顶部介质层133和底部介质层131共同用于构成第一介质层130。顶部介质层133用于隔离相邻栅极插塞，还用于隔离栅极插塞与源漏互连层。
顶部介质层133的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，顶部介质层133为的材料为氧化硅。
需要说明的是，本实施例中，在底部介质层131上形成顶部介质层133之前，半导体结构的形成方法还包括：在底部介质层131上形成第一刻蚀停止层132，覆盖栅极结构110的顶部。
第一刻蚀停止层132和底部介质层131以及顶部介质层133共同用于构成第一介质层130。
第一刻蚀停止层132用于在后续形成栅极插塞的过程中，定义刻蚀停止的位置，进而提高栅极插塞的底部深度一致性，并降低栅极结构110顶部在后续工艺中受损的几率。
第一刻蚀停止层132选用与顶部介质层133以及底部介质层131均具有刻蚀选择性的材料。作为一种示例，第一刻蚀停止层132的材料包括氮化硅或碳氮化硅。
参考图10，形成贯穿源漏掺杂区120顶部上的第一介质层130的互连槽140。互连槽140用于为形成源漏互连层提供空间位置。
本实施例中，在形成互连槽140的步骤中，接触刻蚀阻挡层135用于定义刻蚀停止的位置，从而提高互连槽140的刻蚀深度一致性，并降低源漏掺杂区120受损的几率。
因此，在形成互连槽140的步骤中，互连槽140暴露出接触刻蚀阻挡层135。
本实施例中，形成互连槽140的步骤包括：在第一介质层130上形成硬掩膜层145；以硬掩膜层145为掩膜，刻蚀第一介质层130，形成互连槽140。
参考图11至图14，形成位于互连槽140侧壁上的初始侧墙结构150、以及覆盖初始侧墙结构150的侧壁且填充互连槽140的源漏互连层160，初始侧墙结构150包括依次堆叠于互连槽140侧壁上的第一侧墙51、牺牲侧墙53和第二侧墙52，源漏互连层160与源漏掺杂区120相接触，且初始侧墙结构150的顶面低于第一介质层130的顶面。
初始侧墙结构150用于后续形成侧墙结构，以实现源漏互连层160与栅极结构110之间的隔离。
初始侧墙结构150的顶面低于第一介质层130的顶面，以便在后续去除牺牲侧墙53以形成空气侧墙后，初始侧墙结构150顶部的互连槽140内还剩余有空间用于形成自对准停止层。
需要说明的是，本实施例中，在形成互连槽140之后，在互连槽140的侧壁上形成初始侧墙结构150，牺牲侧墙53相应也仅位于互连槽140中，在后续去除牺牲侧墙53以形成空气侧墙的步骤中，所去除的牺牲侧墙53的材料较少，有利于降低形成空气侧墙的工艺难度、并提高工艺兼容性。
而且，本实施例中，在形成互连槽140之后，在互连槽140的侧壁上形成初始侧墙结构150，从而能够通过调整第一侧墙51、牺牲侧墙53和第二侧墙52的厚度，灵活调整后续空气侧墙的尺寸、以及源漏互连层160的宽度。
此外，在形成初始侧墙结构150的步骤中，还能够通过调整初始侧墙结构150的高度，进而灵活后续空气侧墙的高度。
本实施例中，初始侧墙结构150的顶面齐平于或高于栅极结构110的顶面，即牺牲侧墙53的顶面齐平于或高于栅极结构110的顶面，进而在后续去除牺牲侧墙53以形成空气侧墙后，空气侧墙的顶面齐平于或高于栅极结构110的顶面，进而保证空气侧墙至少位于栅极结构110和源漏互连层160之间的区域中，相应提高空气侧墙用于降低栅极结构110和源漏互连层160之间寄生电容的效果。
需要说明的是，沿垂直于基底100表面的方向，初始侧墙结构150的顶面与第一介质层130顶面之间的距离不宜过小，否则容易导致后续形成在侧墙结构顶部的互连槽140侧壁的自对准停止层的高度过小，进而容易增加后续形成栅极插塞和源漏插塞的过程中，自对准停止层被完全消耗的风险，相应容易降低自对准停止层用于定义沿垂直于栅极结构110延伸方向上的停止位置的效果。为此，本实施例中，沿垂直于基底100表面的方向，栅极结构110顶部与第一介质层130顶面之间的距离为第一距离，初始侧墙结构150的顶面与第一介质层130顶面之间的距离为第二距离，第二距离至少是第一距离的45％。
作为一种示例，初始侧墙结构150顶面与第一刻蚀停止层132顶面相齐平。
具体地，本实施例中，互连槽140的底部暴露出接触刻蚀阻挡层135，初始侧墙结构150相应形成在接触刻蚀阻挡层135上，接触刻蚀阻挡层135能够在形成初始侧墙结构150的步骤中，对源漏掺杂区120起到保护作用，进而进一步降低源漏掺杂区120受损的几率。
其中，第一侧墙51和第二侧墙52用于实现栅极结构110与源漏互连层160之间的隔离，在后续去除牺牲侧墙53后，第一侧墙51和第二侧墙52还用于围成空气侧墙。
本实施例中，第一侧墙51还延伸位于互连槽140的底部与牺牲侧墙53之间，从而后续去除牺牲侧墙53形成空气侧墙后，空气侧墙由第一侧墙51和第二侧墙52围成，且空气侧墙不会暴露出源漏掺杂区120，有利于降低源漏掺杂区120受损的几率。
第一侧墙51和第二侧墙52选用与第一介质层130的材料之间具有刻蚀选择性的材料。作为一种示例，第一侧墙51的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。作为一种示例，第二侧墙52的材料包括氧化硅、低k介质材料和超低k介质材料中的一种或几种。
本实施例中，第一侧墙51的材料和第二侧墙52的材料相同，有利于提高工艺兼容性。本实施例中，第一侧墙51的材料和第二侧墙52的材料为低k介质材料，有利于进一步减小栅极结构110与源漏互连层160之间的寄生电容。
牺牲侧墙53用于为形成空气侧墙占据空间位置。
牺牲侧墙53选用易于去除且与第一侧墙51、第二侧墙52以及第一介质层130的材料之间具有刻蚀选择性的材料，从而降低后续去除牺牲侧墙53的难度，以及降低去除牺牲侧墙53对第一侧墙51、第二侧墙52以及第一介质层130造成损伤的几率
本实施例中，牺牲侧墙53的材料包括无定形硅、碳氧化硅、氧化硅、氮化硅、碳化硅、氮化硼、氧化铝、氮化铝和氮氧化硅中的一种或几种。作为一种示例，牺牲侧墙53的材料为无定形硅。
源漏互连层160与源漏掺杂区120相接触，用于实现源漏掺杂区120与外部电路之间的电连接。具体地，源漏互连层160用于实现源漏掺杂区120与后续的源漏插塞之间的电连接。
作为一示例，源漏互连层160的材料为铜。铜的电阻率较低，有利于改善后段RC延迟，提高芯片处理速度，同时还降低源漏互连层160的电阻，相应降低了功耗。其他实施例中，源漏互连层的材料还可以为钨或钴等导电材料。
本实施例中，在形成初始侧墙结构150和源漏互连层160的步骤中，源漏互连层160的顶面低于第一介质层130的顶面，从而后续能够在源漏互连层160顶面的互连槽140中形成盖帽层，盖帽层覆盖自对准停止层的侧壁，在后续形成与源漏互连层160顶部相接触的源漏插塞的步骤中，有利于进一步提高自对准停止层在沿垂直于栅极结构110延伸方向上定义刻蚀停止位置的效果。
需要说明的是，在半导体领域中，源漏互连层160的高度越大，源漏互连层160的电阻也越大，因此，在形成源漏互连层160的步骤中，通过合理设置源漏互连层160的高度，使得源漏互连层160的电阻满足工艺要求。
作为一种示例，在形成初始侧墙结构150和源漏互连层160的步骤中，源漏互连层160的顶面与初始侧墙结构150的顶面相齐平，有利于降低形成源漏互连层160和初始侧墙结构150的工艺难度，提高工艺兼容性。
作为一种示例，形成初始侧墙结构150和源漏互连层160的步骤包括：
如图11至图12所示，在互连槽140的侧壁上形成侧墙结构膜155。
侧墙结构膜155用于后续形成初始侧墙结构。
本实施例中，形成侧墙结构膜155的步骤包括：如图11所示，在互连槽140的侧壁和底部形成第一侧墙膜55；在第一侧墙膜55的侧壁上形成第二侧墙膜56；去除第二侧墙膜56露出的位于互连槽140底部的第一侧墙膜55；如图12所示，在第二侧墙膜56的侧壁上形成第三侧墙膜57，第三侧墙膜57还覆盖位于互连槽140底部的第一侧墙膜55的侧壁。
本实施例中，在形成侧墙结构膜155的步骤中，接触刻蚀阻挡层135能够起到定义刻蚀停止位置的作用，有利于提高刻蚀深度的一致性、并降低源漏掺杂区120受损的几率。
第一侧墙膜55用于后续形成第一侧墙。本实施例中，形成第一侧墙膜55的工艺包括原子层沉积工艺。
第二侧墙膜56用于后续形成牺牲侧墙。
具体地，形成第二侧墙膜56的步骤包括：在第一侧墙膜55上保型覆盖第一侧墙材料层(图未示)；采用各向异性的刻蚀工艺，刻蚀第一侧墙材料层，剩余位于互连槽140侧壁的第一侧墙膜55侧壁上的第一侧墙材料层用于作为第二侧墙膜56。
本实施例中，形成第一侧墙材料层的工艺包括原子层沉积工艺。
本实施例中，所述各向异性的刻蚀工艺包括各向异性的干法刻蚀工艺。
其中，在采用各向异性的刻蚀工艺，刻蚀第一侧墙材料层之后，接着采用各向异性的刻蚀工艺，刻蚀第一侧墙膜55。
第三侧墙膜57用于后续形成第二侧墙。
本实施例中，形成第三侧墙膜57的步骤包括：在第二侧墙膜56的侧壁上、位于互连槽140底部的第一侧墙膜55的侧壁上、以及互连槽140的底部上形成第二侧墙材料层(图未示)；采用各向异性的刻蚀工艺，去除位于互连槽140底部的第二侧墙材料层，剩余位于第二侧墙膜56的侧壁上、位于互连槽140底部的第一侧墙膜55的侧壁上的第二侧墙材料层用于作为第三侧墙膜57。
本实施例中，形成第二侧墙材料层的工艺包括原子层沉积工艺。
本实施例中，所述各向异性的刻蚀工艺包括各向异性的干法刻蚀工艺。
需要说明的是，本实施例中，采用各向异性的刻蚀工艺，去除位于互连槽140底部的第二侧墙材料层后，还去除第三侧墙膜57暴露出的接触刻蚀阻挡层135，从而暴露出源漏掺杂区120，以便源漏互连层与源漏掺杂区120相接触。
如图13所示，在互连槽140内填充初始互连层165，初始互连层165与源漏掺杂区120相接触且覆盖侧墙结构膜155的侧壁。
初始互连层165用于后续形成源漏互连层。
本实施例中，形成初始互连层165的步骤包括：在互连槽140内填充互连材料层(图未示)，互连材料层还形成在硬掩膜层145上；采用平坦化工艺，去除高于第一介质层130顶面的互连材料层和硬掩膜层145。
本实施例中，采用化学气相沉积工艺、物理气相沉积工艺和电化学镀膜工艺中的一种或几种，形成互连材料层。本实施例中，平坦化工艺包括化学机械平坦化工艺。
如图14所示，去除部分高度的初始互连层165和侧墙结构膜155，剩余的初始互连层165用于作为源漏互连层160，剩余的侧墙结构膜155用于作为初始侧墙结构150。具体地，本实施例中，去除高于栅极结构110顶部的初始互连层165和侧墙结构膜155。
本实施例中，去除部分高度的初始互连层165和侧墙结构膜155的步骤包括：去除部分高度的初始互连层165，剩余的初始互连层165用于作为源漏互连层160；去除源漏互连层160暴露出的侧墙结构膜155。
本实施例中，去除源漏互连层160暴露出的侧墙结构膜155，从而使剩余侧墙结构膜155的顶面与源漏互连层160的顶面相齐平。
本实施例中，去除部分高度的初始互连层165的工艺包括各向异性的刻蚀工艺；去除部分高度的侧墙结构膜155的工艺包括各向同性的刻蚀工艺。
参考图15，去除牺牲侧墙53，在第一侧墙51和第二侧墙52之间形成空气侧墙55，空气侧墙55和第一侧墙51以及第二侧墙52用于构成侧墙结构200。
侧墙结构200用于实现源漏互连层160和栅极结构110之间的隔离。
空气具有比半导体工艺中常用介质材料(例如：低k介质材料或超低k介质材料等)更低的介电常数，从而通过形成空气侧墙55，有利于显著减小栅极结构110与源漏互连层160之间的耦合电容。
本实施例中，初始侧墙结构150的顶面低于第一介质层130的顶面，且初始侧墙结构150仅位于互连槽140内，有利于降低去除牺牲侧墙53以形成空气侧墙55的工艺难度、提高工艺友好度，进而有利于提高空气侧墙55的形成质量和一致性。
本实施例中，采用各向同性的刻蚀工艺，去除牺牲侧墙53。各向同性的刻蚀工艺具有各向同性刻蚀的特性，且间隙刻蚀能力强，有利于将牺牲侧墙53去除干净，降低牺牲侧墙53产生残留的几率。
具体地，各向同性的刻蚀工艺包括干法和湿法刻蚀工艺中的一种或两种。作为一种示例，采用干法刻蚀工艺去除牺牲侧墙53。干法刻蚀工艺采用的刻蚀气体包括NF3和HF，干法刻蚀工艺通过解离NF3和HF气体形成较高活性的等离子体，通过等离子体对牺牲侧墙53进行蚀刻，有利于将牺牲侧墙53去除干净，且能够实现较高的刻蚀选择比。
参考图16，半导体结构的形成方法还包括：在形成空气侧墙55之后，且在形成自对准停止层之前，在侧墙结构200露出的互连槽140的底部和侧壁形成衬垫层170，衬垫层170密封空气侧墙55的顶部。
衬垫层170用于在形成自对准停止层之前，提前密封空气侧墙55的顶部，以保证空气侧墙55的顶部能够完全被密封。
本实施例中，衬垫层170还形成在空气侧墙55的内壁上，且在空气侧墙55的顶部拐角处衬垫层170相接触，从而实现对空气侧墙55顶部的密封。
本实施例中，衬垫层170的材料为氧化硅。
本实施例中，采用原子层沉积工艺，形成衬垫层170。原子层沉积工艺具有较强的阶梯覆盖能力，且能够形成较薄的膜层，从而使衬垫层170的厚度较小，有利于防止衬垫层170将空气侧墙55填充满，同时还能够在空气侧墙55的顶部拐角处，将空气侧墙55进行密封。
本实施例以形成衬垫层170为示例进行说明。在其他实施例中，还可以省去衬垫层。
参考图17，在互连槽140露出的第一介质层130侧壁上形成密封空气侧墙55顶部的自对准停止层180。
在形成与栅极结构110顶部相接触的栅极插塞、以及形成与源漏互连层160顶部相接触的源漏插塞的步骤中，自对准停止层180用于作为沿垂直于栅极结构110延伸方向上的停止层，即通过自对准停止层180能够实现形成栅极插塞和源漏插塞的自对准，有利于降低形成栅极插塞和源漏插塞的工艺难度、增大形成栅极插塞和源漏插塞的工艺窗口，且位于空气侧墙55顶部的自对准停止层180能够对空气侧墙55起到保护作用，有利于降低形成栅极插塞和源漏插塞的过程中，对空气侧墙55顶部造成误刻蚀的风险，进而降低空气侧墙55被打开的风险，提升了半导体结构的性能。
自对准停止层180选用与第一介质层130之间具有刻蚀选择性的材料。本实施例中，自对准停止层180的材料包括低k介质材料，从而在后续形成栅极插塞和源漏插塞后，自对准停止层180用于隔离相邻的栅极插塞、相邻的源漏插塞以及隔离源漏插塞和栅极插塞，有利于降低插塞之间的寄生电容。作为一种示例，自对准停止层180的材料包括碳氧化硅。
本实施例中，形成自对准停止层180的步骤包括：在互连槽140露出的第一介质层130侧壁、和第一介质层130顶部上形成自对准停止材料层(图未示)，自对准停止材料层密封空气侧墙55顶部；采用各向异性的刻蚀工艺，刻蚀自对准停止材料层，剩余位于互连槽140露出的第一介质层130侧壁且密封空气侧墙55顶部的自对准停止材料层作为自对准停止层180。
本实施例中，源漏互连层160的顶部低于第一介质层130的顶部，因此，在形成自对准停止材料层的步骤中，自对准停止材料层形成在互连槽140露出的第一介质层120侧壁、第一介质层130顶部和源漏互连层160顶部，且密封空气侧墙55。
本实施例中，形成自对准停止材料层的工艺包括原子层沉积工艺和化学气相沉积工艺中的一种或两种。
本实施例中，各向异性的刻蚀工艺为各向异性的干法刻蚀工艺。采用各向异性的干法刻蚀工艺，去除位于第一介质层130顶部和源漏互连层160顶部的自对准停止材料层。
继续参考图17，半导体结构的形成方法还包括：在形成自对准停止层180后，且在形成栅极插塞和源漏插塞之前，在源漏互连层160的顶部形成覆盖自对准停止层180的侧壁且填充互连槽140的盖帽层190。
通过形成盖帽层190，从而在后续形成源漏插塞的步骤中，盖帽层190与自对准停止层180之间具有刻蚀选择比，有利于进一步保障在形成源漏插塞的步骤中，自对准停止层180用于实现沿垂直于栅极结构延伸方向的自对准作用。
此外，本实施例中，后续在第一介质层130上形成第二介质层，在形成源漏插塞的步骤中，源漏插塞贯穿位于源漏互连层160顶部的盖帽层190和第二介质层，盖帽层190还用于在形成源漏插塞的步骤中定义刻蚀停止的位置，进而提高源漏插塞的刻蚀深度一致性，并降低源漏互连层160受损的几率。
为此，盖帽层190选用与自对准停止层180、第一介质层130之间均具有刻蚀选择性的材料。本实施例中，盖帽层190的材料包括氧化硅和氮化硅中的一种或两种。
本实施例中，形成盖帽层190的步骤包括：在源漏互连层160的顶部形成覆盖自对准停止层180侧壁的盖帽材料层(图未示)，盖帽材料层还形成在第一介质层130和自对准停止层180的顶部上；去除位于第一介质层130和自对准停止层180的顶部上的盖帽材料层，剩余位于互连槽140内的盖帽材料层用于作为盖帽层190。
本实施例中，采用化学气相沉积工艺，形成盖帽材料层。
本实施例中，采用平坦化工艺(例如：化学机械平坦化工艺)，去除位于第一介质层130和自对准停止层180的顶部上的盖帽材料层。
参考图18，在形成自对准停止层180之后，且在形成栅极插塞和源漏插塞之前，半导体结构的形成方法还包括：在第一介质层130上形成第二介质层220，第二介质层220覆盖自对准停止层180。
第二介质层220用于隔离相邻的栅极插塞、相邻的源漏插塞、以及隔离栅极插塞和源漏插塞。本实施例中，第二介质层220形成在第一介质层130上、自对准停止层180和盖帽层190上。
第二介质层220的材料为绝缘材料。作为一实施例，第二介质层220的材料为氧化硅。
本实施例中，在形成自对准停止层180后，且在形成第二介质层220之前，半导体结构的形成方法还包括：在第一介质层130上形成第二刻蚀停止层210，第二刻蚀停止层210覆盖第一介质层130上、自对准停止层180和盖帽层190。
第二刻蚀停止层210用于在后续形成源漏插塞的过程中，暂时定义刻蚀停止的位置，进而提高刻蚀深度的一致性。
第二刻蚀停止层210选用与第二介质层220及第一介质层130和自对准停止层180之间均具有刻蚀选择性的材料。作为一种示例，第二刻蚀停止层210的材料包括氧化硅和氮化硅中的一种或两种。
参考图19至图20，以自对准停止层180为沿垂直于栅极结构110延伸方向上的停止层，在第一介质层130中形成与栅极结构110顶部相接触的栅极插塞250、以及在源漏互连层160顶部形成与源漏互连层160相接触的源漏插塞260。
以自对准停止层180为沿垂直于栅极结构110延伸方向上的停止层，形成栅极插塞250和形成源漏插塞260，即通过自对准停止层180能够实现形成栅极插塞250和源漏插塞260的自对准，有利于降低形成栅极插塞250和源漏插塞260的工艺难度、增大形成栅极插塞250和源漏插塞260的工艺窗口，且位于空气侧墙55顶部的自对准停止层180能够对空气侧墙55起到保护作用，有利于降低形成栅极插塞250和源漏插塞260的过程中，对空气侧墙55顶部造成误刻蚀的风险，进而降低空气侧墙55被打开的风险，提升了半导体结构的性能。
栅极插塞250用于实现栅极结构110与外部电路之间的电连接。
本实施例中，栅极插塞250贯穿栅极结构110顶部的第一介质层130和第二介质层220。具体地，栅极插塞250贯穿栅极结构110顶部的第一介质层130、第二刻蚀停止层210和第二介质层220。
栅极插塞250的材料为导电材料。本实施例中，栅极插塞250的材料为钨。其他实施例中，栅极插塞的材料还可以为铜或钴等导电材料。
源漏插塞260用于实现源漏互连层160与外部电路之间的电连接。
本实施例中，在形成源漏插塞260的步骤中，源漏插塞260贯穿位于源漏互连层160顶部的盖帽层190。更具体地，源漏插塞260贯穿源漏互连层160顶部的盖帽层190、第二刻蚀停止层210和第二介质层220。
源漏插塞260的材料为导电材料。本实施例中，源漏插塞260的材料为钨。其他实施例中，源漏插塞的材料还可以为铜或钴等导电材料。
本实施例中，形成栅极插塞250的步骤包括：如图19所示，以自对准停止层180为沿垂直于栅极结构110延伸方向上的停止层，形成贯穿栅极结构110顶部的第一介质层130的栅极接触孔270；如图20所示，在栅极接触孔270内形成栅极插塞250。
其中，在形成栅极接触孔270的步骤中，自对准停止层180能够起到定义沿垂直于栅极结构延伸方向的刻蚀停止位置的作用，进而实现栅极接触孔270刻蚀工艺的自对准，并降低空气侧墙55顶部受损的几率。
本实施例中，采用化学气相沉积工艺、物理气相沉积工艺和电化学镀膜工艺中的一种或几种，在栅极接触孔270内形成栅极插塞250。
本实施例中，形成源漏插塞260的步骤包括：如图19所示，以自对准停止层180为沿垂直于栅极结构110延伸方向上的停止层，形成贯穿源漏互连层160顶部的盖帽层190的源漏接触孔280；如图20所示，在源漏接触孔280内形成源漏插塞260。
其中，在形成源漏接触孔280的步骤中，自对准停止层180能够定义沿垂直于栅极结构110延伸方向上的刻蚀停止位置，从而实现源漏接触孔280刻蚀工艺的自对准，并降低空气侧墙55顶部受损的几率。
本实施例中，采用化学气相沉积工艺、物理气相沉积工艺和电化学镀膜工艺中的一种或几种，在源漏接触孔280内形成源漏插塞260。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基底；
栅极结构，分立于所述基底上；
源漏掺杂区，位于所述栅极结构两侧的基底内；
第一介质层，覆盖所述源漏掺杂区以及所述栅极结构的顶部和侧壁；
源漏互连层，位于所述源漏掺杂区顶部上的第一介质层中且与所述源漏掺杂区相接触；
侧墙结构，位于所述栅极结构的侧壁与源漏互连层的侧壁之间，且所述侧墙结构的顶面低于第一介质层的顶面，所述侧墙结构包括位于所述栅极结构侧壁上的第一侧墙和位于所述源漏互连层侧壁上的第二侧墙、以及位于所述第一侧墙和第二侧墙之间的空气侧墙；
自对准停止层，位于所述侧墙结构顶部的第一介质层中且密封所述空气侧墙的顶部；
栅极插塞，位于所述栅极结构顶部的第一介质层中且与所述栅极结构顶部和自对准停止层的侧壁相接触；
源漏插塞，位于所述源漏互连层顶部且与源漏互连层的顶部和自对准停止层的侧壁相接触。
2.如权利要求1所述的半导体结构，其特征在于，所述源漏互连层的顶面低于所述第一介质层的顶面；
所述半导体结构还包括：盖帽层，位于所述源漏互连层的顶部且覆盖所述自对准停止层的侧壁；
所述源漏插塞贯穿所述源漏互连层顶部的所述盖帽层。
3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：第二介质层，位于所述第一介质层上且覆盖所述自对准停止层和盖帽层；
所述栅极插塞贯穿位于所述栅极结构顶部的所述第一介质层和第二介质层；
所述源漏插塞贯穿位于所述源漏插塞顶部的所述盖帽层和第二介质层。
4.如权利要求2所述的半导体结构，其特征在于，所述自对准停止层的材料包括低k介质材料；所述盖帽层的材料包括氧化硅和氮化硅中的一种或两种。
5.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构的顶面齐平于或高于所述栅极结构的顶面。
6.如权利要求1至5中任一项所述的半导体结构，其特征在于，所述源漏互连层的顶面与所述侧墙结构的顶面相齐平。
7.如权利要求1至5中任一项所述的半导体结构，其特征在于，所述半导体结构还包括：衬垫层，位于所述侧墙结构与所述自对准停止层之间，所述衬垫层密封所述空气侧墙的顶部。
8.如权利要求7所述的半导体结构，其特征在于，所述衬垫层的材料包括氧化硅。
9.如权利要求1至5中任一项所述的半导体结构，其特征在于，所述第一侧墙还延伸位于所述空气侧墙的底部。
10.如权利要求1至5中任一项所述的半导体结构，其特征在于，沿垂直于基底表面的方向，所述栅极结构顶部与第一介质层顶面之间的距离为第一距离，所述侧墙结构的顶面与第一介质层顶面之间的距离为第二距离，所述第二距离至少是第一距离的45％。
11.如权利要求1至5中任一项所述的半导体结构，其特征在于，所述第一介质层包括：底部介质层，位于所述栅极结构的侧部且覆盖所述源漏掺杂区；顶部介质层，位于所述底部介质层上且覆盖栅极结构的顶部。
12.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有分立的栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂区，所述源漏掺杂区上形成有覆盖所述栅极结构的侧壁和顶部的第一介质层；
形成贯穿所述源漏掺杂区顶部上的第一介质层的互连槽；
形成位于所述互连槽侧壁上的初始侧墙结构、以及覆盖初始侧墙结构的侧壁且填充互连槽的源漏互连层，所述初始侧墙结构包括依次堆叠于所述互连槽侧壁上的第一侧墙、牺牲侧墙和第二侧墙，所述源漏互连层与源漏掺杂区相接触，且所述初始侧墙结构的顶面低于所述第一介质层的顶面；
去除所述牺牲侧墙，在所述第一侧墙和第二侧墙之间形成空气侧墙，所述空气侧墙和第一侧墙以及第二侧墙用于构成侧墙结构；
在所述互连槽露出的第一介质层侧壁上形成密封所述空气侧墙顶部的自对准停止层；
以所述自对准停止层为沿垂直于栅极结构延伸方向上的停止层，在所述第一介质层中形成与栅极结构顶部相接触的栅极插塞、以及在所述源漏互连层顶部形成与源漏互连层相接触的源漏插塞。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在形成所述初始侧墙结构和所述源漏互连层的步骤中，所述源漏互连层的顶面低于所述第一介质层的顶面；
所述半导体结构的形成方法还包括：在形成所述自对准停止层后，且在形成所述栅极插塞和源漏插塞之前，在所述源漏互连层的顶部形成覆盖所述自对准停止层的侧壁且填充互连槽的盖帽层；
在形成所述源漏插塞的步骤中，所述源漏插塞贯穿位于所述源漏互连层顶部的所述盖帽层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述初始侧墙结构和源漏互连层的步骤包括：在所述互连槽的侧壁上形成侧墙结构膜；在所述互连槽内填充初始互连层，所述初始互连层与所述源漏掺杂区相接触且覆盖所述侧墙结构膜的侧壁；
去除部分高度的所述初始互连层和所述侧墙结构膜，剩余的所述初始互连层用于作为所述源漏互连层，剩余的所述侧墙结构膜用于作为所述初始侧墙结构。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，去除部分高度的所述初始互连层和所述侧墙结构膜的步骤包括：去除部分高度的所述初始互连层，剩余的所述初始互连层用于作为所述源漏互连层；
去除所述源漏互连层暴露出的所述侧墙结构膜。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述自对准停止层之后，且在形成所述栅极插塞和源漏插塞之前，所述半导体结构的形成方法还包括：在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述自对准停止层；
所述栅极插塞贯穿所述栅极结构顶部的所述第一介质层和第二介质层；所述源漏插塞贯穿所述源漏互连层顶部的盖帽层和第二介质层。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述栅极插塞的步骤包括：以所述自对准停止层为沿垂直于栅极结构延伸方向上的停止层，形成贯穿所述栅极结构顶部的第一介质层的栅极接触孔；在所述栅极接触孔内形成所述栅极插塞；
形成所述源漏插塞的步骤包括：以所述自对准停止层为沿垂直于栅极结构延伸方向上的停止层，形成贯穿所述源漏互连层顶部的盖帽层的源漏接触孔；在所述源漏接触孔内形成所述源漏插塞。
18.如权利要求12所述的半导体结构的形成方法，其特征在于，所述初始侧墙结构的顶面齐平于或高于所述栅极结构的顶面。
19.如权利要求12至18中任一项所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述空气侧墙之后，且在形成所述自对准停止层之前，在所述侧墙结构露出的互连槽的底部和侧壁形成衬垫层，所述衬垫层密封所述空气侧墙的顶部。
20.如权利要求12至18中任一项所述的半导体结构的形成方法，其特征在于，提供基底的步骤包括：提供基底、分立于所述基底上的栅极结构、位于所述栅极结构两侧基底内的源漏掺杂区以及位于所述栅极结构的侧部且覆盖所述源漏掺杂区的底部介质层；
在所述底部介质层上形成顶部介质层，所述顶部介质层覆盖所述栅极结构的顶部，所述顶部介质层和所述底部介质层共同用于构成所述第一介质层。
CN202210569869.2A 2022-05-24 2022-05-24 半导体结构及其形成方法 Pending CN117153859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210569869.2A CN117153859A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210569869.2A CN117153859A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117153859A true CN117153859A (zh) 2023-12-01

Family

ID=88906712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210569869.2A Pending CN117153859A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117153859A (zh)

Similar Documents

Publication Publication Date Title
US20220209003A1 (en) Semiconductor structure and method for forming the same
US10283617B1 (en) Hybrid spacer integration for field-effect transistors
CN111863711B (zh) 半导体结构及其形成方法
US20230223452A1 (en) Semiconductor structure and forming method thereof
US11164949B2 (en) Semiconductor structure and method formation method thereof
CN114334827A (zh) 半导体结构及其形成方法
US20220037209A1 (en) Method for manufacturing semiconductor structure
CN113539969B (zh) 半导体结构及其形成方法
CN115966599A (zh) 半导体结构及其形成方法
CN112309858B (zh) 半导体结构及其形成方法
CN111554578B (zh) 半导体结构及其形成方法
CN114823894A (zh) 半导体结构及其形成方法
CN114975580A (zh) 半导体结构及其形成方法
CN114975581A (zh) 半导体结构及其形成方法
CN117153859A (zh) 半导体结构及其形成方法
CN112151381A (zh) 半导体结构及其形成方法
US20230411469A1 (en) Semiconductor structure and formation method thereof
US20220328642A1 (en) Semiconductor structure and forming method thereof
US20230299075A1 (en) Semiconductor structure and method for forming same
CN111863710B (zh) 半导体结构及其形成方法
CN114068394B (zh) 半导体结构的形成方法
CN117133716A (zh) 半导体结构及其形成方法
CN111627854B (zh) 半导体结构及其形成方法
CN117012782A (zh) 半导体结构及其形成方法
CN117637745A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination