CN117133211B

CN117133211B - 一种lcd点阵驱动集成电路的低成本测试电路及方法

Info

Publication number: CN117133211B
Application number: CN202311384397.4A
Authority: CN
Inventors: 王兵; 王美娟; 王国鹏; 汪芳; 陆小杰; 孙思兵
Original assignee: Wuxi Etek Microelectronics Co ltd
Current assignee: Wuxi Etek Microelectronics Co ltd
Priority date: 2023-10-25
Filing date: 2023-10-25
Publication date: 2024-01-16
Anticipated expiration: 2043-10-25
Also published as: CN117133211A

Abstract

本发明涉及一种LCD点阵驱动集成电路的低成本测试电路及方法，属于电路技术领域。采用了该发明的LCD点阵驱动集成电路的低成本测试电路包括MCU模块、电源模块、电平转换电路、逻辑关系测试模块和波形台阶测试电路。本发明的方法通过采样保持电路和16 BIT ADC的使用，精确稳定地对于COM和SEG驱动波形的3个台阶电压的进行测试，进一步的，通过比较器电路的优化；以及锁存器阵列的使用，节省了测试硬件，提高了测试速度；本发明能有效实现对LCD点阵驱动集成电路的测试，经过批量使用，完全替代了现有的商用ATE设备，测试过程可控，提高测试的效率以及降低了测试成本，提高了测试产能。

Description

一种LCD点阵驱动集成电路的低成本测试电路及方法

技术领域

本发明涉及电路技术领域，特别涉及测试电路及测试方法技术领域，具体是指一种LCD点阵驱动集成电路的低成本测试电路及方法。

背景技术

LCD（液晶显示）是目前市场上应用规模极大的显示电路，为了提高显示的对比度，驱动波形通常用1/3 BAIS（偏置）电压，也就是驱动波形有三个电压台阶。对于这种周期性的、三个台阶的电压，现有技术中一般用商用数字ATE（自动化测试仪）来测试其逻辑关系以及驱动波形的电压台阶分布。由于LCD驱动电路驱动管脚数量较多，需要较多的ATE管脚测试资源，一般ATE只能做到1工位或2工位，严重影响测试效率和测试产能。又由于驱动波形是周期性扫描的，不能静态停止，精确测试驱动波形的电压台阶较为困难。

所以，目前针对LCD点阵显示驱动电路的测试，缺少实用性强、成本低廉以及可以大批量的测试方法，难以满足生产中的大批量测试产能需求。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种有效实现对LCD显示RAM、LCD驱动端口的逻辑关系以及驱动端口的驱动能力进行测试，测试参数过程自动化，提高测试产能并降低测试成本的LCD点阵驱动集成电路的低成本测试电路及方法。

为了实现上述的目的，本发明的LCD点阵驱动集成电路的低成本测试电路具有如下构成：

该LCD点阵驱动集成电路的低成本测试电路包括：MCU模块、电源模块、电平转换电路、逻辑关系测试模块和波形台阶测试电路。

电源模块由所述的MCU模块控制向被测电路供电；

电平转换电路从所述的电源模块获得供电，由所述的MCU模块控制向所述的被测电路写入控制指令及显示数据；所述的MCU模块还通过该电平转换电路读取所述被测电路中的数据用以校验与写入的是否相同；

逻辑关系测试模块从所述的被测电路的COM管脚和SEG管脚获得驱动波形，将所述的驱动波形转换为二值化波形并送至所述的MCU模块；并利用比较电压测试所述被测电路的COM管脚和SEG管脚的逻辑关系；

波形台阶测试电路用以对所述的被测电路的COM管脚的台阶电压进行测试。

该LCD点阵驱动集成电路的低成本测试电路中，所述的电源模块为可编程电源，该可编程电源包括12 BIT DAC和线性稳压电路，该可编程电源向所述的被测电路和所述的电平转换电路的提供精确电源。

该LCD点阵驱动集成电路的低成本测试电路中，所述的逻辑关系测试模块包括比较器阵列，该比较器阵列的高低比较电平通过所述的12 BIT DAC确定。

该LCD点阵驱动集成电路的低成本测试电路中，所述的逻辑关系测试模块包括还包括锁存器阵列，该锁存器阵列用于在所述的COM管脚和SEG管脚的高低电平判定时刻，同时锁定32个SEG管脚的电平，32个SEG管脚分为8个组，高低电平各4组，利用译码器选择所述8组中的任意一组测试COM管脚和SEG管脚的逻辑关系。

该LCD点阵驱动集成电路的低成本测试电路中，所述的波形台阶测试电路包括采样保持电路和16 BIT ADC，实现了COM和SEG的驱动波形的的台阶电压测试，在COM管脚波形的高电平判定时刻，所述的MCU模块控制所述的采样保持电路瞬间采样第一台阶电压值且一直将该COM管脚电平稳定保持，所述的MCU模块控制所述的16 BIT ADC采样并读取该COM管脚的台阶电压；在完成所述第一台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，进行第二台阶电压测试，在完成该第二台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，进行第三台阶电压测试。

本发明还提供一种LCD点阵驱动集成电路的低成本测试方法，该方法包括：

MCU模块控制电源模块向被测电路及电平转换电路供电；

所述的MCU模块控制所述的电平转换电路向所述的被测电路写入控制指令及显示数据；该MCU模块通过该电平转换电路读取所述被测电路中的数据用以校验与写入的是否相同；

波形台阶测试电路对所述的被测电路的COM管脚的台阶电压进行测试。

该LCD点阵驱动集成电路的低成本测试方法中，

所述的逻辑关系测试模块包括比较器阵列，所述的利用比较电压测试所述被测电路的COM管脚和SEG管脚的逻辑关系，具体包括：

所述的比较器阵列的高低比较电平通过所述的12 BIT DAC确定；

利用所述的高低比较电平测试所述被测电路的COM管脚和SEG管脚的逻辑关系。

该LCD点阵驱动集成电路的低成本测试方法中，所述的逻辑关系测试模块包括还包括锁存器阵列，

所述的利用所述的高低比较电平测试所述被测电路的COM管脚和SEG管脚的逻辑关系，具体为：

在所述的COM管脚和SEG管脚的高低电平判定时刻，所述的锁存器阵列同时锁定32个SEG管脚的电平，32个SEG管脚分为8个组，高低电平各4组，利用译码器选择所述8组中的任意一组测试COM管脚和SEG管脚的逻辑关系。

该LCD点阵驱动集成电路的低成本测试方法中，

所述的波形台阶测试电路包括采样保持电路和16 BIT ADC，

所述的波形台阶测试电路对所述的被测电路的COM管脚的台阶电压进行测试具体为：

在COM管脚波形的高电平判定时刻，所述的MCU模块控制所述的采样保持电路瞬间采样第一台阶电压值且一直将该COM管脚电平稳定保持，所述的MCU模块控制所述的16 BITADC采样并读取该COM管脚的台阶电压；

在完成所述第一台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，利用与所述第一台阶电压测试相同的方式进行第二台阶电压测试；

在完成所述第二台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，进利用与所述第一台阶电压测试相同的方式进行第三台阶电压测试。

该LCD点阵驱动集成电路的低成本测试方法中，所述的测试所述被测电路的COM管脚和SEG管脚的逻辑关系还包括对测试数据进行优化，剔除相连RAM单元短路失效以及剔除相连COM或者SEG管脚短路失效。

采用了该发明的LCD点阵驱动集成电路的低成本测试电路及方法，其包括MCU模块、电源模块、电平转换电路、逻辑关系测试模块和波形台阶测试电路。其通过采样保持电路和16 BIT ADC的使用，精确稳定地对于COM和SEG驱动波形的3个台阶电压的进行测试，进一步的，通过比较器电路的优化；以及锁存器阵列的使用，节省了测试硬件，提高了测试速度；本发明能有效实现对LCD点阵驱动集成电路的测试，经过批量使用，完全替代了现有的商用ATE设备，测试过程可控，提高测试的效率以及降低了测试成本，提高了测试产能。

附图说明

图1为本发明的被测LCD点阵驱动电路的原理框图。

图2为本发明的测试原理框图。

图3为本发明可编程电源电路的电路原理图。

图4为本发明电平转换电路的电路原理图。

图5为本发明可编程比较器阵列的电路原理图。

图6为本发明中被测电路的COM和SEG显示驱动波形图。

图7为本发明中被测电路的COM和SEG显示驱动波形图以及经过比较器比较后的输出波形。

图8为本发明的锁存器阵列电路图。

图9为本发明采样保持电路电路图以及3个台阶电压的采样时刻图。

图10为本发明显示RAM测试时写入的优化后的数据实例与优化前的数据实例对比。

附图标记：

被测点阵式LCD驱动典型原理框图100、控制和时序电路110 、显示RAM 120、LCD驱动/发射电路130、COM端口140、SEG端口150、VLCD 160；

测试系统原理框图200、MCU模块210、分选机接口220、可编程电源230、电平转换电路240、LCD屏幕负载250、被测LCD点阵驱动电路260、COM和SEG逻辑关系测试模块270、锁存器阵列271、可编程比较器阵列272、模拟开关矩阵273、COM和SEG驱动波形台阶电压测试模块280、16BIT ADC 281、模拟开关282、采样保持电路283；

可编程电源电路的电路原理图300、12BIT双通道DAC 310、被测电路供电单元320、线性稳压电路321、输出电压DUT_VDD 322、电平转换电路供电单元330、输出电压VIH_VDD331；

电平转换电路的电路原理图400、4BIT单向电平转换和缓冲单元410、4BIT单向电平转换电路411、双向电平转换电路420、NMOFET 421；

可编程比较器阵列500、被测LCD点阵驱动电路COM和SEG的驱动波形510、12BIT双通道DAC 520、COM高电平和SEG低电平波形比较电路530、比较器531、比较器532、COM低电平和SEG高电平波形比较电路540、电阻541、比较器542、比较器543；

COM和SEG波形之间的逻辑关系600、COM驱动波形和SEG驱动波形610、COM驱动波形611、SEG驱动波形612、像素点显示状态620、COM0和SEG3对应的像素点621、COM2和SEG2对应的像素点622；

经过比较器比较后的输出波形图700、COM端口波形710、COM管脚驱动波形711、COM波形经过高电平比较电路后的波形712、COM波形经过低电平比较电路后的波形713、COM波形的高电平逻辑判定时刻714、COM波形的低电平逻辑判定时刻715、SEG端口波形720、SEG驱动波形721、SEG端口低电平比较输出波形722、SEG端口高电平比较输出波形723；

锁存器阵列800、3-8译码器810、控制逻辑端口811、8BIT锁存器821、经过高电平比较的32个SEG管脚822、经过低电平比较的32个SEG管脚831；

COM驱动波形台阶电压测试电路和波形示意图900、采样保持电路电路图910、被测LCD点阵驱动电路911、4路采样保持器912、模拟开关913、16BIT ADC 914、采样时刻图920、第一台阶电压采样时刻923、第二台阶电压采样时刻924、第三台阶电压采样时刻925；

显示RAM逻辑关系测试方法1000、优化后的RAM写入方式10010、优化前的RAM写入方式10020。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

图1为被测点阵式LCD驱动典型原理框图100，在测试中MCU通过4线串行通讯接口CS、RD、WR、DATA将数据传输到控制和时序电路110，控制和时序电路110将数据解析后的控制数据传输到LCD驱动/发射电路130，解析后的显示数据传输到显示RAM 120。LCD驱动/发射电路130在控制和时序电路110的控制下读取120-显示RAM 120的数据并驱动COM端口140和SEG端口150产生对应的驱动波形。COM端口140和SEG端口150的驱动波形幅度理想情况下为0V-VLCD 160。

COM端口140和SEG端口150的驱动波形的逻辑关系如图6所示。本质上来讲COM和SEG的驱动波形逻辑关系为异或（XOR）关系，即当COM端口波形为最高电平时（VLCD电压），SEG管脚只有最低电平时（0V），此时LCD屏幕负载250相应的像素点上电压超过LCD屏幕的显示阈值电压，所以，此像素点显示，而当COM端口波形为最低电平时（0V），SEG管脚只有最高电平时（VLCD电压），此时LCD屏幕负载250相应的像素点上电压超过LCD屏幕的显示阈值电压，所以，此像素点显示。总之，只要COM和SEG管脚之间的电压差为VLCD时，相应的像素被点亮，而其它电压差：如2/3VLCD、1/3VLCD电压差对应的像素点都不会有显示。具体的LCD显示原理为本技术领域人员所熟知，此处不再赘述。结合图6进一步阐述COM和SEG波形之间的逻辑关系600，图6中，左侧为COM驱动波形和SEG驱动波形610，右侧为像素点显示状态620。如图所示，COM0和SEG3对应的像素点621在COM0最高和最低电平时，结合COM驱动波形611和SEG驱动波形612，COM0和SEG3之间的压差为1个VLCD电压，所以此像素点显示。COM2和SEG2对应的像素点622在COM2最高和最低电平时，结合COM驱动波形611和SEG驱动波形612，COM2和SEG2之间的压差为1/3VLCD电压，小于VLCD，所以此像素点不显示。

图2为整个测试系统的原理框图200，MCU模块210控制协调整个测试系统的运行。当测试系统上电复位后，MCU模块210初始化变量以及测试系统中的相关模块。这些模块包括：分选机接口220、可编程电源230、COM和SEG逻辑关系测试模块270、COM和SEG驱动波形台阶电压测试模块280。COM和SEG逻辑关系测试模块270包括：锁存器阵列271、可编程比较器阵列272和模拟开关矩阵273。对于COM和SEG逻辑关系测试模块270的初始化，主要初始化其中的可编程比较器阵列272的比较电压设置。COM和SEG驱动波形台阶电压测试模块280包括：16BIT ADC 281、模拟开关282和采样保持电路283。对于COM和SEG驱动波形台阶电压测试模块280的初始化，主要初始化其中的16BIT ADC 281的初始化。

通常被测LCD点阵驱动电路260需要电源VDD在典型电压4V-5V和低压2V-3V条件下、VIH电压60%VDD电压条件下测试其功能和参数。这就需要VDD电压和VIH电压能灵活设置。

如图3所示，为可编程电源电路的电路原理图300。其包括：12BIT双通道DAC 310、被测电路供电单元320和电平转换电路供电单元330。本发明使用DAC输出电压控制线性稳压电路在1.5V-6.25V电压范围内输出任意值。

具体实施时，实际的工作过程为：MCU模块210设定12BIT双通道DAC 310的CHA和CHB通道电压，CHA输出电压连接至线性稳压电路321的ADJ端口，线性稳压电路321的输出OUT端口电压会随着ADJ端口电压变化而变化，并满足关系V_OUT=V_ADJ+1.26V，其中1.26V是LM1117-ADJ的实测基准电压值，VADJ为DAC的输出电压。由于采用的DAC为轨至轨电压输出型DAC，所以在5V基准电压下，VADJ的值范围为0V-5V，设置好相应电压后，输出电压DUT_VDD322为被测LCD点阵驱动电路260供电，输出电压VIH_VDD 331为电平转换电路240供电。

为了测试被测电路串行通讯电路的抗干扰性能，通常要测试VIH（最小输入高电平）参数，由于MCU模块210的IO端口输出电压为固定5V，而被测电路在VDD为5V条件下的VIH电压为60%VDD=3V，此时MCU模块210的IO电口输出电压明显高于被测电路的VIH电压，因此，需要电平转换电路将5V的IO端口电压转换为3V的电压。

被测电路的串行通讯端口中的DATA端口为双向端口，既可以接收写入的数据，也可以输出读取的数据。当MCU模块210读取被测电路的输出数据时，也需要将被测电路输出的3V电平转换为MCU模块能识别的5V电平，因此DATA端口需要双向电平转换。

具体实施电平转换电路时，如图4所示，为电平转换电路的电路原理图400。采用4BIT单向电平转换和缓冲单元410完成通讯管脚中的CS、RD、WR、ADDR管脚的单向电平转换，4BIT单向电平转换电路411有两个电源端，分别为VCCA和VCCB，其中VCCA连接与MCU相同的电源+5V，而VCCB与被测电路的电源相同或者与VIH电压相同。采用NMOSFET 421和和两个上拉电阻完成DATA端口的双向电平转换电路420，同样，靠近MCU端的上拉电阻与MCU相同的电源+5V相连，而靠近被测电路端的上拉电阻与被测电路的电源或者与VIH电压相连。通过上述电平转换电路，完成了MCU到被测电路间的电平转换。

对于被测LCD驱动电路的逻辑关系的测试，是被测电路测试项的重点。其测试包括显示RAM逻辑关系测试和COM和SEG端口驱动波形的逻辑关系测试。

具体实施显示RAM逻辑关系测试方法1000，如图10所示，通过串行通讯端口写入RAM数据，优化后的RAM写入方式10010中，奇数地址写入1010B，偶数地址写入数据0101；而优化前的RAM写入方式10020中，显示RAM的奇数偶数地址写入一样的数据1010B，这样的数据写入方式不能去除相邻SEG地址RAM失效的情况。而优化后的RAM写入方式10010可以剔除此类失效。

显示RAM的写入通过串行通讯端口CS、WR、DATA端口将显示数据写入显示RAM，通过CS、RD、DATA端口读取显示的内容，并逐个地址校验读出的数据是否和写入一致。

在测试COM和SEG管脚逻辑关系时，如图10所示，首先，优化后的RAM写入方式10010，奇数地址写入1010B，偶数地址写入数据0101B；可以剔除相连SEG管脚短路的失效现象。测试完成后，RAM写入的数据全部取反，即奇数地址写入0101B，偶数地址写入数据1010B；再测试COM和SEG的逻辑关系。

具体实施COM和SEG驱动波形逻辑关系测试方法包括以下步骤：

第一步：将COM和SEG的多台阶的驱动波形，转换为MCU模块能直接识别的二值化波形。如图5所示，为可编程比较器阵列500，可以将多台阶的驱动波形转换为二值化波形。COM和SEG管脚驱动波形的逻辑关系本质上为异或关系，当COM为最低电平时，如果对应的SEG为最高电平，此时相应的LCD像素点显示；当COM为最高电平时，如果对应的SEG为最低电平，此时相应的LCD像素点显示。因此，根据上述原理，分别比较出COM驱动波形的最高电平和最低电平时的波形以及对应时刻的SEG波形，即可判定它们的逻辑关系。

第二步：具体的逻辑关系的判定，如图5所示的可编程比较器阵列500。其12BIT双通道DAC 520输出至COM高电平和SEG低电平波形比较电路530。被测LCD点阵驱动电路COM和SEG的驱动波形510经过COM高电平和SEG低电平波形比较电路530。其具体转换的波形图如图7所示，包括：COM端口波形710和SEG端口波形720。其中，COM管脚驱动波形711，高电平比较电压VREF_H的值设定在2/3VLCD电压和VLCD电压之间。图5中VREF_H连接于比较器531的负极性输入，COM波形连接于比较器531的正极性输入。比较器531的输出波形如图7中COM波形经过高电平比较电路后的波形712，完成了COM波形高电平的二值化转换，且电平幅度从0-VLCD变换为0-5V。此时，对应的SEG管脚的电平转换为SEG低电平转换，如图5，VREF_L低电平比较电压连接于比较器532的正极性输入，SEG驱动波形连接于比较器532的负极性输入，波形转换如图7所示，SEG驱动波形721经过比较器532后的低电平输出波形为SEG端口低电平比较输出波形722。SEG管脚完成了二值转换，电平幅度从0-VLCD变换为0-5V，且将波形进行反向。根据图7中的COM波形的高电平逻辑判定时刻714，转换后的波形，COM波形高电平转化后的波形712为高时，对应SEG波形低电平转化后的波形722为高，此时，判定COM和SEG的逻辑关系为显示点亮状态，对应的显示RAM也为BIT 1。当转换后的COM波形为高时，判定时刻SEG的波形714为低电平时，判定COM和SEG的逻辑关系为显示熄灭状态，对应的显示RAM也为BIT 0。

图5中，被测LCD点阵驱动电路COM和SEG的驱动波形510经过COM低电平和SEG高电平波形比较电路540，其具体转换的波形图如图7所示，COM管脚驱动波形711，高电平比较电压VREF_L的值设定在0V电压和1/3VLCD电压之间，图5中VREF_L连接于比较器542的正极性输入，COM波形连接于比较器542的负极性输入，比较器542输出端接有电阻541。比较器542的输出波形如图COM波形经过低电平比较电路后的波形713，完成了COM波形低电平的二值化转换，电平幅度从0V-VLCD变换为0-5V，且将波形进行反向。此时，对应的SEG管脚的电平转换为SEG高电平转换。如图5所示，VREF_H低电平比较电压连接于比较器543的负极性输入，SEG驱动波形连接于比较器543的正极性输入，波形转换如图7所示，SEG驱动波形721经过比较器543后的高电平输出波形为SEG端口高电平比较输出波形723。SEG管脚完成了二值转换，且电平幅度从0-VLCD变换为0-5V，根据图中的COM波形的低电平逻辑判定时刻715，转换后的波形， COM波形低电平转化后的波形713为高时，对应SEG波形高电平转化后的波形723为高。此时，判定COM和SEG的逻辑关系为显示点亮状态，对应的显示RAM也为BIT 1。当转换后的COM波形为低时，判定时刻715 时SEG的波形为低电平时，判定COM和SEG的逻辑关系为显示熄灭状态，对应的显示RAM也为BIT 0。

在测试COM和SEG逻辑关系过程中，典型的被测LCD点阵驱动电路的COM个数为4个，SEG个数为32个。在测试COM和SEG波形的逻辑关系中，如果一对一对测试其逻辑关系，测试过程将会耗费大量时间，会极大的提高测试成本。为了节省测试时间，需要同时在COM波形低电平逻辑关系判定时刻715和COM波形高电平逻辑关系判定时刻714所对应的所有SEG管脚电平瞬间一起锁存后，分组后再供MCU测试。

进一步地，将SEG1-SEG32的32个SEG管脚分为4组，每组8个SEG，SEG1-SEG8第一组，SEG9-SEG16第二组，SEG17-SEG24第三组，SEG25-SEG32第四组。如图8所示，为锁存器阵列800，4个8BIT锁存器821组成32BIT锁存器，将经过高电平比较的32个SEG管脚822波形电平瞬间锁存；同理，4个8BIT锁存器821组成32BIT锁存器，将经过低电平比较的32个SEG管脚831波形电平瞬间锁存。锁存的操作通过将8BIT锁存器821的LE管脚置“逻辑1”来实现。所有锁存器共用一套8BIT宽度的总线SEG_OUT1-SEG_OUT8与MCU的8BIT的端口连接，MCU模块210通过控制逻辑端口811控制3-8译码器810选择锁存器1-锁存器8中唯一一个锁存器来读取不同SEG分组的电平转换后的SEG波形值。因此，SEG分组锁存的读取方法，提高了COM和SEG波形逻辑关系的测试速度，同时，节省了MCU的端口使用，减少了测试硬件开销。

图9为COM驱动波形台阶电压测试电路和波形示意图900，包括采样保持电路电路图910和采样时刻图920。具体实施方法为：测试被测LCD点阵驱动电路911的COM波形和SEG波形的台阶电压，可以有效剔除台阶电压分布不均引起的显示不清，缺画等失效。在被测电路中，所有的COM和SEG管脚，共用三个台阶电压，即VLCD电压，2/3VLCD电压，1/3VLCD电压。因此只要测试一个COM的台阶电压分布即可。测试第一台阶时，COM驱动波形经过高电平比较器阵列后，在高电平逻辑关系判定时刻作为第一台阶电压采样时刻923，通过控制S/H管脚控制4路采样保持器912采样并保持当前COM波形的电平值并一直保留，MCU模块210控制模拟开关913选择COM0-COM3中任何一个COM测试COM波形的台阶电压。测试第二台阶电压时，COM驱动波形经过高电平比较器阵列后，在高电平逻辑关系判定时刻923延时t时间后，在第二台阶电压采样时刻924，通过控制S/H管脚控制4路采样保持器912采样并保持当前COM波形的电平值并一直保留，MCU模块210控制模拟开关913选择COM0-COM3中任何一个COM测试COM波形的台阶电压。测试第三台阶电压时，COM驱动波形经过高电平比较器阵列后，在高电平逻辑关系判定时刻924延时t时间后，在第三台阶电压采样时刻925，通过控制S/H管脚控制4路采样保持器912采样并保持当前COM波形的电平值并一直保留，MCU模块210控制模拟开关913选择COM0-COM3中任何一个COM测试COM波形的台阶电压。其中t延时值，为大批量被测电路测试经验值，其波动不影响COM驱动波形的台阶电压测试。被采样并保持的三个台阶电压，经过模拟开关913选择送入16BIT ADC 914，MCU模块210控制16BIT ADC 914精确测试三个台阶电压，从而剔除因三个台阶电压分布不均或者COM和SEG管脚间轻微短路引起的台阶电压轻微变化等失效。

综上，得到本发明的点阵式LCD驱动电路的测试方法以及具体测试电路，包括被测电路显示RAM的测试方法及测试相关电平转换电路的实现。包括给被测电路供电的可编程电源电路的实现。包括测试COM和SEG逻辑关系的判定测试方法，以及测试中涉及的可编程比较器阵列的实现、锁存器阵列的实现。包括COM驱动波形的三个台阶电压精确测试方法，以及测试中涉及的采样保持电路的实现。通过上述测试方法及其电路，本发明提供了一种针对LCD点阵式驱动电路的实用性强、成本低廉以及可以大批量的测试方法，满足了生产中的大批量测试产能需求。采用了该发明的LCD点阵驱动集成电路的低成本测试电路，其包括MCU模块、电源模块、电平转换电路、逻辑关系测试模块和波形台阶测试电路。其通过采样保持电路和16 BIT ADC的使用，精确稳定地对于COM和SEG驱动波形的3个台阶电压的进行测试，进一步的，通过比较器电路的优化；以及锁存器阵列的使用，节省了测试硬件，提高了测试速度；本发明能有效实现对LCD点阵驱动集成电路的测试，经过批量使用，完全替代了现有的商用ATE设备，测试过程可控，提高测试的效率以及降低了测试成本，提高了测试产能。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims

1.一种LCD点阵驱动集成电路的低成本测试电路，其特征在于，包括：

MCU模块；

电源模块，由所述的MCU模块控制向被测电路供电；

电平转换电路，从所述的电源模块获得供电，由所述的MCU模块控制向所述的被测电路写入控制指令及显示数据；所述的MCU模块还通过该电平转换电路读取所述被测电路中的数据用以校验与写入的是否相同；

逻辑关系测试模块，从所述的被测电路的COM管脚和SEG管脚获得驱动波形，将所述的驱动波形转换为二值化波形并送至所述的MCU模块；并利用比较电压测试所述被测电路的COM管脚和SEG管脚的逻辑关系；所述的逻辑关系测试模块包括比较器阵列和锁存器阵列，该锁存器阵列用于在所述的COM管脚和SEG管脚的高低电平判定时刻，同时锁定32个SEG管脚的电平，32个SEG管脚分为8个组，高低电平各4组，利用译码器选择所述8组中的任意一组测试COM管脚和SEG管脚的逻辑关系；

波形台阶测试电路，用以对所述的被测电路的COM管脚的台阶电压进行测试。

2.根据权利要求1所述的LCD点阵驱动集成电路的低成本测试电路，其特征在于，所述的电源模块为可编程电源，该可编程电源包括12 BIT DAC和线性稳压电路，该可编程电源向所述的被测电路和所述的电平转换电路的提供精确电源。

3.根据权利要求2所述的LCD点阵驱动集成电路的低成本测试电路，其特征在于，所述比较器阵列的高低比较电平通过所述的12 BIT DAC确定。

4.根据权利要求1所述的LCD点阵驱动集成电路的低成本测试电路，其特征在于，所述的波形台阶测试电路包括采样保持电路和16 BIT ADC，实现了COM和SEG的驱动波形的台阶电压测试，在COM管脚波形的高电平判定时刻，所述的MCU模块控制所述的采样保持电路瞬间采样第一台阶电压值且一直将该COM管脚电平稳定保持，所述的MCU模块控制所述的16BIT ADC采样并读取该COM管脚的台阶电压；在完成所述第一台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，进行第二台阶电压测试，在完成该第二台阶电压测试后，在COM管脚波形的高电平判定时刻，延时t时间，进行第三台阶电压测试。

5.一种LCD点阵驱动集成电路的低成本测试方法，其特征在于，该方法应用于权利要求1所述的LCD点阵驱动集成电路的低成本测试电路，所述的方法包括：

MCU模块控制电源模块向被测电路及电平转换电路供电；

逻辑关系测试模块从所述的被测电路的COM管脚和SEG管脚获得驱动波形，将所述的驱动波形转换为二值化波形并送至所述的MCU模块；并利用比较电压测试所述被测电路的COM管脚和SEG管脚的逻辑关系；所述的逻辑关系测试模块包括比较器阵列和锁存器阵列，在所述的COM管脚和SEG管脚的高低电平判定时刻，所述的锁存器阵列同时锁定32个SEG管脚的电平，32个SEG管脚分为8个组，高低电平各4组，利用译码器选择所述8组中的任意一组测试COM管脚和SEG管脚的逻辑关系；

6.根据权利要求5所述的LCD点阵驱动集成电路的低成本测试方法，其特征在于，

所述的电源模块为可编程电源，该可编程电源包括12 BIT DAC和线性稳压电路，该可编程电源向所述的被测电路和所述的电平转换电路的提供精确电源；所述的比较器阵列的高低比较电平通过所述的12 BIT DAC确定。

7.根据权利要求5所述的LCD点阵驱动集成电路的低成本测试方法，其特征在于，所述的波形台阶测试电路包括采样保持电路和16 BIT ADC，

在COM管脚波形的高电平判定时刻，所述的MCU模块控制所述的采样保持电路瞬间采样第一台阶电压值且一直将该COM管脚电平稳定保持，所述的MCU模块控制所述的16 BIT ADC采样并读取该COM管脚的台阶电压；

8.根据权利要求5所述的LCD点阵驱动集成电路的低成本测试方法，其特征在于，

所述的测试所述被测电路的COM管脚和SEG管脚的逻辑关系还包括对测试数据进行优化，剔除相连RAM单元短路失效以及剔除相连COM或者SEG管脚短路失效。