CN117130423A - 参考电压电路 - Google Patents

参考电压电路 Download PDF

Info

Publication number
CN117130423A
CN117130423A CN202311250316.1A CN202311250316A CN117130423A CN 117130423 A CN117130423 A CN 117130423A CN 202311250316 A CN202311250316 A CN 202311250316A CN 117130423 A CN117130423 A CN 117130423A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
field effect
depletion
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311250316.1A
Other languages
English (en)
Inventor
Y·松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Original Assignee
Anshi Semiconductor Technology Shanghai Co ltd
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Semiconductor Technology Shanghai Co ltd, Nexperia BV filed Critical Anshi Semiconductor Technology Shanghai Co ltd
Publication of CN117130423A publication Critical patent/CN117130423A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种参考电压生成电路，包括第一耗尽型金属氧化物半导体场效应晶体管(MOSFET)、第一增强型MOSFET、连接在第一耗尽型MOSFET和第一增强型MOSFET之间的参考电压输出、以及第二耗尽型MOSFET。

Description

参考电压电路
技术领域
本申请涉及一种参考电压电路，具体地但非排他地，本申请涉及一种具有被配置为提供电流补偿的附加耗尽型金属氧化物半导体场效应晶体管(MOSFET)的参考电压电路。
背景技术
电压参考电路用来向装置提供固定或恒定电压，并且经常用来降低装置的电流消耗。低电流消耗电路通常在较小、功率不太密集的装置(例如可穿戴电子器件)的电源中实现。
如图1所示，已知提供一种电压参考电路，该电压参考电路包括增强型MOSFET和耗尽型MOSFET以提供参考电压。每个MOSFET包括源极、漏极和栅极。N沟道(nMOS)和P沟道(pMOS)型MOSFET也具有称为衬底的第四端子。在分立的MOSFET中，衬底连接到源极端子。
图2示出了图1的电路中通过耗尽型和增强型MOSFET的电流Id相对于每个MOSFET的栅极和源极之间的电压Vgs1和Vgs2的曲线图。Vt_DP和Vt_EN表示当通过装置的电流为零时通过耗尽型MOSFET和增强型MOSFET的电压。
当Id＝I1时，每个MOSFET的栅极和源极之间的电压Vgs1、Vgs2以及所提供的参考电压遵循以下等式，其中L1和W1是指MOS栅极的长度和宽度：
Vgs1＝{I1*(L1/W1*2/β1)}1/2+Vt_DP
＝K1*I11/2+Vt_DP
Vgs2＝{I1*(L2/W2*2/β2)}1/2+Vt_EN
＝K2*I11/2+Vt_EN
Vref＝Vgs1+Vgs2
Vgs1＝0
Vref＝Vgs2
＝K2*(Vgs1-Vt_DP)/K1+Vt_EN
电路的配置可以被调整，使得K2＝K1。这通常通过调整W和L来完成，并且仅在设计或制造MOSFET时才能执行。通常，它们不能使用电路设计来改变。
Vref＝(Vt_EN–Vt_DP)
如果Vt_EN和Vt_DP的温度系数相同或基本相同，则
ΔVt_EN/ΔT≒ΔVt_DP/ΔT,
且所生成的参考电压的温度系数将近似为零，ΔVref/ΔT≒0。
然而，通常发现生成的参考电压Vref取决于温度，并且ΔVref
/ΔT≠0，如图3所证明，其示出了图1的电路中生成的参考电压Vref与温度的关系。生成的参考电压Vref由于温度而生成的变化被给出为Δvref_t。
Δvref_t可以取决于用于制造耗尽型MOSFET和增强型MOSFET的制造工艺的工艺特性，但是通常发现其变化了几个％。对于低电流消耗电源，期望减小Δvref_t以提供更可靠且恒定的参考电压。
已知引入附加电路系统来提供对偏移Δvref_t的补偿。然而，为此使用复杂的附加电路增加了参考电压生成电路的电流消耗。
发明内容
一般而言，本公开提出通过提供一种具有被配置为提供电流补偿的附加耗尽型金属氧化物半导体场效应晶体管(MOSFET)的参考电压电路来克服上述问题中的至少一些。
为了参考电压生成电路的最佳性能，Δvref_t最好是小于Vref的0.5％至0.75％。本公开提供了满足该标准的电压生成电路。
在所附权利要求中阐述了各方面和优选特征。
根据本公开的第一方面，提供了一种参考电压生成电路，包括：
具有源极、漏极和栅极的第一耗尽型金属氧化物半导体场效应晶体管(MOSFET)，并且
其中，所述第一耗尽型MOSFET的漏极被配置成连接到电源电位，并且所述第一耗尽型MOSFET的栅极连接到所述第一耗尽型MOSFET的源极；
具有源极、漏极和栅极的第一增强型MOSFET，并且
其中，所述第一增强型MOSFET的漏极连接到所述第一耗尽型MOSFET的源极，所述第一增强型MOSFET的栅极连接到所述第一增强型MOSFET的漏极，并且所述第一增强型MOSFET的源极连接到第一参考电位；
参考电压输出，其连接在所述第一耗尽型MOSFET的源极和所述第一增强型MOSFET的漏极之间；以及
具有源极、漏极和栅极的第二耗尽型MOSFET，并且
其中，所述第二耗尽型MOSFET的漏极连接在所述电源电位与所述第一耗尽型MOSFET的漏极之间，并且所述第二耗尽型MOSFET的源极连接在所述第一耗尽型MOSFET的源极与所述第一增强型MOSFET的漏极之间。
第一耗尽型MOSFET和第一增强型MOSFET中的每一个可以包括衬底电极。
第一耗尽型MOSFET和第一增强型MOSFET中的每一个可以包括N沟道MOSFET。替代地，第一耗尽型MOSFET和第一增强型MOSFET中的每一个可以包括P沟道MOSFET
参考电压生成电路还可以包括连接在第一耗尽型MOSFET的源极和第一耗尽型MOSFET的衬底之间的第一电阻器，以及连接在第一增强型MOSFET的源极和第一增强型MOSFET的衬底之间的第二电阻器。
第一电阻器的电阻与第二电阻器的电阻的比率被配置为使得参考电压输出的电压随着温度的升高而降低。
第一电阻器的电阻可以小于第二电阻器的电阻
第二耗尽型MOSFET可以包括衬底电极。
第二耗尽型MOSFET可以包括N沟道MOSFET。替代地，第二耗尽型MOSFET可以包括P沟道MOSFET。
参考电压生成电路还可以包括连接在第一耗尽型MOSFET的源极和第二耗尽型MOSFET的衬底之间的第三电阻器。
第二耗尽型MOSFET的栅极可以连接到第二参考电位。
第一参考电位和第二参考电位可以是同一参考电位。
第一参考电位和/或第二参考电位可以是地电位。
第二耗尽型MOSFET的栅极可以连接到第一增强型MOSFET的源极。
第二耗尽型MOSFET的源极可以连接在第一增强型MOSFET的漏极和参考电压输出之间。
参考电压生成电路还可包括：
一个或多个附加的第一耗尽型MOSFET，其与所述第一耗尽型MOSFET串联连接；和/或
一个或多个附加的第一增强型MOSFET，其与所述第一增强型MOSFET串联连接；
一个或多个附加的第二耗尽型MOSFET，其与所述第二耗尽型MOSFET并联连接。
根据本公开的另一方面，提供了一种制造参考电压生成电路的方法，该方法包括：
形成具有源极、漏极和栅极的第一耗尽型金属氧化物半导体场效应晶体管(MOSFET)，并且
其中，所述第一耗尽型MOSFET的漏极被配置成连接到电源电位，并且所述第一耗尽型MOSFET的栅极连接到所述第一耗尽型MOSFET的所述源极；
形成具有源极、漏极和栅极的第一增强型MOSFET，并且
其中，所述第一增强型MOSFET的漏极连接到所述第一耗尽型MOSFET的源极，所述第一增强型MOSFET的栅极连接到所述第一增强型MOSFET的漏极，并且所述第一增强型MOSFET的源极连接到第一参考电位；
形成连接在所述第一耗尽型MOSFET的源极和所述第一增强型MOSFET的漏极之间的参考电压输出；以及
形成具有源极、漏极和栅极的第二耗尽型MOSFET，并且
其中，所述第二耗尽型MOSFET的漏极连接在所述电源电位与所述第一耗尽型MOSFET的漏极之间，并且所述第二耗尽型MOSFET的源极连接在所述第一耗尽型MOSFET的源极与所述第一增强型MOSFET的漏极之间。
所提出的装置提供了以下优点：
-所述参考电压生成电路提供与相关技术的参考电压生成电路相比具有减小的温度系数的参考电压；
-所述参考电压生成电路是比现有技术装置简化的，仅具有附加的耗尽型MOSFET和电阻器，同时仍提供减小的Δvref_t；
-与可替换的参考电压生成电路相比，减小了所述电路的附加组件的电流消耗；
-仅存在由于附加组件导致的电流消耗的少量增加，因为所提供的补偿在高温下是有效的；
所述参考电压生成电路的补偿可以通过直流电源和相对于参考电压具有正温度系数的附加电流来实现。
附图说明
现在将仅通过示例的方式并参考附图来描述本公开的一些实施例，在附图中：
图1示意性地示出了根据相关技术的用于提供参考电压的示例电路；
图2示出了根据相关技术的用于提供参考电压的示例电路中的一对耗尽型和增强型MOSFET的电流相对于电压的曲线图；
图3示出了根据相关技术的用于提供参考电压的示例电路的生成的参考电压相对于温度的曲线图；
图4示意性地示出了根据本公开的实施例的用于提供参考电压的电路；
图5示出了图4的电路的由附加耗尽型MOSFET提供的电流、附加耗尽型MOSFET两端的电压、以及生成的参考电压相对于温度的曲线图；
图6示出了根据本公开的实施例的用于提供参考电压的电路的附加耗尽型MOSFET的电流相对于电压的曲线图；
图7示出了根据本公开的实施例的用于提供参考电压的电路的生成的参考电压相对于温度的曲线图；
图8示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路；
图9示出了图8的电路中的生成的参考电压相对于温度的模拟值的曲线图和电流相对于温度的模拟值的曲线图；
图10示出了图8的电路的生成的参考电压相对于温度的模拟值的曲线图；
图11示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路；
图12示出了图11的电路的由附加耗尽型MOSFET提供的电流、附加耗尽型MOSFET两端的电压、以及生成的参考电压相对于温度的曲线图；
图13示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路；
图14示出了图13的电路中生成的参考电压相对于温度的模拟值的曲线图和电流相对于温度的模拟值的曲线图；以及
图15示出了图13的电路的生成的参考电压相对于温度的模拟值的曲线图。
具体实施方式
图4示出了根据本公开的实施例的用于提供参考电压的电路100或模块。电路100包括第一耗尽型(也称为常导通型)n型金属氧化物半导体场效应晶体管(nMOSFET)110。第一耗尽型nMOSFET
110具有源极、漏极、栅极和衬底电极。第一耗尽型nMOSFET 110的栅极在第一节点连接到第一耗尽型nMOSFET 110的源极。在第一耗尽型nMOSFET 110的栅极和源极之间测量的电压被给定为Vgs1。第一耗尽型nMOSFET 110的漏极连接到电源140。在该示例中，电源是电压单元或电池。电源140提供电压VDD。
第一耗尽型nMOSFET 110的衬底电极也连接到第一耗尽型nMOSFET 110的源极。在该示例中，第一耗尽型nMOSFET 110的衬底电极还在第一节点处连接到第一耗尽型nMOSFET110的源极。替代地，第一耗尽型nMOSFET 110的衬底电极可以连接到参考电位，例如地电位。具有电阻Ra的第一电阻器115连接到第一耗尽型nMOSFET 110的源极。第一电阻器115形成在第一耗尽型nMOSFET 110的源极和第一节点之间，在该第一节点处第一耗尽型nMOSFET110的栅极和衬底电极都连接到第一耗尽型nMOSFET 110的源极。
第一增强型(也称为常关)nMOSFET 120与第一耗尽型nMOSFET 110串联连接。第一增强型nMOSFET 120具有源极、漏极、栅极和衬底电极。第一增强型nMOSFET 120的漏极连接到第一耗尽型nMOSFET 110的源极。第一增强型nMOSFET 120的栅极在第二节点处连接到第一增强型nMOSFET 120的漏极。第一节点和第二节点二者都形成在第一耗尽型nMOSFET 110和第一增强型nMOSFET 120之间。
第一增强型nMOSFET 120的源极连接到第一参考电位150。在该示例中，第一参考电位150是地电位。第一增强型nMOSFET 120的栅极与源极之间的电压被给定为Vgs2。第一增强型nMOSFET 120的衬底电极在第三节点处连接到第一增强型nMOSFET 120的源极。第三节点形成在第一增强型nMOSFET 120的源极和第一参考电位150之间。
具有电阻Rb的第二电阻器125连接到第一增强型nMOSFET 120的源极。第二电阻器125形成在第一增强型nMOSFET 120的源极和第三节点之间。如图2所示，对于具有串联连接的耗尽型MOSFET和增强型MOSFET的参考电压生成电路，第一耗尽型nMOSFET 110的栅极和源极之间的电压Vgs1和第一增强型nMOSFET 120的栅极和源极之间的电压Vgs2类似地取决于通过它们的电流I1。因此，包括第一电阻器和第二电阻器减小了电流I1，同时保持了生成的参考电压Vref。
用于生成的参考电压Vref的输出170连接在第一耗尽型nMOSFET 110和第一增强型nMOSFET 120之间。在该示例中，输出170连接到位于第一节点和第二节点之间的第四节点。
电路100包括附加电路系统180，该附加电路系统180包括与第一耗尽型nMOSFET110并联连接的第二耗尽型nMOSFET 130。第二耗尽型nMOSFET 130具有源极、漏极、栅极和衬底电极。第二耗尽型nMOSFET 130的漏极连接到第一耗尽型nMOSFET 110的漏极，并连接到电源140。第二耗尽型nMOSFET 130的漏极连接到位于第一耗尽型nMOSFET 110的漏极和电源140之间的第五节点。
第二耗尽型nMOSFET 130的栅极连接到第二参考电位160。在该示例中，第二参考电位160是地电位。
第二耗尽型nMOSFET 130的源极连接到第一耗尽型nMOSFET 110的源极和第一增强型nMOSFET 120的漏极。第二耗尽型nMOSFET 130的源极连接到位于第二节点和第四节点之间的第六节点。在第二耗尽型nMOSFET 130的栅极和源极之间测量的电压被给定为Vgs3。
第二耗尽型nMOSFET 130的衬底电极在第七节点连接到第二耗尽型nMOSFET 130的源极。第七节点形成在第二耗尽型nMOSFET 130的源极和第六节点之间。具有电阻Rc的第三电阻器135连接到第二耗尽型nMOSFET 130的源极。第三电阻器135形成在第二耗尽型nMOSFET 130的源极和第七节点之间。
通过第一耗尽型nMOSFET 110和第一增强型nMOSFET 120的电流被给定为I1。通过第二耗尽型nMOSFET 130的电流被给定为I2。
图5的上部示出了图4的电路100中，当第二耗尽型MOSFET 130(这里称为M3)在较低温度下截止时以及当M3在较高温度下导通时，第二耗尽型MOSFET 130两端的电压Vgs3和生成的参考电压Vref与温度的关系。如果Vref＞-Vgs3：那么，M3截止，并且如果Vref＜-Vgs3：那么M3导通，并且生成电流I2。虚线示出了在没有Vref连接到电路的情形下的电压-Vgs3。Vgs3是在第二耗尽型nMOSFET 130的栅极和源极之间测量的电压。由于源极节点具有比栅极节点的电压高的电压，所以Vgs3为负值。
图5的下部示出了由于第二耗尽型MOSFET 130和通过第二耗尽型MOSFET 130的电流I2而提供给生成的参考电压的补偿。如果Vref＞-Vgs3：那么M3截止，且电阻器不生成电流，且如果Vref＜-Vgs3：那么M3导通，并且电阻器生成电流I2。图6示出了对于三种不同温度，图4的电路的第二耗尽型MOSFET 130的电流I2相对于电压Vgs3的曲线图。
图7示出了生成的参考电压与温度的关系，包括由图4所示的第二耗尽型MOSFET提供的补偿。
图7的(a)示出了没有第二耗尽型MOSFET 130引入补偿的参考电压生成电路的生成的参考电压与温度的关系。由于温度而生成的参考电压Vref的变化被给出为Δvref_t；
图7的(b)示出了与图7的(a)所示的参考电压类似的、调整的生成的参考电压与温度的关系。Δvref_t的大小不因这种调整而改变，然而，由于温度引起的参考电压的改变Δvref_t在较低温度下发生得较少，而在较高温度下发生得较多。通过选择Ra和Rb以及K1和K2的值来提供该调整以提供该调整。通常，如果Rb/Ra＜1，则Δvref_t将如图7的(b)所示被调整；
图7的(c)示出了由I2和第二耗尽型MOSFET 130提供给参考电压的补偿。补偿在较高温度下使参考电压Vref增加；以及
图7的(d)示出了通过将图7的(b)的经调整的参考电压Vref加到图7的(c)的补偿电压而得到的Vref。由于图7的(b)的经调整的参考电压Vref在较高温度下具有减小的参考电压Vref，而图7的(c)的补偿电压在较高温度下具有增加的电压，因此图7的(d)中所示的结果Δvref_t的幅度显著地减小。
图8示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路。这与图4所示的电路类似，因此具有类似的附图标记。然而，在该实施例中，三个第一耗尽型MOSFET 210a、210b、210c串联连接，代替图4所示的一个第一耗尽型MOSFET 110，三个第一增强型MOSFET 220a、220b、220c串联连接，代替图4所示的一个第一增强型MOSFET 120，三个第二耗尽型MOSFET 230a、230b、230c并联连接，代替图4所示的一个第二耗尽型MOSFET130。尽管在所示的示例中第一耗尽型MOSFET 210a、210b、210c和增强型MOSFET 220a、220b、220c串联连接，但是它们也可以替代地并联连接。类似地，尽管在所示的示例中第二耗尽型MOSFET 230a、230b、230c并联连接，但是它们可以替代地串联连接。
图9的(a)示出了图8的电路中生成的参考电压相对于温度的模拟值。上面的线示出了当提供补偿时相对于温度的参考电压Vref，下面的线示出了当不提供补偿时相对于温度的参考电压Vref。
图9的(b)示出了图8的电路中电流相对于温度的模拟值，下面的线示出了来自第二耗尽型MOSFET 230a、230b、230c的组合电流I2。中间的线示出了通过第一耗尽型MOSFET210a、210b、210c和第一增强型MOSFET 220a、220b、220c的电流I1，顶部的线示出了电路的总电流消耗I1+I2。
图10示出了与没有补偿的电路相比，图8的电路中生成的参考电压相对于温度的模拟值，其中，上面的曲线示出了图8的电路中生成的参考电压相对于温度的模拟值，并且图10的下面的曲线示出了没有补偿的电路的生成的参考电压。这示出了由于补偿导致的Δvref_t的减小的幅度，以及作为Vref本身的一部分的Δvref_t的减小值。这说明了作为补偿的结果，改善了精度和可靠性，并且减小了Vref的可变性。
图11示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路。许多特征与图4中提供的那些特征相同，具有类似的功能，因此具有相同的附图标记。在该实施例中，第二耗尽型MOSFET 130的栅极连接到第一增强型MOSFET 120的源极。
第一增强型nMOSFET 120的源极连接到第一参考电位150。在该示例中，第一参考电位150是地电位。第一增强型nMOSFET 120的衬底电极在第三节点处连接到第一增强型nMOSFET 120的源极。第三节点形成在第一增强型nMOSFET 120的源极和第一参考电位150之间。
具有电阻Rb的第二电阻器125与第一增强型nMOSFET 120的源极串联连接。第二电阻器125形成在第一参考电位150和第三节点之间。第二耗尽型MOSFET 130的栅极在第八节点处连接到第一增强型MOSFET 120的源极。第八节点形成在第三节点和第二电阻器125之间。
图12的上部示出了当M3在较低温度下截止时以及当M3在较高温度下导通时，图11的电路100中第二耗尽型MOSFET 130两端的电压Vgs3以及第一增强型nMOSFET 120两端的电压Vgs3与温度的关系。如果Vgs2>-Vgs3：那么，M3截止，并且如果Vgs2＜-Vgs3：那么M3接通，生成电流I2。
图12的下部示出了由于第二耗尽型MOSFET 130和通过第二耗尽型MOSFET 130的电流I2而提供给生成的参考电压的补偿。
图13示意性地示出了根据本公开的实施例的用于提供参考电压的替代电路。这与图11所示的电路相似，然而，在该实施例中，三个第一耗尽型MOSFET 210a、210b、210c串联连接，代替图11所示的一个第一耗尽型MOSFET 110，三个第一增强型MOSFET 220a、220b、220c串联连接，代替图11所示的一个第一增强型MOSFET 120，三个第二耗尽型MOSFET230a、230b、230c并联连接，代替图11所示的一个第二耗尽型MOSFET 130。
图14的(a)示出了图13的电路的生成的参考电压相对于温度的模拟值，示出了当提供补偿时相对于温度的参考电压Vref。
图14的(b)示出了图13电路的电流相对于温度的模拟值，上面的线示出了来自第二耗尽型MOSFET 230a、230b、230c的组合电流I2。下面的线示出了通过第一耗尽型MOSFET210a、210b、210c和第一增强型MOSFET 220a、220b、220c的电流I1，中间的线示出了电路的总电流消耗I1+I2。
图15示出了与没有补偿的电路相比，图13的电路的生成的参考电压相对于温度的模拟值，其中，上面的曲线图示出了图13的电路的生成的参考电压相对于温度的模拟值，并且图15的下面的曲线图示出了没有补偿的电路中生成的参考电压。这示出了由于补偿导致的Δvref_t的减小的幅度，以及作为Vref本身的一部分的Δvref_t的减小值。
尽管以上已经描述了具体实施例，但是权利要求不限于这些实施例。本文公开的每个特征可单独地或以与本文公开的其它特征的适当组合并入任何所述实施例中。
附图标记
100参考电压电路
110第一耗尽型MOSFET
115第一电阻器
120增强型MOSFET
125第二电阻
130第二耗尽型MOSFET
135第三电阻器
140电源
150第一参考电位
160第二参考电位
170参考电压输出
180附加电路系统
210a-c第一耗尽型MOSFET
220a-c增强型MOSFET
230a-c第二耗尽型MOSFET

Claims (16)

1.一种参考电压生成电路，包括：
具有源极、漏极和栅极的第一耗尽型金属氧化物半导体场效应晶体管，并且
其中，所述第一耗尽型金属氧化物半导体场效应晶体管的漏极被配置成连接到电源电位，并且所述第一耗尽型金属氧化物半导体场效应晶体管的栅极连接到所述第一耗尽型金属氧化物半导体场效应晶体管的源极；
具有源极、漏极和栅极的第一增强型金属氧化物半导体场效应晶体管，并且
其中，所述第一增强型金属氧化物半导体场效应晶体管的漏极连接到所述第一耗尽型金属氧化物半导体场效应晶体管的源极，所述第一增强型金属氧化物半导体场效应晶体管的栅极连接到所述第一增强型金属氧化物半导体场效应晶体管的漏极，并且所述第一增强型金属氧化物半导体场效应晶体管的源极连接到第一参考电位；
参考电压输出，其连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极和所述第一增强型金属氧化物半导体场效应晶体管的漏极之间；以及
具有源极、漏极和栅极的第二耗尽型金属氧化物半导体场效应晶体管，并且
其中，所述第二耗尽型金属氧化物半导体场效应晶体管的漏极连接在所述电源电位与所述第一耗尽型金属氧化物半导体场效应晶体管的漏极之间，并且所述第二耗尽型金属氧化物半导体场效应晶体管的源极连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极与所述第一增强型金属氧化物半导体场效应晶体管的漏极之间。
2.根据权利要求1所述的参考电压生成电路，其中，所述第一耗尽型金属氧化物半导体场效应晶体管和所述第一增强型金属氧化物半导体场效应晶体管中的每一个包括衬底电极。
3.根据权利要求2所述的参考电压生成电路，其中，所述第一耗尽型金属氧化物半导体场效应晶体管和所述第一增强型金属氧化物半导体场效应晶体管中的每一个包括N沟道金属氧化物半导体场效应晶体管。
4.根据权利要求2或3所述的参考电压生成电路，还包括：
第一电阻器，连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极和所述第一耗尽型金属氧化物半导体场效应晶体管的衬底电极之间；以及
第二电阻器，连接在所述第一增强型金属氧化物半导体场效应晶体管的源极和所述第一增强型金属氧化物半导体场效应晶体管的衬底电极之间。
5.根据权利要求4所述的参考电压生成电路，其中，所述第一电阻器的电阻与所述第二电阻器的电阻的比率被配置为使得所述参考电压输出的电压随着温度的升高而降低。
6.根据权利要求5所述的参考电压生成电路，其中，所述第一电阻器的电阻小于所述第二电阻器的电阻。
7.根据前述任一权利要求所述的参考电压生成电路，其中，所述第二耗尽型金属氧化物半导体场效应晶体管包括衬底电极。
8.根据权利要求7所述的参考电压生成电路，其中，所述第二耗尽型金属氧化物半导体场效应晶体管包括N沟道金属氧化物半导体场效应晶体管。
9.根据权利要求7或8所述的参考电压生成电路，还包括第三电阻器，其连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极和所述第二耗尽型金属氧化物半导体场效应晶体管的衬底电极之间。
10.根据前述权利要求中任一项所述的参考电压生成电路，其中，所述第二耗尽型金属氧化物半导体场效应晶体管的栅极连接到第二参考电位。
11.根据权利要求10所述的参考电压生成电路，其中，所述第一参考电位和所述第二参考电位是同一参考电位。
12.根据前述任一权利要求所述的参考电压生成电路，其中，所述第一参考电位和/或所述第二参考电位是地电位。
13.根据权利要求1至9中任一项所述的参考电压生成电路，其中，所述第二耗尽型金属氧化物半导体场效应晶体管的栅极连接到所述第一增强型金属氧化物半导体场效应晶体管的源极。
14.根据前述任一权利要求所述的参考电压生成电路，其中，所述第二耗尽型金属氧化物半导体场效应晶体管的源极连接在所述第一增强型金属氧化物半导体场效应晶体管的漏极和所述参考电压输出之间。
15.根据前述任一权利要求所述的参考电压生成电路，还包括：
一个或多个附加的第一耗尽型金属氧化物半导体场效应晶体管，其与所述第一耗尽型金属氧化物半导体场效应晶体管串联连接；
一个或多个附加的第一增强型金属氧化物半导体场效应晶体管，其与所述第一增强型金属氧化物半导体场效应晶体管串联连接；
一个或多个附加的第二耗尽型金属氧化物半导体场效应晶体管，其与所述第二耗尽型金属氧化物半导体场效应晶体管串联连接。
16.一种制造参考电压生成电路的方法，所述方法包括：
形成具有源极、漏极和栅极的第一耗尽型金属氧化物半导体场效应晶体管，并且
其中，所述第一耗尽型金属氧化物半导体场效应晶体管的漏极被配置成连接到电源电位，并且所述第一耗尽型金属氧化物半导体场效应晶体管的栅极连接到所述第一耗尽型金属氧化物半导体场效应晶体管的源极；
形成具有源极、漏极和栅极的第一增强型金属氧化物半导体场效应晶体管，并且
其中，所述第一增强型金属氧化物半导体场效应晶体管的漏极连接到所述第一耗尽型金属氧化物半导体场效应晶体管的源极，所述第一增强型金属氧化物半导体场效应晶体管的栅极连接到所述第一增强型金属氧化物半导体场效应晶体管的漏极，并且所述第一增强型金属氧化物半导体场效应晶体管的源极连接到第一参考电位；
形成连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极和所述第一增强型金属氧化物半导体场效应晶体管的漏极之间的参考电压输出；以及
形成具有源极、漏极和栅极的第二耗尽型金属氧化物半导体场效应晶体管，并且
其中，所述第二耗尽型金属氧化物半导体场效应晶体管的漏极连接在所述电源电位与所述第一耗尽型金属氧化物半导体场效应晶体管的漏极之间，并且所述第二耗尽型金属氧化物半导体场效应晶体管的源极连接在所述第一耗尽型金属氧化物半导体场效应晶体管的源极与所述第一增强型金属氧化物半导体场效应晶体管的漏极之间。
CN202311250316.1A 2023-03-24 2023-09-26 参考电压电路 Pending CN117130423A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP23164072.3 2023-03-24
EP23164072.3A EP4435554A1 (en) 2023-03-24 2023-03-24 Reference voltage circuit

Publications (1)

Publication Number Publication Date
CN117130423A true CN117130423A (zh) 2023-11-28

Family

ID=85726121

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311250316.1A Pending CN117130423A (zh) 2023-03-24 2023-09-26 参考电压电路
CN202410326594.9A Pending CN118732765A (zh) 2023-03-24 2024-03-21 参考电压电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410326594.9A Pending CN118732765A (zh) 2023-03-24 2024-03-21 参考电压电路

Country Status (3)

Country Link
US (2) US20240321878A1 (zh)
EP (2) EP4435554A1 (zh)
CN (2) CN117130423A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937477A (en) * 1988-01-19 1990-06-26 Supertex, Inc. Integrated mos high-voltage level-translation circuit, structure and method
CN101632176A (zh) * 2007-01-24 2010-01-20 克伊斯通半导体有限公司 耗尽模式mosfet电路和应用
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源
US20180348807A1 (en) * 2017-06-01 2018-12-06 Ablic Inc. Reference voltage circuit and semiconductor device
CN111146770A (zh) * 2019-12-31 2020-05-12 三维通信股份有限公司 GaN功率器件的保护电路
CN111277256A (zh) * 2018-12-05 2020-06-12 德克萨斯仪器股份有限公司 校正用于二极管连接式晶体管的栅极偏置的方法和装置
CN114690829A (zh) * 2021-03-04 2022-07-01 台湾积体电路制造股份有限公司 温度补偿电路、电压参考电路及产生参考电压的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
JP7190927B2 (ja) * 2019-02-08 2022-12-16 エイブリック株式会社 基準電圧回路及び半導体装置
CN115104076A (zh) * 2020-02-25 2022-09-23 罗姆股份有限公司 恒定电压生成电路
JP2022104171A (ja) * 2020-12-28 2022-07-08 ラピステクノロジー株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937477A (en) * 1988-01-19 1990-06-26 Supertex, Inc. Integrated mos high-voltage level-translation circuit, structure and method
CN101632176A (zh) * 2007-01-24 2010-01-20 克伊斯通半导体有限公司 耗尽模式mosfet电路和应用
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源
US20180348807A1 (en) * 2017-06-01 2018-12-06 Ablic Inc. Reference voltage circuit and semiconductor device
CN111277256A (zh) * 2018-12-05 2020-06-12 德克萨斯仪器股份有限公司 校正用于二极管连接式晶体管的栅极偏置的方法和装置
CN111146770A (zh) * 2019-12-31 2020-05-12 三维通信股份有限公司 GaN功率器件的保护电路
CN114690829A (zh) * 2021-03-04 2022-07-01 台湾积体电路制造股份有限公司 温度补偿电路、电压参考电路及产生参考电压的方法

Also Published As

Publication number Publication date
CN118732765A (zh) 2024-10-01
EP4435554A1 (en) 2024-09-25
US20240321877A1 (en) 2024-09-26
US20240321878A1 (en) 2024-09-26
EP4435555A1 (en) 2024-09-25

Similar Documents

Publication Publication Date Title
US7479821B2 (en) Cascode circuit and semiconductor device
US5825695A (en) Semiconductor device for reference voltage
US8614570B2 (en) Reference current source circuit including added bias voltage generator circuit
US20110018520A1 (en) Reference voltage circuit and electronic device
US7973525B2 (en) Constant current circuit
US7859243B2 (en) Enhanced cascode performance by reduced impact ionization
US6040735A (en) Reference voltage generators including first and second transistors of same conductivity type
EP0405319B1 (en) Delay circuit having stable delay time
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
US6628161B2 (en) Reference voltage circuit
US6798277B2 (en) Reference voltage circuit and electronic device
WO2020018681A1 (en) Power-on reset circuit
US6184745B1 (en) Reference voltage generating circuit
KR0126911B1 (ko) 기준전압 발생회로 및 발생방법
US7268595B2 (en) System and method for compensating for the effects of process, voltage, and temperature variations in a circuit
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
US6380792B1 (en) Semiconductor integrated circuit
CN117130423A (zh) 参考电压电路
US6404221B1 (en) Threshold invariant voltage detecting device
US6975168B2 (en) Drive circuit
US7834609B2 (en) Semiconductor device with compensation current
KR100607164B1 (ko) 기준 전압 발생 회로
JP3963597B2 (ja) 短絡保護回路
KR0172436B1 (ko) 반도체 장치의 기준전압 발생회로
US20100327919A1 (en) Differential amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination