CN117098416A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN117098416A
CN117098416A CN202310532053.7A CN202310532053A CN117098416A CN 117098416 A CN117098416 A CN 117098416A CN 202310532053 A CN202310532053 A CN 202310532053A CN 117098416 A CN117098416 A CN 117098416A
Authority
CN
China
Prior art keywords
layer
light emitting
insulating layer
emitting element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310532053.7A
Other languages
English (en)
Inventor
金炯硕
金诗圣
李种琎
金东均
李东彦
赵显敏
韩相旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117098416A publication Critical patent/CN117098416A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请提供了一种发光元件，其包括：发光元件芯，包括第一半导体层、在第一半导体层上的发光层、以及在发光层上的第二半导体层；以及第一元件绝缘层，围绕发光元件芯的侧表面。第一元件绝缘层的外表面具有：第一外表面，与第一半导体层的一个表面相邻，第一半导体层的一个表面与第一半导体层的面对第二半导体层的另一表面相对；以及第二外表面，比第一外表面更远离第一半导体层的侧表面。

Description

发光元件
技术领域
本公开的实施方式的方面涉及发光元件、制造发光元件的方法和显示设备。
背景技术
随着多媒体的发展，显示设备的重要性越来越大。为此，正在使用各种类型的显示设备，诸如有机发光显示器和液晶显示器(LCD)。
用于显示显示设备的图像的设备包括显示面板，诸如有机发光显示面板或液晶显示面板。显示面板可以包括发光元件，并且发光元件可以是发光二极管(LED)。发光二极管包括使用有机材料作为发光材料的有机发光二极管(OLED)和使用无机材料作为发光材料的无机发光二极管。
发明内容
本公开的实施方式的方面和特征提供了这样的发光元件和用于制造其的方法，该发光元件在将发光元件从下衬底分离的工艺中具有改善的分离表面的台阶差。
本公开的实施方式的方面和特征提供了这样的显示设备，该显示设备包括其中改善了分离表面的台阶差的发光元件。
然而，本公开的实施方式及其方面和特征不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其他实施方式及其方面和特征对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的实施方式，发光元件包括：发光元件芯，包括第一半导体层、在第一半导体层上的发光层、以及在发光层上的第二半导体层；以及第一元件绝缘层，围绕发光元件芯的侧表面。第一元件绝缘层的外表面具有：第一外表面，与第一半导体层的一个表面相邻，第一半导体层的所述一个表面与第一半导体层的面对第二半导体层的另一表面相对；以及第二外表面，比第一外表面更远离第一半导体层的侧表面。
第一半导体层的所述一个表面可以具有朝向第一半导体层的中心的凹形形状。
具有第一外表面的第一元件绝缘层的第一直径可以小于具有第二外表面的第一元件绝缘层的第二直径。
发光元件还可以包括第二元件绝缘层，第二元件绝缘层在发光元件芯和第一元件绝缘层之间并且围绕发光元件芯的侧表面。第一半导体层的侧表面可以与第一元件绝缘层和第二元件绝缘层两者接触。
第一元件绝缘层可以具有在第一外表面与第一半导体层的所述一个表面之间的第一下表面以及在第一外表面与第二外表面之间的第二下表面。
作为第一元件绝缘层的第一下表面与第一半导体层的所述一个表面之间的最大距离的第一距离可以大于作为第一元件绝缘层的第一下表面与第二元件绝缘层的下表面之间的最大距离的第二距离。
第一距离和第二距离可以是约100nm或更小。
作为第一元件绝缘层的第一下表面与第一半导体层的所述一个表面之间的最大距离的第一距离可以与作为第一元件绝缘层的第一下表面与第二元件绝缘层的下表面之间的最大距离的第二距离相同。
作为第一元件绝缘层的第一下表面与第一半导体层的所述一个表面之间的最大距离的第一距离可以大于作为第一元件绝缘层的第一下表面与第一元件绝缘层的第二下表面之间的最大距离的第三距离。
第二元件绝缘层的下表面可以被第一元件绝缘层覆盖。
第一半导体层的侧表面可以具有与第一元件绝缘层接触的第一侧表面和与第二元件绝缘层接触的第二侧表面，以及第一侧表面可以比第二侧表面更靠近第一半导体层的所述一个表面。
具有第一外表面的第一元件绝缘层的第一厚度可以与具有第二外表面的第一元件绝缘层的第二厚度相同。
第一元件绝缘层在第一外表面处的第一厚度可以小于第一元件绝缘层在第二外表面处的第二厚度。
发光元件芯还可以包括在第二半导体层上的元件电极层，并且元件电极层的侧表面可以从第一半导体层的侧表面向外突出。
根据本公开的另一实施方式，用于制造发光元件的方法包括：在衬底上形成包括第一半导体材料层、发光材料层和第二半导体材料层的第一堆叠结构；通过在垂直于衬底的方向上蚀刻第一堆叠结构来形成包括第一半导体层、发光层和第二半导体层的第二堆叠结构；形成围绕第一半导体层的外表面的一部分的第一元件绝缘层；第一蚀刻，其蚀刻第一半导体层的由第一元件绝缘层暴露的倾斜表面；在第一半导体层的通过第一蚀刻暴露的第一侧表面和第一半导体层的由第一元件绝缘层围绕的第二侧表面上形成第二元件绝缘层；以及将第一半导体层从衬底分离。
第一半导体层的倾斜表面可以从衬底倾斜约120°至约140°。
将第一半导体层从衬底分离可以包括在衬底上形成剩余的第一半导体层。
剩余的第一半导体层可以包括从衬底的上表面突出以具有100nm或更小的高度的突起。
第一半导体层的第一侧表面和第二侧表面可以与衬底垂直对准。
形成第二元件绝缘层可以包括：在第一半导体层的暴露在第二堆叠结构中的相邻第二堆叠结构之间的上表面上形成第二元件绝缘层；并且在第一半导体层的上表面上蚀刻第二元件绝缘层。
第二元件绝缘层的蚀刻工艺可以是干法蚀刻方法，并且第一半导体层的倾斜表面的蚀刻工艺可以是湿法蚀刻方法。
根据本公开的另一实施方式，显示设备包括：第一电极和第二电极，在衬底上并且彼此间隔开；以及发光元件，在第一电极和第二电极之间。发光元件包括发光元件芯以及围绕发光元件芯的侧表面的第一元件绝缘层，其中，发光元件芯包括第一半导体层、在第一半导体层上的发光层以及在发光层上的第二半导体层。第一元件绝缘层具有与第一半导体层的一个表面相邻的第一外表面，第一半导体层的所述一个表面与第一半导体层的面对第二半导体层的另一表面相对，并且第二外表面比第一外表面更远离第一半导体层的侧表面。
显示设备还可以包括与发光元件的第一端接触的第一连接电极和与发光元件的第二端接触的第二连接电极。发光元件的第二端和第二连接电极可以朝向发光元件的中心凹入。
根据本公开的前述和其他实施方式，可以包括围绕发光元件的外表面的元件绝缘层。元件绝缘层可以从发光元件的、与发光元件的作为发光元件的分离表面的一端相对的另一端进一步向外突出。
根据本公开的前述和其他实施方式，通过形成围绕发光元件的外表面的元件绝缘膜，并且然后蚀刻暴露的半导体层，可以改善发光元件的分离表面处的台阶差。因此，可以改善发光元件的发光效率。
附图说明
通过参考附图描述本公开的实施方式，本公开的以上和其他方面和特征将变得更加明显。
图1是根据实施方式的发光元件的示意性立体图。
图2是根据实施方式的发光元件的剖视图。
图3是图2的区域X的放大剖视图。
图4是图2的区域X的放大剖视图的另一示例。
图5是根据另一实施方式的发光元件的剖视图。
图6是图5的区域Y的放大剖视图。
图7是根据另一实施方式的发光元件的剖视图。
图8至图21是示出制造根据实施方式的发光元件的方法的视图和图像。
图22是根据实施方式的发光元件和根据比较示例的发光元件的图像。
图23是根据实施方式的显示设备的平面图。
图24是示出根据实施方式的显示设备的一个像素的平面布局图。
图25是沿着图24的线I-I'截取的剖视图。
图26是图25的区域A的放大剖视图。
图27是示出根据另一实施方式的图25的区域A的放大剖视图。
具体实施方式
本公开的实施方式的方面和特征以及实现其的方法可以通过参考对实施方式的详细描述以及附图而更容易理解。在下文中，将参考附图更详细地描述实施方式。然而，所描述的实施方式可以以各种不同的形式实施，并且不应被解释为限于本文中示出的实施方式。更确切地说，这些实施方式提供为示例使得本公开将是透彻且完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员完整地理解本公开的方面和特征而言不必要的过程、元件和技术。
将理解，当元件或层被称为在另一元件或层“上”、“连接到”另一元件或层或“联接到”另一元件或层时，它可以直接在另一元件或层上、连接到或联接到另一元件或层，或者还可以存在一个或多个中间元件或层。当元件或层被称为“直接在另一元件或层上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间元件或层。例如，当第一元件被描述为“联接”或“连接”到第二元件时，第一元件可以直接联接或连接到第二元件，或者第一元件可以经由一个或多个中间元件间接联接或连接到第二元件。
在附图中，为了说明的清楚，可以夸大各种元件、层等的尺寸。相同的附图标记表示相同的元件。如本文中所使用，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。另外，在描述本公开的实施方式时，使用“可以”表示“本公开的一个或多个实施方式”。当与一列元素一起使用时，诸如“……中的至少一个”的表述修饰整列元素,而不是修饰该列中的个别元素。如本文中所使用，术语“使用”、“使用了”和“所使用”可以分别理解为与术语“利用”、“利用了”和“所利用”同义。如本文中所使用，术语“基本上”、“约”和类似术语用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的、所测量或计算的值中的固有变化。如本文中所使用，“约”或“近似”包括所述值，并且意指在如由本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。另外，在描述本公开的实施方式时，使用“可以”表示“本公开的一个或多个实施方式”。
将理解，虽然在本文中可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在没有背离示例性实施方式的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了便于描述，在本文中可以使用空间相对术语(诸如“下面”、“下方”、“下部”、“上方”、“上部”等)来描述如图中所示的一个元件或特征与另一(另外的)元件或特征的关系。将理解，除了附图中描绘的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征的“下方”或“下面”的元件将随之被定向在其他元件或特征的“上方”或“之上”。因此，术语“下方”可以包括上方和下方两种定向。设备可以以其他方式定向(例如，旋转90度或处于其他定向)，并且在本文中使用的空间相关描述语应当相应地进行解释。
本文中所用的术语用于描述本公开的实施方式的目的，并且不是旨在限制本公开。如本文中所使用，单数形式“一”和“一个”旨在也包括复数形式，除非上下文另外清楚地指示。还将理解，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本文中参考作为实施方式和/或中间结构的示意图的剖视图来描述各种实施方式。如此，要预期到例如由于制造技术和/或公差而导致的与图示形状的偏差。另外，本文中公开的特定结构性或功能性描述仅是说明性的，以用于描述根据本公开的构思的实施方式的目的。因此，本文中所公开的实施方式不应解释为受限于区域的具体示出的形状，而是如此被理解为包括例如由制造而导致的形状的偏差。
例如，示出为矩形的植入区域可以在其边缘处具有圆化的或曲化的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。类似地，通过植入而形成的埋置区域可能在埋置区域与通过其发生植入的表面之间的区域中导致一些植入。因此，图中示出的区域本质上是示意性的，并且它们的形状不是旨在示出设备的区域的实际形状，并且不是旨在进行限制。此外，如本领域技术人员将认识到的，在全部没有背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
在详细描述中，出于解释的目的，阐述了诸多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，各种实施方式可以在没有这些具体细节或具有一个或多个等同布置的情况下实施。在其他实例中，公知的结构和设备以框图形式示出，以避免不必要地模糊各种实施方式。
此外，在本说明书中，短语“在平面上”或“在平面图中”意指从顶部观察目标部分，并且短语“在剖面上”意指从侧面观察通过竖直切割目标部分而形成的剖面。
在本公开中，DR1轴、DR2轴和/或DR3轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义来解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。这同样适用于DR4轴、DR5轴和/或DR6轴以及第一方向、第二方向和/或第三方向。
当一个或多个实施方式可以不同地实施时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
此外，本文中所公开和/或记载的任何数值范围旨在包括包含于所记载范围内的具有相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(包含本数)的所有子范围，例如，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如2.4至7.6。本文中所记载的任何最大数值极限旨在包括包含于其中的所有更低的数值极限，并且本说明书中所记载的任何最小数值极限旨在包括包含于其中的所有更高的数值极限。因此，申请人保留修改本说明书(包括权利要求在内)以清楚地记载包含于本文中所明确记载的范围内的任何子范围的权利。
根据本文中所描述的本公开的实施方式的电子或电气设备和/或任何其他相关设备或组件可以利用任何适当的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实施。例如，这些设备的各种组件可以形成在一个集成电路(IC)芯片上或形成在分开的IC芯片上。另外，这些设备的各种组件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个衬底上。
此外，这些设备的各种组件可以是在一个或多个计算设备中的一个或多个处理器上运行的、执行计算机程序指令并且与用于执行本文中所描述的各种功能的其他系统组件交互的进程或线程。计算机程序指令存储在存储器中，该存储器可以利用标准存储设备(诸如，以随机存取存储器(RAM)为例)在计算设备中实现。计算机程序指令还可以存储在其他非暂时性计算机可读介质(诸如，以CD-ROM、闪存驱动器或类似物为例)中。另外，本领域技术人员应认识到，在没有脱离本公开的实施方式的精神和范围的情况下，各种计算设备的功能可以组合或集成到单个计算设备中，或者特定计算设备的功能可以跨越一个或多个其他计算设备分布。
除非另行限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些术语，应被解释为具有例如与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则不应以理想化或过于形式化的含义进行解释。
图1是根据实施方式的发光元件的示意性立体图。图2是根据实施方式的发光元件的剖视图。
参照图1和图2，发光元件ED是颗粒型元件，并且可以具有具备纵横比(例如，预定的纵横比)的棒或圆柱形形状。发光元件ED具有在一个方向(例如，第三方向DR3)上延伸的形状，并且发光元件ED在延伸方向(或纵向方向，即第三方向DR3)上的长度大于发光元件ED的直径。例如，发光元件ED可以具有诸如圆柱体、棒、线、管等的形状，可以具有诸如立方体、长方体或六棱柱的多边形棱柱形状，或者可以具有尽管在一个方向上延伸但是部分倾斜的外表面。在下文中，为了描述如图中所示的发光元件ED的形状，术语“第三方向DR3”、“一个方向DR3”、“发光元件ED的延伸方向DR3”和“发光元件ED的纵向方向DR3”可以互换使用。第一方向DR1和第二方向DR2可以限定为与发光元件ED的纵向方向DR3交叉的水平方向。第一方向DR1和第二方向DR2可以彼此垂直。
发光元件ED可以具有纳米级尺度(例如，约1nm或大于1nm并且小于约1μm)至微米级尺度(例如，约1μm或大于1μm并且小于约1mm)的尺寸。尽管不限于此，在一个实施方式中，发光元件ED在延伸方向DR3上的长度在约1μm至约10μm的范围中，诸如在约4μm至约5μm的范围中，并且发光元件ED的直径可以为约500nm。发光元件ED的纵横比可以在约1.2：1至约100：1的范围中，但不限于此。
在实施方式中，发光元件ED可以是由无机材料制成的无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电型(例如，n型)半导体层、第二导电型(例如，p型)半导体层以及插入在第一导电型半导体层和第二导电型半导体层之间的活性半导体层。活性半导体层分别从第一导电型半导体层和第二导电型半导体层接收电子和空穴，并且电子和空穴可以在活性半导体层中彼此结合以发射光。另外，无机发光二极管可以在两个电极之间对准，其中，当在彼此面对的两个电极之间在特定方向上产生电场时，在所述两个电极中形成极性。
发光元件ED可以包括发光元件芯30、第一元件绝缘层38和第二元件绝缘层39。发光元件芯30可以具有在一个方向DR3上延伸的形状。发光元件芯30可以具有棒形状或圆柱形形状。然而，本公开不限于此，并且发光元件芯30可以具有具备多边形形状的截面的形式，诸如立方体、长方体或六边形柱，或可以具有尽管在一个方向上延伸但是部分倾斜的外表面。
发光元件芯30可以包括第一半导体层31、第二半导体层32、发光层33和元件电极层37。第一半导体层31、发光层33、第二半导体层32和元件电极层37可以沿着一个方向DR3顺序地堆叠，该一个方向DR3是发光元件芯30的纵向方向DR3。
在下文中，在描述发光元件ED的实施方式中，“上部”表示元件电极层37相对于发光元件芯30在一个方向DR3上所设置的侧，并且“上表面”表示面向一个方向DR3上的一个侧的表面，除非另有说明。另外，“下部”表示第一半导体层31相对于发光元件芯30在与一个方向DR3相反的方向上所设置的侧，并且“下表面”表示面朝一个方向DR3上的另一侧的表面。发光元件ED的上部分可以被称为第一端，并且发光元件ED的下部分可以被称为第二端。发光元件ED的上表面可以被称为第一端表面EF1或一个表面，并且发光元件ED的下表面可以被称为第二端表面EF2或另一表面。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。在第一半导体层31中掺杂的n型掺杂剂可以是Si、Ge、Sn、Se或类似物。第一半导体层31可以具有面对第二半导体层32的上表面、与上表面相对的下表面、以及侧表面。
第二半导体层32设置在第一半导体层31上，且发光层33插入在第二半导体层32和第一半导体层31之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba或类似物。第二半导体层32可以具有面对第一半导体层31的下表面、与下表面相对且面对元件电极层37的上表面、以及侧表面。
尽管第一半导体层31和第二半导体层32被示为各自是一个层，但是本公开不限于此。根据发光层33的材料，第一半导体层31和第二半导体层32可以包括更多数量的层，例如覆层或TSBR(拉伸应变势垒减小)层。例如，发光元件ED可以还包括设置在第一半导体层31和发光层33之间或设置在第二半导体层32和发光层33之间的另一半导体层。设置在第一半导体层31和发光层33之间的半导体层可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Superlattices)中的任何一种或多种，并且设置在第二半导体层32和发光层33之间的半导体层可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。
发光层33设置在第一半导体层31和第二半导体层32之间。发光层33可以包括具有单量子阱结构或多量子阱结构的材料。当发光层33包括具有多量子阱结构的材料时，它可以具有其中量子层和阱层交替堆叠的结构。通过根据经由第一半导体层31和第二半导体层32施加的电信号结合电子-空穴对，发光层33可以发射光。发光层33可以包括诸如AlGaN、AlGaInN或InGaN的材料。当发光层33具有其中量子层和阱层交替堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层33可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，并且可以根据要发射的光的波段包括其他III族至V族半导体材料。由发光层33发射的光不限于蓝色波段中的光，并且在一些实施方式中，可以发射红色波段和绿色波段中的光。
从发光层33发射的光不仅可以从作为发光元件ED的纵向方向DR3的一个方向DR3上的两个端表面EF1和EF2发射，而且还可以从发光元件ED的侧表面发射。换句话说，从发光层33发射的光不限于在一个方向上。
在本说明书中，作为发光元件ED的上部分(或上端)的第一端可以是第二半导体层32的上部分，并且作为发光元件ED的下部分(或下表面)的第二端可以是第一半导体层31的下部分。第一端表面EF1(即发光元件ED的上表面)可以包括第二半导体层32的上表面，并且第二端表面EF2(即发光元件ED的下表面)可以包括第一半导体层31的下表面。在一些实施方式中，当发光元件ED包括元件电极层37时，发光元件ED的第一端可以是元件电极层37的上部分，并且发光元件ED的第一端表面EF1可以是元件电极层37的顶表面。第一半导体层31、发光层33和第二半导体层32的侧表面可以在一个方向DR3上平行布置。
元件电极层37可以是欧姆连接电极。然而，本公开不限于此，并且元件电极层37可以是肖特基连接(或接触)电极。发光元件ED可以包括至少一个元件电极层37。发光元件ED可以包括一个或多个元件电极层37，但不限于此，并且在一些实施方式中，可以省略元件电极层37。
元件电极层37可以设置在第二半导体层32和电极(例如，外部电极)之间，以当发光元件ED的两端和电极彼此电连接以向第一半导体层31和第二半导体层32施加电信号时减小电阻。元件电极层37可以包括导电金属。例如，元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
第一元件绝缘层38设置成围绕发光元件芯30的侧表面(例如，外周表面)。例如，第一元件绝缘层38可以在纵向方向DR3上延伸以围绕多个半导体层和/或元件电极层37的侧表面。第一元件绝缘层38可以设置成至少围绕发光层33的外表面，并且在发光元件ED的纵向方向DR3上的两个端表面EF1和EF2可以被暴露。另外，第一元件绝缘层38可以形成为在与发光元件ED的至少一端相邻的区域中在截面中具有圆化的顶表面。
第一元件绝缘层38可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。尽管第一元件绝缘层38被示出为单层，但是本公开不限于此。在一些实施方式中，第一元件绝缘层38可以形成为其中堆叠有多个层的多层结构。
第一元件绝缘层38可以保护发光元件ED的半导体层和元件电极层37。当第一元件绝缘层38与通过其电信号传输到发光元件ED的电极直接接触时，第一元件绝缘层38可以防止在发光层33中可能发生的电短路。此外，第一元件绝缘层38可以防止发光元件ED的发光效率的降低。
第二元件绝缘层39可以设置在第一元件绝缘层38的外表面(例如，外周表面)上。第二元件绝缘层39可以设置成围绕第一元件绝缘层38的外表面。第一元件绝缘层38可以设置在发光元件芯30和第二元件绝缘层39之间。
第二元件绝缘层39可以在发光元件芯30延伸的一个方向DR3上延伸。类似于第一元件绝缘层38，第二元件绝缘层39可以设置成覆盖发光元件芯30的侧表面，同时暴露发光元件芯30的两个端表面EF1和EF2。所示的第二元件绝缘层39在发光元件ED的纵向方向DR3上延伸，以从第一半导体层31的侧表面覆盖到元件电极层37的侧表面，但不限于此。
第二元件绝缘层39可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。第二元件绝缘层39可以具有包括以上描述的材料的单层或其中堆叠有包括这些材料中的一种或多种的多个层的多层结构(或可以由它们形成)。类似于第一元件绝缘层38，第二元件绝缘层39可以保护发光元件ED的半导体层和元件电极层37。
在一些实施方式中，可以对第一元件绝缘层38和/或第二元件绝缘层39的外表面进行表面处理。发光元件ED可以以分散在墨水中的状态喷射到电极上，并且然后对准。第一元件绝缘层38和/或第二元件绝缘层39的外表面可以处理成具有疏水性或亲水性，以使发光元件ED保持在分散状态，而不与墨水中的其他相邻发光元件ED聚集。
根据实施方式，第一元件绝缘层38在作为发光元件ED的延伸(或延长)方向的纵向方向DR3上延伸，并且可以在与第二端相邻的区域(即发光元件ED的下部分)中暴露(而不覆盖)第一半导体层31的侧表面。第一半导体层31的暴露的侧表面可以被第二元件绝缘层39覆盖。第二元件绝缘层39可以与第一半导体层31的未被第一元件绝缘层38覆盖的侧表面接触。第一半导体层31的侧表面可以与第一元件绝缘层38和第二元件绝缘层39两者接触。
因为第一元件绝缘层38不覆盖第一半导体层31的下侧表面，所以设置在第一元件绝缘层38上的第二元件绝缘层39可以具有根据第一元件绝缘层38的形状的台阶差。例如，根据第一元件绝缘层38的形状，从发光元件ED的下部分到上部分，第二元件绝缘层39可以具有从发光元件ED向外突出的台阶形状。第二元件绝缘层39可以包括沿着纵向方向DR3在第一方向DR1和第二方向DR2上突出的部分。
尽管不限于此，第一元件绝缘层38在一个方向DR3上的长度可以长于第二元件绝缘层39在一个方向DR3上的长度。
根据实施方式，发光元件ED可以具有其中下表面(即，第二端表面EF2)朝向发光元件ED的内部(例如，发光元件ED的中心)呈凹形的形状。第二端表面EF2可以包括第一半导体层31的下表面和第二元件绝缘层39的下表面。
在后面将更详细描述的发光元件ED的制造工艺中，可以通过第二蚀刻工艺(即，第一湿法蚀刻工艺)和第四蚀刻工艺(即，第二湿法蚀刻工艺)来去除在用于蚀刻第一半导体结构以形成第二半导体结构3002(参见图10)的第一蚀刻工艺期间形成的表面损伤区DR(参见图10)。表面损伤区DR可以引起第二端表面EF2(即，在将发光元件ED与剩余的第一半导体层(例如，参见图20中的314)分离的工艺中，发光元件ED的分离表面)之间的台阶差。台阶可能具有约200nm或更大的长度差，并且可以引起第二端表面EF2的异常轮廓。因此，当第二连接电极(例如，参见图24中的720)接触发光元件ED的第二端表面EF2时，在显示设备10(参见图23)的对准工艺中，可能发生接触失效或接触面积可能减小。
根据本公开的实施方式，因为增加表面损伤区DR的去除率，所以可以改善(例如，减小)发光元件ED的第二端表面EF2的台阶差，并且可以最小化异常轮廓。通过减轻包括发光元件ED的显示设备10的接触缺陷，可以改善发光元件ED和显示设备10的发光效率。
通过在形成第二半导体结构3002之后增加(例如，延长)湿法蚀刻工艺的周期，可以改善表面损伤区DR的去除率，但是可能一起蚀刻第二半导体结构3002的半导体层的外表面。根据本公开的实施方式，在执行第三蚀刻工艺之后，可以形成第一元件绝缘层38，并且在执行第五蚀刻工艺之后，可以形成第二元件绝缘层39，以改善表面损伤区DR的去除率并且保持发光元件芯30的外表面保护和直径。因此，可以改善发光元件ED和包括该发光元件ED的显示设备10的发光效率。
将参考图3详细描述根据制造方法的发光元件ED的第二端的结构。
图3是图2的区域X的放大剖视图。
参照图2和图3，第一半导体层31、第一元件绝缘层38和第二元件绝缘层39可以设置在发光元件ED的第二端处。
第一半导体层31可以具有底表面31B和侧表面31S。第一半导体层31的底表面31B可以占据发光元件ED的第二端表面EF2的大部分。第一半导体层31的底表面31B可以具有朝向第一半导体层31的内部(例如，中心)的凹形形状。例如，第一半导体层31的底表面31B可以具有中央部分和远离中央部分的边缘部分。底表面31B的中央部分可以比底表面31B的边缘部分更靠近发光层33。作为发光元件ED的最下端(图中的第二元件绝缘层39的第一底表面39B1)和第一半导体层31的底表面31B之间的最大距离的第二距离H2可以是约100nm或更小。例如，第一半导体层31的凹陷程度可以是约100nm。
第一半导体层31的侧表面31S可以具有第一侧表面31S1和第二侧表面31S2。第一半导体层31的第一侧表面31S1和第二侧表面31S2基本上彼此平行，并且第一侧表面31S1和第二侧表面31S2可以彼此连接。第一侧表面31S1可以设置成低于第二侧表面31S2。例如，第一侧表面31S1可以比第二侧表面31S2更靠近发光元件ED的第二端表面EF2。第一半导体层31的第一侧表面31S1可以连接在底表面31B和第二侧表面31S2之间。第一半导体层31的第一侧表面31S1可以被第二元件绝缘层39围绕，并且第二侧表面31S2可以被第一元件绝缘层38和第二元件绝缘层39围绕。第一半导体层31的第一侧表面31S1可以与第二元件绝缘层39接触，并且第二侧表面31S2可以与第一元件绝缘层38接触。
第一元件绝缘层38可以具有内表面、外表面和底表面38B。第一元件绝缘层38的内表面可以与发光元件芯30的第一半导体层31、发光层33和第二半导体层32接触。第一元件绝缘层38的外表面可以与第二元件绝缘层39的内表面接触。第一元件绝缘层38的底表面38B可以不形成发光元件ED的第二端表面EF2。
第一元件绝缘层38的底表面38B可以被第二元件绝缘层39覆盖。第一元件绝缘层38设置为围绕第一半导体层31的侧表面31S的部分，但是可以暴露其他区域。例如，第一元件绝缘层38可以暴露第一半导体层31的第一侧表面31S1，并且可以围绕第二侧表面31S2。作为发光元件ED的最下端(图中的第二元件绝缘层39的第一底表面39B1)和第一元件绝缘层38的底表面38B之间的最大距离的第一距离H1可以是约100nm或更小。
第二元件绝缘层39可以具有内表面、外表面39S和底表面39B。第二元件绝缘层39的内表面可以与第一元件绝缘层38和第一半导体层31接触。
第二元件绝缘层39的外表面39S可以具有第一外表面39S1和第二外表面39S2。第一外表面39S1和第二外表面39S2在物理上彼此分离，并且可以通过第二元件绝缘层39的第二底表面39B2连接。第一外表面39S1可以设置成低于发光元件ED的第二外表面39S2。例如，第一外表面39S1可以比第二外表面39S2更靠近发光元件ED的第二端表面EF2。因为第二元件绝缘层39的外表面39S形成为在第一半导体层31的第一侧表面31S1和第一元件绝缘层38的外表面上具有相同的厚度，所以可以根据它们的台阶差将外表面39S分成第一外表面39S1和第二外表面39S2。第二外表面39S2可以比第一外表面39S1向发光元件芯30的外部更远地突出。第二元件绝缘层39在其内表面处的第一直径WE1可以小于第二元件绝缘层39在第二外表面39S2处的第二直径WE2。
第二元件绝缘层39的底表面39B可以具有第一底表面39B1和第二底表面39B2。第一底表面39B1可以与第二底表面39B2间隔开。第一底表面39B1可以包括在发光元件ED的第二端表面EF2中(例如，可以部分地形成发光元件ED的第二端表面EF2)。发光元件ED的最下端可以是第二元件绝缘层39的第一底表面39B1的最下端。第一底表面39B1可以设置成低于第一半导体层31的底表面31B。第二元件绝缘层39的第二底表面39B2可以连接第二元件绝缘层39的第一外表面39S1和第二外表面39S2。第二底表面39B2可以设置在第一底表面39B1上方。
在实施方式中，第二元件绝缘层39的厚度可以是恒定的(或基本上恒定的)。例如，靠近第二元件绝缘层39的第一外表面39S1的第一厚度TH1可以基本上与靠近第二外表面39S2的第二厚度TH2相同。
第二距离H2可以大于第一距离H1。例如，第一半导体层31的底表面31B基于发光元件ED的最下端的最大高度(例如，第二距离H2)可以大于第一元件绝缘层38的底表面38B基于发光元件ED的最下端的高度(例如，第一距离H1)。此外，第二距离H2可以大于作为发光元件ED的最下端到第二底表面39B2的最大距离的第三距离。
第一半导体层31的第一侧表面31S1在纵向方向DR3上的长度可以比第二侧表面31S2的长度短。第一元件绝缘层38的长度可以比第二元件绝缘层39的长度短。第二元件绝缘层39的第一外表面39S1的长度可以比第二外表面39S2的长度短。
在实施方式中，发光元件ED的第二端表面EF2可以具有第一半导体层31的底表面31B和第二元件绝缘层39的第一底表面39B1(例如，可以由之形成)。发光元件ED的第二端表面EF2可以具有朝向发光元件ED的内部(例如，中心)的凹形形状。发光元件ED的第二端表面EF2可以具有从边缘到中心凹入的半椭圆形状。第一半导体层31的底表面31B的中心(作为第二端表面EF2的部分)是发光元件ED的第二端表面EF2的最上端，并且第二元件绝缘层39的第一底表面39B1的最下端可以是发光元件ED的第二端表面EF2的最下端。发光元件ED的第二端表面EF2可以在将发光元件ED与剩余的第一半导体层(例如，参见图20中的314)分离的工艺中形成。这是因为在第一半导体层31的与第一元件绝缘层38和第二元件绝缘层39接触的边缘处的GaN的粘附性高于在第一半导体层31的中心处的GaN的粘附性。因为在分离工艺中，第一半导体层31可以在具有比边缘部分相对较低的粘合强度的中央部分处更容易地被分离，所以中央部分的凹陷程度可以更大。凹陷程度(或深度)可以是约100nm或更小。
图4是根据另一实施方式的图2的区域X的放大剖视图。
在根据实施方式的发光元件ED中，基于第二元件绝缘层39的第一底表面39B1(其是发光元件ED的最下端)，第一半导体层31的底表面31B的最大高度可以与第一元件绝缘层38的底表面38B的高度相同。即，作为第一半导体层31的底表面31B和第二元件绝缘层39的第一底表面39B1之间的最大距离的第二距离H2_1可以与作为第一元件绝缘层38的底表面38B和第二元件绝缘层39的第一底表面39B1之间的最大距离的第一距离H1_1相同。第一距离H1_1和第二距离H2_1可以是约100nm或更小。
图4中所示的实施方式与图3中所示的先前实施方式的不同之处在于：在图3中所示的实施方式中，第一距离H1和第二距离H2是不同的，而其他方面保持相同，因此将省略对其的重复描述。
在下文中，将描述根据另一实施方式的发光元件ED_1。在下面的描述中，与先前描述的实施方式相同的组件用相同的附图标记表示，将省略或简化重叠的描述，并且将主要描述它们之间的区别。
图5是根据另一实施方式的发光元件的剖视图。图6是图5的区域Y的放大剖视图。
参照图5和图6，根据实施方式的发光元件ED_1可以包括发光元件芯30和元件绝缘层36。发光元件芯30可以包括第一半导体层31、第二半导体层32、发光层33和元件电极层37。
元件绝缘层36可以设置成围绕发光元件芯30的外表面。元件绝缘层36可以通过与根据先前实施方式的发光元件ED中的第一元件绝缘层38和第二元件绝缘层39相同的制造方法形成。根据实施方式，第一元件绝缘层38和第二元件绝缘层39包括相同的材料。因此，当第一元件绝缘层38和第二元件绝缘层39之间的边界不被划分时，绝缘层可以被称为单个元件绝缘层36。
元件绝缘层36可以在纵向方向DR3上延伸以围绕多个半导体层或元件电极层37的侧表面。元件绝缘层36可以设置成至少围绕发光层33的外表面。可以形成元件绝缘层36以在纵向方向DR3上暴露发光元件ED_1的两个端表面EF1和EF2。
元件绝缘层36可以包括与以上参考图3描述的第一元件绝缘层38和第二元件绝缘层39的绝缘材料相同的绝缘材料。
参照图6，第一半导体层31可以具有侧表面31S和底表面31B。与先前实施方式不同，第一半导体层31的侧表面31S在没有划分区域的情况下被相同的元件绝缘层36覆盖，并且可以与元件绝缘层36接触。
元件绝缘层36可以具有底表面36B和外表面36S，其中，底表面36B包括第一底表面36B1和第二底表面36B2，外表面36S包括第一外表面36S1和第二外表面36S2。
元件绝缘层36的第一底表面36B1可以包括在发光元件ED_1的第二端表面EF2中(例如，可以形成它)，如先前实施方式中那样。第一底表面36B1可以与第一半导体层31的底表面31B一起形成发光元件ED_1的第二端表面EF2。
元件绝缘层36的第二底表面36B2可以连接第一外表面36S1和第二外表面36S2，如先前实施方式中那样。第二底表面36B2可以设置在发光元件ED_1的第一底表面36B1上方。
元件绝缘层36的第一外表面36S1可以设置成低于发光元件ED_1的第二外表面36S2，如先前实施方式中那样。第二外表面36S2可以比第一外表面36S1向第一半导体层31的外部更远地突出。元件绝缘层36可以在纵向方向DR3上从发光元件ED_1的下部分到上部分具有从发光元件ED_1向外突出的台阶形状。元件绝缘层36可以具有沿着纵向方向DR3在第一方向DR1和第二方向DR2上突出的部分。在第一外表面36S1的区域中的元件绝缘层36的第三直径WE3可以小于在第二外表面36S2的区域中的元件绝缘层36的第四直径WE4。
在一个实施方式中，元件绝缘层36的厚度对于每个位置可以是不同的。例如，靠近元件绝缘层36的第一外表面36S1的第三厚度TH3可以小于靠近第二外表面36S2的第四厚度TH4。第三厚度TH3和第四厚度TH4之间的厚度差可以与元件绝缘层36的根据制造工艺主要地沉积的厚度相同。
发光元件ED_1的第二端表面EF2可以包括第一半导体层31的底表面31B和元件绝缘层36的第一底表面36B1。第二端表面EF2可以朝向发光元件ED_1的内部(例如，其中心)是凹形。第二端表面EF2的中央部分可以具有从第二端表面EF2的边缘部分凹陷的凹陷形状。第二端表面EF2的中央部分的凹陷程度(或深度)可以是约100nm。附图示出第一半导体层31的底表面31B离发光元件ED_1的最下端的最大高度H5和元件绝缘层36的第二底表面36B2离发光元件ED_1的最下端的高度H6是相同的，但是本公开不限于此。例如，第一半导体层31的底表面31B的最大高度H5可以小于或大于元件绝缘层36的第二底表面36B2的高度H6。
图7是根据另一实施方式的发光元件的剖视图。
根据实施方式的发光元件ED_2与先前实施方式的不同之处在于：发光层33和/或第二半导体层32向外突出超过第一半导体层31。
例如，发光元件ED_2可以包括发光元件芯30、第一元件绝缘层38和第二元件绝缘层39，其中，发光元件芯30具有第一半导体层31、第二半导体层32、发光层33和元件电极层37。第一半导体层31与先前实施方式中的相同之处在于：第一半导体层31与第一元件绝缘层38和第二元件绝缘层39两者接触，第一元件绝缘层38的下表面由第二元件绝缘层39覆盖，第二元件绝缘层39具有台阶形状的外表面39S，并且第二外表面39S2从第一外表面39S1向外突出。另外，发光元件ED_2的第二端表面EF2包括第一半导体层31的底表面31B和第二元件绝缘层39的第一底表面39B1(或由之形成)，并且发光元件ED_2的第二端表面EF2具有向内凹形的形状。
元件电极层37的侧表面可以从发光元件芯30的侧表面突出。例如，元件电极层37的直径W1可以大于设置在其之下的发光元件芯30的直径。元件电极层37的直径W1可以大于设置在其之下的发光元件芯30的最大直径，即直径W2。第一半导体层31可以在一个方向DR3上具有整体均匀的直径W3。发光层33的上表面的直径W4可以不同于发光层33的下表面的直径W3。发光层33的上表面的直径W4可以大于发光层33的下表面的直径W3，并且发光层33的侧表面可以具有倾斜的形状。第二半导体层32的上表面的直径W2可以不同于第二半导体层32的下表面的直径W4。第二半导体层32的上表面的直径W2可以大于第二半导体层32的下表面的直径W4，并且第二半导体层32的侧表面可以具有倾斜的形状。第一元件绝缘层38可以设置成完全围绕发光元件芯30的第二半导体层32和发光层33的侧表面，并且至少部分地围绕发光元件芯30的第一半导体层31。第一元件绝缘层38可以在一个方向DR3上延伸，并且可以形成为从第一半导体层31的侧表面覆盖到第二半导体层32的侧表面。
图8至图21是示出制造根据实施方式的发光元件的方法的步骤的剖视图。
参照图8和图9，在描述根据实施方式的发光元件ED的制造工艺中，“上部”是指发光元件ED的多个半导体层从下衬底1000的一个表面(或上表面)到第三方向DR3上的一个侧所堆叠的方向，并且“上表面”是指面向第三方向DR3上的一个侧的表面，除非另外说明。另外，“下部”是指第三方向DR3上的另一侧，并且“下表面”是指面向第三方向DR3上的另一侧的表面。
首先，参照图8，准备下衬底1000。
下衬底1000可以包括基础衬底1100和设置在基础衬底1100上的缓冲材料层1200。
基础衬底1100可以包括蓝宝石衬底(AlxOy)或透明衬底(例如玻璃)。然而，本公开不限于此，并且基础衬底1100可以包括导电衬底，诸如GaN、SiC、ZnO、Si、GaP或GaAs。在实施方式中，基础衬底1100可以是蓝宝石衬底(AlxOy)。
缓冲材料层1200可以形成在基础衬底1100的一个表面(或上表面)上。缓冲材料层1200可以减少基础衬底1100与形成在缓冲材料层1200上的第一半导体材料层310之间的晶格常数差异。
例如，缓冲材料层1200可以包括未掺杂的半导体。缓冲材料层1200可以包括与第一半导体材料层310基本相同的材料，但是可以是未掺杂n型或p型杂质的材料，或可以具有比第一半导体材料层310的掺杂浓度低的掺杂浓度。在实施方式中，缓冲材料层1200可以是InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但不限于此。
接下来，参照图9，在下衬底1000上形成第一堆叠结构3001。第一堆叠结构3001包括顺序地堆叠在下衬底1000上的第一半导体材料层310、发光材料层330、第二半导体材料层320和电极材料层370。
通过外延方法生长的多个半导体材料层可以通过生长籽晶形成。形成半导体材料层的方法可以是电子束沉积法、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射和金属有机化学气相沉积(MOCVD)等中的至少一种。在一个实施方式中，半导体材料层可以通过金属有机化学气相沉积(MOCVD)形成，但是本公开不限于此。
在通常可以选择用于形成目标材料的合适材料的范围内，用于形成半导体材料层的前体材料没有特别限制。例如，前体材料可以包括金属前体，该金属前体包括烷基，诸如甲基或乙基。例如，在第一半导体层31、第二半导体层32和发光层33由选自AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中的材料形成的实施方式中，类似于根据实施方式的发光元件ED，金属前体可以是三甲基镓(Ga(CH3)3)或化合物，诸如三甲基铝(Al(CH3)3)或磷酸三乙酯((C2H5)3PO4)。然而，本公开不限于此。可以使用金属前体和非金属前体通过沉积工艺来形成多个半导体材料层。
包括在第一堆叠结构3001中的多个层可以与根据实施方式的发光元件芯30中的各个层对应。例如，第一堆叠结构3001的第一半导体材料层310、发光材料层330、第二半导体材料层320和电极材料层370可以分别与发光元件芯30的第一半导体层31、发光层33、第二半导体层32和元件电极层37对应，并且可以包括与包括在每个层中的材料相同的材料。
该方法还包括：在第一堆叠结构3001上形成掩模层4000。掩模层4000可以包括设置在电极材料层370上的第一绝缘掩模层4100和第二绝缘掩模层4200、以及设置在第二绝缘掩模层4200上的掩模图案4300。掩模层4000可以具有其中绝缘掩模层4100和4200沿着其中掩模图案4300间隔开的空间被蚀刻的形状。在掩模层4000的相邻的绝缘掩模层4100和4200以及相邻的掩模图案4300之间的间隔开的空间处(或根据该空间)，可以蚀刻半导体材料层310和320、发光材料层330以及电极材料层370。第一堆叠结构3001的与其上设置有掩模层4000的部分重叠并且未被蚀刻的部分可以形成构成发光元件ED的发光元件芯30。
第一绝缘掩模层4100和第二绝缘掩模层4200可以包括绝缘材料，并且掩模图案4300可以包括金属材料。例如，绝缘掩模层4100和4200可以分别是氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)。掩模图案4300可以包括金属，诸如铬(Cr)，但不限于此。
接下来，参照图10，蚀刻第一堆叠结构3001以形成彼此间隔开的多个第二堆叠结构3002。形成第二堆叠结构3002可以包括：用于沿着掩模层4000蚀刻半导体材料层310和320、发光材料层330以及电极材料层370的第一蚀刻工艺。可以在垂直于下衬底1000的上表面的方向上执行第一蚀刻工艺。
第一蚀刻工艺可以是干法蚀刻方法、湿法蚀刻方法、反应离子蚀刻(RIE)、电感耦合等离子体反应离子蚀刻(ICP-RIE)或类似物。在干法蚀刻的情况下，各向异性蚀刻是可能的，其可以适用于垂直蚀刻。当使用以上描述的蚀刻方法时，蚀刻的蚀刻剂可以是Cl2或O2。然而，本公开不限于此。
在下文中，根据发光元件ED的制造顺序，第一半导体材料层310可以被称为第一层311、第二层312和第三层313。第三层313可以根据后续工艺形成发光元件ED的第一半导体层31。第二堆叠结构3002是包括第一层311的半导体结构，第三堆叠结构3003(参见图11至图14)是包括第二层312的半导体结构，并且第四堆叠结构3004(参见图15至图19)是包括第三层313的半导体结构，并且可以被称为发光元件芯30。在发光元件ED的分离工艺中(例如，参见图20)，第一半导体材料层310在下端处被分离成构成发光元件ED的第一半导体层31和剩余的第一半导体层314。
可以通过第一蚀刻工艺在下衬底1000上形成彼此间隔开的多个第二堆叠结构3002。第二堆叠结构3002可以包括第一层311、发光层33、第二半导体层32和元件电极层37。第一层311可以具有通过第一蚀刻工艺彼此间隔开的第一区A和在第二堆叠结构3002之间保持未完全蚀刻的第二区B。第一区A可以形成第一半导体材料层310的上端，并且第二区B可以形成第一半导体材料层310的下端。第一区A可以在第三方向DR3上从第二区B突出。如以上描述的，第一区A在随后的工艺中与作为剩余的第一半导体层(例如，参见图20中的314)的第二区B分离以构成发光元件ED的第一半导体层31，并且第二区B可以保留在下衬底1000上以构成剩余的第一半导体层314。然而，其不限于此，并且第二层(例如，参见图11中的312)和第三层(例如，参见图15中的313)(它们是指第一半导体材料层310)也可以具有彼此间隔开的第一区A和连接第一区A的第二区B。
第二堆叠结构3002可以具有其中第一层311的侧表面部分倾斜的形状。第一层311可以具有朝向底部宽度增加的形状。例如，在沿第三方向DR3截取的截面中，第一层311可以具有部分呈梯形的形状。第一层311可以包括表面损伤区DR。设置在第一层311的外表面上的表面损伤区DR是其中在蚀刻第一堆叠结构3001的第一蚀刻工艺中在半导体材料中作为副产品产生缺陷的区域，因此半导体材料中的缺陷可能朝向第二堆叠结构3002的下部分增加。由于表面损伤区DR，第一层311的侧表面可以具有朝向下部分宽度增加的形状。例如，第一层311可以具有上表面(例如，顶表面)311U、侧表面311S和倾斜表面311I。
接下来，参照图11和图12，通过蚀刻第二堆叠结构3002，形成第三堆叠结构3003，使得第二层312的侧表面的部分垂直于下衬底1000。第三堆叠结构3003可以通过第二蚀刻工艺形成。第三堆叠结构3003可以包括第二层312、第二半导体层32、发光层33和元件电极层37。
用于形成第三堆叠结构3003的第二蚀刻工艺可以作为第一湿法蚀刻来执行。第二层312的表面损伤区DR的部分可以通过第二蚀刻工艺(其通过第一湿法蚀刻来执行)来蚀刻，但是表面损伤区DR的另一部分可以保留。
第二层312可以具有上表面(例如，顶表面)312U、侧表面312S和倾斜表面312I。第二层312的上表面312U是保留在第三堆叠结构3003之间的表面，并且可以平行于下衬底1000的延伸方向。第二层312的侧表面312S是位于根据第二蚀刻工艺从其去除了表面损伤区DR的区域中的表面，并且可以垂直于下衬底1000的上表面。第二层312的侧表面312S可以与发光层33和第二半导体层32的侧表面对准。第二层312的倾斜表面312I可以是位于表面损伤区DR保留而不管第二蚀刻工艺的区域中的表面。第二层312的倾斜表面312I可以在上表面312U和侧表面312S之间以倾角(例如，预定倾角)倾斜。倾斜表面312I可以从上表面312U倾斜约120°至约140°，但不限于此。
图12是第三堆叠结构3003的第二层312的实际图像。第二层312可以在表面损伤区DR所定位的区域中形成倾斜表面312I。
根据实施方式，当通过将其中表面损伤区DR保留的第二层312与剩余的第一半导体层(例如，参见图20中的314)分离来形成发光元件ED时，第二端表面EF2(其是在第二层312与剩余的第一半导体层314之间的分离表面)的部分可能被损伤以具有约200nm或更大的台阶差。因此，因为通过湿法蚀刻去除第二层312的表面损伤区DR，所以可以均匀地形成分离表面的裂纹，并且可以改善(例如，减小)发光元件ED的分离表面的台阶差。例如，表面损伤区DR的去除率可以随着湿法蚀刻工艺的周期增加而改善。然而，随着第二蚀刻工艺的蚀刻周期增加，第三堆叠结构3003的直径可能减小。在本实施方式中，可以在第一元件绝缘层38形成在第三堆叠结构3003的外表面上之后执行第二湿法蚀刻工艺，以防止第三堆叠结构3003的第二层312、发光层33、第二半导体层32和元件电极层37的直径在第一湿法蚀刻工艺中减小。换句话说，在执行作为第一湿法蚀刻的第二蚀刻工艺之后，形成保护第三堆叠结构3003的外表面的第一元件绝缘层38，并且可以执行作为第二湿法蚀刻的第四蚀刻工艺。第三堆叠结构3003的外表面可以由第一元件绝缘层38保护，并且可以通过执行湿法蚀刻多次来改善表面损伤区DR的去除率。在随后的分离工艺中，可以改善发光元件ED的分离表面的台阶差。在下文中，将进一步参考其他附图详细描述制造以上描述的发光元件ED的方法。
参照图13和图14，在第三堆叠结构3003上形成第一绝缘材料层380。在形成第一绝缘材料层380以围绕第三堆叠结构3003的外表面之后，可以通过执行部分地去除第一绝缘材料层380以暴露第三堆叠结构3003的顶表面的第三蚀刻工艺来形成第一元件绝缘层38。
第一绝缘材料层380形成在下衬底1000的整个表面上，并且不仅形成在第三堆叠结构3003的顶表面和侧表面上，而且形成在第三堆叠结构3003之间的剩余的第一半导体层(例如，参见图20中的314)上。第一绝缘材料层380也可以形成在第二层312的上表面312U和倾斜表面312I上。第一绝缘材料层380可以直接设置在第三堆叠结构3003的顶表面和侧表面上。因此，第一绝缘材料层380可以直接设置在第三堆叠结构3003的多个半导体层的侧表面上以与其接触。
可以使用在第三堆叠结构3003的垂直蚀刻外表面上施加或浸没绝缘材料的方法来形成第一绝缘材料层380。然而，本公开不限于此。例如，第一绝缘材料层380可以通过原子层沉积(ALD)或化学气相沉积(CVD)来形成。
在通过部分地去除第一绝缘材料层380来形成第一元件绝缘层38的第三蚀刻工艺中，可以执行诸如各向异性干法蚀刻或回蚀刻的工艺。第二层312的上表面312U和倾斜表面312I可以通过第三蚀刻工艺暴露。第二层312的侧表面312S被第一元件绝缘层38围绕，并且在随后的第四蚀刻工艺中被称为第三层313的第二侧表面313S2(参见图15)。在实施方式中，因为第一元件绝缘层38保护第三堆叠结构3003的外表面，所以甚至在根据第四蚀刻工艺蚀刻第三堆叠结构3003时，第二层312的侧表面312S、发光层33和第二半导体层32也可以被第一元件绝缘层38保护。第三堆叠结构3003的直径可以基本上与发光元件ED的直径相同。
在图14中，元件电极层37的上表面部分暴露，并且第一元件绝缘层38的上表面被示为平坦的，但是本公开不限于此。在一些实施方式中，第一元件绝缘层38的外表面可以在围绕元件电极层37的区域中部分弯曲。
接下来，参照图15和图16，通过蚀刻第三堆叠结构3003来形成第四堆叠结构3004，该第四堆叠结构3004具有第三层313的在垂直于下衬底1000的方向上延伸的侧表面313S。第四堆叠结构3004可以通过第四蚀刻工艺形成。第四堆叠结构3004可以包括第三层313、第二半导体层32、发光层33和元件电极层37。第三层313的上端可以是根据后续工艺构成发光元件ED的第一半导体层31的最终第一半导体材料层310。
用于形成第四堆叠结构3004的第四蚀刻工艺可以作为第二湿法蚀刻来执行。可以通过由第二湿法蚀刻执行的第四蚀刻工艺来去除在第二蚀刻工艺(即，第一湿法蚀刻)中保留而不被去除的第二层312的表面损伤区DR，并且可以去除倾斜表面312I(例如，参见图11)。
第三层313可以包括上表面313U和侧表面313S。随着蚀刻表面损伤区DR，可以去除第二层312的倾斜表面312I。第三层313的上表面313U的延伸方向和第三层313的侧表面313S的延伸方向可以在一点相遇以形成垂直方向。
第三层313的侧表面313S可以在一个方向DR3上对准，而没有突出或凹陷区。第三层313的侧表面313S可以具有根据第四蚀刻工艺暴露的第一侧表面313S1和被第一元件绝缘层38围绕的第二侧表面313S2。因为在设置第一元件绝缘层38之后形成第一侧表面313S1，所以第一侧表面313S1可以暴露而不被第一元件绝缘层38覆盖。第二侧表面313S2可以基本上与第二层312的侧表面312S相同。第二侧表面313S2可以接触第一元件绝缘层38并且可以被第一元件绝缘层38围绕。
作为第一绝缘层的第一元件绝缘层38的底表面38B可以通过第四蚀刻工艺暴露。
图16是第四堆叠结构3004的第三层313和第一元件绝缘层38的实际图像。在第三层313中，去除了表面损伤区DR，并且侧表面313S和上表面313U可以垂直相交(例如，可以以直角或基本上直角相交)。第一元件绝缘层38可以暴露作为第三层313的侧表面313S的部分的第一侧表面313S1，并且可以覆盖第二侧表面313S2。暴露的第一侧表面313S1的长度H1可以是约100nm或更小。这在图3中可以被称为第一距离H1。
根据实施方式，可以通过第四蚀刻工艺来改善第一半导体材料层310的表面损伤区DR的去除率。在利用第一元件绝缘层38保护第三堆叠结构3003的除了其中保留有表面损伤区DR的区域之外的外表面之后，可以通过执行作为第二湿法蚀刻工艺的第四蚀刻工艺来去除表面损伤区DR。当去除表面损伤区DR时，可以去除第一半导体材料层310的下端的倾斜表面(例如，312I)。因此，第四堆叠结构3004的侧表面313S与上表面313U可以垂直相交。当从其中去除第一半导体材料层310的下端的倾斜表面(例如，312I)的第四堆叠结构3004与剩余的第一半导体层(例如，参见图20中的314)分离时，可以减小或最小化第二端表面EF2(即，发光元件ED的分离表面)的台阶差。
作为第二绝缘层的第二元件绝缘层39还可以设置成保护第一半导体材料层310(例如，第三层313)的根据第四蚀刻工艺暴露的侧表面313S。
参照图17至图19，在第四堆叠结构3004上形成第二绝缘材料层390。在形成第二绝缘材料层390以围绕第四堆叠结构3004的外表面之后，可以通过执行部分地去除第二绝缘材料层390以暴露第四堆叠结构3004的上表面的第五蚀刻工艺来形成第二元件绝缘层39。
第二绝缘材料层390形成在下衬底1000的整个表面上，并且不仅形成在第四堆叠结构3004的上表面和侧表面上，而且形成在第四堆叠结构3004之间的剩余的第一半导体层(例如，参见图20中的314)上。第二绝缘材料层390也可以形成在第三层313的上表面313U上。第二绝缘材料层390可以接触第一元件绝缘层38，该第一元件绝缘层38围绕第四堆叠结构3004的第二半导体层32、发光层33和元件电极层37的侧表面以及第三层313的第二侧表面313S2。另外，第二绝缘材料层390可以直接设置在第三层313的第一侧表面313S1上，以与第三层313接触。
类似于第一绝缘材料层380，可以使用在垂直蚀刻的第四堆叠结构3004的外表面上施加或浸没绝缘材料的方法来形成第二绝缘材料层390。然而，本公开不限于此。例如，第二绝缘材料层390可以通过原子层沉积(ALD)或化学气相沉积(CVD)形成。
通过部分地去除第二绝缘材料层390来形成第二元件绝缘层39的第五蚀刻工艺可以是各向异性干法蚀刻或回蚀刻工艺。第三层313的上表面313U可以通过第五蚀刻工艺暴露。第三层313的第一侧表面313S1与第二元件绝缘层39直接接触，并且第二侧表面313S2可以被第二元件绝缘层39围绕，其中第一元件绝缘层38插入在第二侧表面313S2和第二元件绝缘层39之间。第二元件绝缘层39可以保护第三层313的根据第四蚀刻工艺(即，第二湿法蚀刻工艺)暴露的第一侧表面313S1。第二元件绝缘层39可以覆盖第一元件绝缘层38的底表面38B。
图19是被第一元件绝缘层38和第二元件绝缘层39覆盖的第四堆叠结构3004的实际图像。第三层313可以直接接触第一元件绝缘层38和第二元件绝缘层39。第三层313可以被第二元件绝缘层39覆盖，使得暴露的第一侧表面313S1具有长度H1，这在图3中可以被称为第一距离H1。
参照图20和图21，其中形成有第一元件绝缘层38和第二元件绝缘层39的第四堆叠结构3004与剩余的第一半导体层314分离。与下衬底1000分离的第四堆叠结构3004可以形成发光元件ED的发光元件芯30。可以通过物理分离方法或化学分离方法执行第四堆叠结构3004的分离工艺。根据分离工艺转移到发光元件ED的剪切应力可以在平行于下衬底1000的延伸方向的方向上行进。
发光元件ED包括第一元件绝缘层38和第二元件绝缘层39，并且发光元件ED的第二端表面EF2可以朝向发光元件ED的内部凹形地形成，并且剩余的第一半导体层314的分离表面可以形成向外部突出的突起314P。剩余的第一半导体层314的突起314P可以从上表面314U突出约100nm或更少。因为在第一半导体层31的与第一元件绝缘层38和第二元件绝缘层39接触的边缘处的GaN的粘合力大于在第一半导体层31的中心处的GaN的粘合力，所以在分离工艺期间，第一半导体层31可以更容易地与具有比边缘部分相对较低的粘合强度的中央部分分离。
根据实施方式，因为剩余的第一半导体层314的上表面314U的倾斜表面被去除，所以在将发光元件芯30的第一半导体层31与剩余的第一半导体层314分离的工艺中，可以改善第一半导体层31的下表面的异常轮廓或第一半导体层31的下表面的台阶差。第一半导体层31的下表面可以形成发光元件ED的第二端表面EF2。
通过执行第一湿法蚀刻工艺(即，第二蚀刻工艺(第2蚀刻工艺))、第一绝缘层施加工艺、第二湿法蚀刻工艺(即，第四蚀刻工艺(第4蚀刻工艺))和第二绝缘层施加工艺，可以去除剩余的第一半导体层314(即，下部的第一半导体材料层310)的上表面314U的倾斜。在分离工艺期间传输到发光元件ED(或形成在发光元件ED中)的裂纹可以与下衬底1000的延伸方向(例如，水平方向)平行地传输，并且随着剩余的第一半导体层314的上表面314U的倾斜表面的去除率的改善，第一半导体层31的下表面的台阶可以最小化或可以减小到约200nm或更小。
图21是剩余的第一半导体层314的实际图像。在图像中，剩余的第一半导体层314的突起314P可以从上表面314U突出约94nm。突起314P的突出长度H2可以与第二距离H2相同，该第二距离H2是图3中的发光元件ED的第二端表面EF2的凹陷深度。
图22是根据实施方式的发光元件和根据比较示例的发光元件的图像。图22的(a)是根据比较示例的发光元件的图像，并且图22的(b)是根据实施方式的发光元件ED的图像。参照图22的(a)，下端(其是发光元件的分离表面)可能具有包括约200nm或更大的台阶差的异常轮廓。相反，参考图22的(b)，根据本公开的实施方式的发光元件ED可以具有平坦的表面，其中第二端表面EF2具有约200nm或更小的相对小(或低)的台阶差。
图23是根据实施方式的显示设备的平面图。
参照图23，显示设备10配置为显示运动图像和/或静止图像。显示设备10可以表示提供(或包括)显示画面的任何电子设备。例如，显示设备10可以是提供显示画面的电视、膝上型电脑、监视器、广告牌、物联网(IoT)设备、移动电话、智能电话、平板PC(个人计算机)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、PMP(便携式多媒体播放器)、导航设备、游戏控制台、数字照相机、便携式摄像机等中的至少一者。
显示设备10包括提供显示画面的显示面板。显示面板的示例包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板等。在下文中，以上描述的发光元件ED(具体地说是无机发光二极管显示面板)被描述为显示面板的示例，但是本公开不限于此，并且如果适用的话，相同的技术思想可以应用于其他显示面板。
在下文中，在显示设备10的附图中定义了第四方向DR4、第五方向DR5和第六方向DR6。第四方向DR4和第五方向DR5可以在一个平面中彼此垂直。第六方向DR6可以是垂直于其中定位有第四方向DR4和第五方向DR5的平面的方向。第六方向DR6垂直于第四方向DR4和第五方向DR5中的每个。在描述显示设备10的实施方式时，第六方向DR6指的是显示设备10的厚度方向。
显示设备10在平面图中可以具有矩形形状，该矩形形状包括在第四方向DR4上的长侧和在第五方向DR5上的短侧。在平面图中显示设备10的长侧和短侧相遇的拐角可以是直角，但不限于此，并且可以形成圆化的形状。显示设备10的平面形状不限于所示示例，并且可以具有其他形状，诸如正方形、具有圆化拐角(例如，顶点)的四边形、其他多边形或圆形。
显示设备10的显示表面可以设置在第六方向DR6(即厚度方向)上的一个侧。在描述显示设备10的实施方式时，除非另有说明，否则“上部”是指在面向第六方向DR6上的一个侧的显示方向，并且“顶表面”是指面向第六方向DR6上的一个侧的表面。另外，“下部”是指与显示方向相反的方向，作为第六方向DR6上的另一侧，并且“下表面”是指面向第六方向DR6上的另一侧的表面。
在本说明书中，第四方向DR4可以是发光元件ED的纵向方向(例如，延伸方向)或平行于与一个方向对应的第三方向DR3的方向。例如，在第三方向DR3上延伸的发光元件ED可以平行于显示设备10的第四方向DR4对准。
显示设备10可以具有显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，并且非显示区域NDA是其中不显示图像的区域。
显示区域DPA的形状可以遵循显示设备10的形状(例如，可以与之对应)。例如，显示区域DPA的形状在平面图中可以具有矩形形状，类似于显示设备10的整体形状。显示区域DPA通常可以占据显示设备10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是矩形或正方形。然而，本公开不限于此，并且每个像素PX的形状可以是其中每个侧相对于一个方向倾斜的菱形。每个像素PX可以交替地布置成条型或(三星显示有限公司的注册商标)型。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA(例如，在平面图中围绕显示区域DPA或在显示区域DPA的周围延伸)。在实施方式中，显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧相邻。非显示区域NDA可以构成显示设备10的边框。包括在显示设备10中的线、电路驱动器、或其上安装有外部设备的焊盘部件可以设置在非显示区域NDA中。
图24是示出根据实施方式的显示设备的一个像素的平面布局图。图25是沿着图24的线I-I'截取的剖视图。
图24示出设置在显示设备10的一个像素PX中的第一电极210、第二电极220、第一堤400(例如，410、420)、第二堤600、多个发光元件ED和连接电极700(例如，710、720)的平面布置。
参照图24，显示设备10的每个像素PX可以具有发光区域EMA和非发射区域。发光区域EMA可以是从其发射从发光元件ED发射的光的区域，并且非发射区域可以被定义为从发光元件ED发射的光不到达并且因此不发射光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域和与该区域相邻的区域。另外，发光区域EMA还可以包括其中从发光元件ED发射的光被其他构件反射或折射以被发射的区域。
每个像素PX还可以具有设置在非发射区域中的子区域SA。发光元件ED可以不设置在子区域SA中。在一个像素PX中，子区域SA可以在平面图中设置成与发光区域EMA重叠。子区域SA可以设置在沿第五方向DR5设置成彼此相邻的像素PX的发光区域EMA之间。子区域SA可以具有其中电极层200和连接电极700通过接触部件CT1和CT2彼此电连接的区域。
子区域SA可以具有分离部分(例如，分离区域)ROP。子区域SA的分离部分ROP可以是这样的区域，在该区域中，第一电极210和第二电极220分别彼此分隔并且沿着第五方向DR5彼此相邻地包括在每个像素PX中所包括的电极层200中。
参照图24和图25，显示设备10可以包括衬底SUB、设置在衬底SUB上的电路元件层、以及设置在电路元件层上的发光元件层。
衬底SUB可以是绝缘衬底。衬底SUB可以由绝缘材料制成，诸如玻璃、石英或聚合物树脂。衬底SUB可以是刚性衬底，但是在其他实施方式中，可以是配置成弯曲、折叠、卷曲或类似物的柔性衬底。
电路元件层可以设置在衬底SUB上。电路元件层可以包括下部金属层110、半导体层120、第一导电层130、第二导电层140、第三导电层150和多个绝缘层。
下部金属层110设置在衬底SUB上。下部金属层110可以包括光阻挡图案BML。光阻挡图案BML可以设置成从下部区域(例如，从下侧)至少覆盖晶体管TR的活性层ACT的沟道区。然而，本公开不限于此，并且在其他实施方式中，可以省略光阻挡图案BML。
下部金属层110可以包括阻挡光的材料。例如，下部金属层110可以由阻挡(或基本上阻挡)光透射的不透明金属材料形成。
缓冲层161可以设置在下部金属层110上。可以设置缓冲层161以覆盖其上设置有下部金属层110的衬底SUB的整个表面。缓冲层161可以保护多个晶体管TR不受湿气穿透通过衬底SUB(其易受湿气渗透)的影响。
半导体层120设置在缓冲层161上。半导体层120可以包括晶体管TR的活性层ACT。晶体管TR的活性层ACT可以设置成与下部金属层110的光阻挡图案BML重叠。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体或类似物。在半导体层120包括多晶硅的实施方式中，可以通过使非晶硅结晶来形成多晶硅。当半导体层120包括多晶硅时，晶体管TR的活性层ACT可以具有掺杂有杂质的多个掺杂区和其间的沟道区。在另一实施方式中，半导体层120可以包括氧化物半导体。氧化物半导体可以是例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)或类似物。
栅极绝缘层162可以设置在半导体层120上。栅极绝缘层162可以用作晶体管TR的栅极绝缘层。栅极绝缘层162可以形成为其中包括至少一种无机材料(例如，氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy))的无机层交替堆叠的多层。
第一导电层130可以设置在栅极绝缘层162上。第一导电层130可以包括晶体管TR的栅电极GE。栅电极GE可以设置成在第六方向DR6(即衬底SUB的厚度方向)上与活性层ACT的沟道区重叠。
第一层间绝缘层163可以设置在第一导电层130上。第一层间绝缘层163可以设置成覆盖栅电极GE。第一层间绝缘层163可以用作第一导电层130和设置在其上的其他层之间的绝缘层，并且可以保护第一导电层130。
第二导电层140可以设置在第一层间绝缘层163上。第二导电层140可以包括晶体管TR的漏电极SD1和晶体管TR的源电极SD2。
晶体管TR的漏电极SD1和源电极SD2可以分别通过穿透第一层间绝缘层163和栅极绝缘层162的接触孔(例如，接触开口)电连接到晶体管TR的活性层ACT的两端区域。另外，晶体管TR的源电极SD2可以通过穿透第一层间绝缘层163、栅极绝缘层162和缓冲层161的另一接触孔(例如，另一接触开口)电连接到下部金属层110的光阻挡图案BML。
第二层间绝缘层164可以设置在第二导电层140上。第二层间绝缘层164可以设置成覆盖晶体管TR的漏电极SD1和晶体管TR的源电极SD2。第二层间绝缘层164可以用作第二导电层140和设置在其上的其他层之间的绝缘层，并且可以保护第二导电层140。
第三导电层150可以设置在第二层间绝缘层164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2和导电图案CDP。
第一电压线VL1可以在衬底SUB的厚度方向上与晶体管TR的漏电极SD1的至少部分重叠。供应给晶体管TR的高电势电压(例如，第一电力供应电压)可以施加到第一电压线VL1。
第二电压线VL2可以通过穿透将在下面描述的过孔层166和钝化层165的第二电极接触孔(例如，第二接触开口)CTS电连接到第二电极220。低于提供给第一电压线VL1的高电位电压的低电位电压(例如，第二电力供应电压)可以施加到第二电压线VL2。例如，供应给晶体管TR的高电位电压(或第一电力供应电压)被施加到第一电压线VL1，并且低于供应给第一电压线VL1的高电位电压的低电位电压(或第二电力供应电压)可以被施加到第二电压线VL2。
导电图案CDP可以电连接到晶体管TR的源电极SD2。导电图案CDP可以通过穿透第二层间绝缘层164的接触孔电连接到晶体管TR的源电极SD2。此外，导电图案CDP可以通过穿透将在下面描述的过孔层166和钝化层165的第一电极接触孔(例如，第一电极接触开口)CTD电连接到第一电极210。晶体管TR可以通过导电图案CDP将从第一电压线VL1施加的第一电力供应电压输送到第一电极210。
钝化层165可以设置在第三导电层150上。钝化层165可以设置成覆盖第三导电层150。钝化层165可以保护第三导电层150。
缓冲层161、栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165中的每个可以由交替堆叠的多个无机层制成。例如，缓冲层161、栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165中的一些或全部可以由双层或多层形成，在该双层中堆叠有包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层，在该多层中交替地堆叠有这些。然而，本公开不限于此，并且缓冲层161、栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165中的一些或全部可以由包括以上描述的绝缘材料的一个无机层形成。
过孔层166可以设置在钝化层165上。过孔层166可以包括有机绝缘材料，例如有机材料(诸如聚酰亚胺(PI))。过孔层166可以使表面平坦化。因此，过孔层166的其上设置有将在后面描述的发光元件层的上表面(或表面)可以具有大致平坦的表面，而不管设置在过孔层166之下的图案的形状或存在与否。
发光元件层可以设置在电路元件层上。发光元件层可以设置在过孔层166上。发光元件层可以包括第一堤400、电极层200(例如，210、220)、第一绝缘层510、第二堤600、多个发光元件ED和连接电极710、720。
第一堤400可以设置在发光区域EMA中的过孔层166上。第一堤400可以直接设置在过孔层166的一个表面上。第一堤400可以具有其中其至少部分基于过孔层166的一个表面向上(例如，在第六方向DR6上的一个侧)突出的结构。第一堤400的突出部分可以具有倾斜的侧表面。包括倾斜的侧的第一堤400可以将从发光元件ED发射的且朝向第一堤400的侧行进的光的传播方向改变为上方向(例如，显示方向)。
第一堤400可以包括彼此间隔开的第一子堤410和第二子堤420。第一子堤410和第二子堤420在它们之间提供其中设置有发光元件ED的空间，并且可以用作反射分隔壁，该反射分隔壁将从发光元件ED发射的光的传播方向改变到显示方向。
尽管第一堤400的侧表面被示为以线性形状倾斜，但是本公开不限于此。例如，第一堤400的侧(或外表面)可以具有圆化形状、半圆形形状或半椭圆形形状。在实施方式中，第一堤400可以包括有机绝缘材料，诸如聚酰亚胺(PI)，但不限于此。
电极层200可以具有在一个方向上延伸的形状，并且可以设置成跨过发光区域EMA和子区域SA。电极层200可以将从电路元件层施加的电信号传输到发光元件ED以发射光。此外，电极层200可以用于产生在多个发光元件ED的对准工艺中使用的电场。
电极层200可以设置在第一堤400和由第一堤400暴露的过孔层166上。发光区域EMA中的电极层200可以设置在第一堤400上，并且非发光区域中的电极层200可以设置在由第一堤400暴露的过孔层166上。
电极层200可以包括第一电极210和第二电极220。第一电极210和第二电极220可以彼此间隔开。
第一电极210在平面图中可以设置在每个像素PX的左侧。第一电极210在平面图中可以具有在第五方向DR5上延伸的形状。第一电极210可以设置成跨过发光区域EMA和子区域SA。第一电极210在平面图中可以在第五方向DR5上延伸(例如，可以主要在第五方向DR5上延伸)，并且可以在子区域SA的分离部分ROP处在第五方向DR5上与相邻像素PX的第一电极210分离。
第二电极220可以在第四方向DR4上与第一电极210间隔开。第二电极220在平面图中可以在第四方向DR4上设置在每个像素PX的一个侧(例如，右侧)。第二电极220在平面图中可以具有在第五方向DR5上延伸的形状。第二电极220可以设置成跨过发光区域EMA和子区域SA。第二电极220在平面图中可以在第五方向DR5上延伸，并且可以在子区域SA的分离部分ROP处在第五方向DR5上与相邻像素PX的第二电极220分离。
在发光区域EMA中的第一电极210可以设置在第一子堤410上，并且第二电极220可以设置在第二子堤420上。第一电极210可以从第一子堤410向外延伸，并且也可以设置在由第一子堤410暴露的过孔层166上。类似地，第二电极220可以从第二子堤420向外延伸，并且也可以设置在由第二子堤420暴露的过孔层166上。第一电极210和第二电极220可以在第一子堤410和第二子堤420之间的间隔区域中彼此面对。过孔层166可以在第一电极210和第二电极220彼此隔开的区域中暴露。
在子区域SA中，第一电极210可以在第五方向DR5上与邻近其的另一像素PX的第一电极210间隔开，且分离部分ROP插入在它们之间。类似地，在子区域SA中，第二电极220可以在第五方向DR5上与邻近其的另一像素PX的第二电极220间隔开，且分离部分ROP插入在它们之间。因此，第一电极210和第二电极220可以在子区域SA的分离部分ROP中暴露过孔层166。
第一电极210可以通过穿透过孔层166和钝化层165的第一电极接触孔CTD电连接到电路元件层的导电图案CDP。例如，第一电极210可以接触导电图案CDP的由第一电极接触孔CTD暴露的上表面。从第一电压线VL1施加的第一电力供应电压可以通过导电图案CDP输送到第一电极210。
第二电极220可以通过穿透过孔层166和钝化层165的第二电极接触孔CTS电连接到电路元件层的第二电压线VL2。例如，第二电极220可以接触第二电压线VL2的由第二电极接触孔CTS暴露的上表面。从第二电压线VL2施加的第二电力供应电压可以传输到第二电极220。
电极层200可以包括具有高反射率的导电材料。例如，电极层200包括金属(诸如银(Ag)、铜(Cu)、铝(Al)或类似物)，并且可以包括包含铝(Al)、镍(Ni)、镧(La)或类似物的合金作为高反射材料。电极层200可以在每个像素PX的上部方向上反射从发光元件ED发射的、传播到第一堤400的侧表面的光。
然而，本公开不限于此，并且电极层200还可以包括透明导电材料。例如，电极层200可以包括诸如ITO、IZO、ITZO或类似物的材料。在一些实施方式中，电极层200可以具有其中透明导电材料和具有高反射率的金属层堆叠在一个或多个层中的结构，或可以形成为包括它们的单个层。例如，电极层200可以具有堆叠结构，诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。
第一绝缘层510可以设置在其上形成有电极层200的过孔层166上。第一绝缘层510可以保护电极层200并且可以使第一电极210和第二电极220彼此绝缘。
第一绝缘层510可以包括无机绝缘材料。例如，第一绝缘层510可以包括无机绝缘材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、氮化铝(AlN)或类似物)中的至少一种。由无机材料制成的第一绝缘层510可以具有反映设置在第一绝缘层510之下的电极层200的图案形状(或与之对应)的表面形状。即，第一绝缘层510可以具有根据设置在第一绝缘层510之下的电极层200的形状的台阶结构。例如，第一绝缘层510可以包括这样的台阶结构，在该台阶结构中，上表面的部分在第一电极210和第二电极220彼此间隔开并且彼此面对的区域中凹陷。因此，第一绝缘层510的设置在第一电极210的顶部和第二电极220的顶部上的顶表面的高度可以高于第一绝缘层510的设置在其中不设置第一电极210和第二电极220的过孔层166上的顶表面的高度。在本说明书中，任何层的上表面的高度的相对比较可以通过从没有下部台阶结构的平坦的参考表面(例如，过孔层166的上表面)测量的高度来进行。
在子区域SA中，第一绝缘层510可以包括暴露第一电极210的顶表面的部分的第一接触部件(例如，第一接触开口)CT1和暴露第二电极220的顶表面的部分的第二接触部件(例如，第二接触开口)CT2。在子区域SA中，第一电极210可以通过穿透第一绝缘层510的第一接触部件CT1电连接到稍后将描述的第一连接电极710，并且在子区域SA中，第二电极220可以通过穿透第一绝缘层510的第二接触部件CT2电连接到稍后将描述的第二连接电极720。
第二堤600可以设置在第一绝缘层510上。第二堤600可以在平面图中布置成网格图案，该网格图案包括在第四方向DR4和第五方向DR5上延伸的部分。
第二堤600可以设置成跨过每个像素PX的边界以区分相邻的像素PX，并且可以将发光区域EMA和子区域SA分开。另外，第二堤600形成为具有比第一堤400更高的高度，并且因此，在显示设备10的制造工艺期间在用于对准发光元件ED的喷墨印刷工艺中，其中分散有多个发光元件ED的墨水可以被注入(或沉积)到发光区域EMA中，而不会混合到(或引入)相邻的像素PX中。
多个发光元件ED可以设置在发光区域EMA中。多个发光元件ED可以不设置在子区域SA中。
多个发光元件ED可以在第一子堤410和第二子堤420之间设置在第一绝缘层510上。多个发光元件ED可以在第一绝缘层510上设置在第一电极210和第二电极220之间。
发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED的两端可以分别设置在第一电极210和第二电极220上。例如，多个发光元件ED可以设置成使得发光元件ED的一端设置在第一电极210上，并且发光元件ED的另一端(例如，相对端)设置在第二电极220上。
每个发光元件ED在纵向(例如，图中的第四方向DR4)上的长度可以小于第一子堤410和第二子堤420之间在第四方向DR4上间隔开的最短距离。此外，每个发光元件ED的长度可以大于第一电极210和第二电极220之间在第四方向DR4上间隔开的最短距离。第一子堤410和第二子堤420之间在第四方向DR4上的距离大于每个发光元件ED的长度，并且第一电极210和第二电极220之间在第四方向DR4上的距离小于每个发光元件ED的长度，使得多个发光元件ED可以设置成使得在第一子堤410和第二子堤420之间的区域中发光元件ED的两端分别设置在第一电极210和第二电极220上。
多个发光元件ED可以沿着第一电极210和第二电极220延伸的第五方向DR5彼此间隔开，并且可以基本上彼此平行地对准。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以部分地设置在发光元件ED上以暴露发光元件ED的两端。第二绝缘层520可以设置成部分地覆盖发光元件ED的外表面，从而不覆盖(例如，暴露)发光元件ED的一端和另一端。
设置在发光元件ED上的第二绝缘层520的部分可以通过设置成在平面上在第一绝缘层510上在第五方向DR5上延伸而在每个像素PX中形成线性或岛状图案。第二绝缘层520可以保护发光元件ED，并且可以在显示设备10的制造工艺中固定发光元件ED。另外，第二绝缘层520可以设置成填充发光元件ED和发光元件ED之下的第一绝缘层510之间的空间。
连接电极700可以设置在第二绝缘层520上。连接电极700可以设置在其上设置有第一绝缘层510的发光元件ED上。连接电极700可以包括彼此间隔开的第一连接电极710和第二连接电极720。
第一连接电极710可以在发光区域EMA中设置在第一电极210上。第一连接电极710可以具有在第一电极210上在第五方向DR5上延伸的形状。第一连接电极710可以与第一电极210和发光元件ED的一端接触。
第一连接电极710在子区域SA中与由穿透第一绝缘层510的第一接触部件CT1暴露的第一电极210接触，并且可以在发光区域EMA中接触发光元件ED的一端。即，第一连接电极710可以电连接第一电极210和发光元件ED的一端。
第二连接电极720可以在发光区域EMA中设置在第二电极220上。第二连接电极720可以具有在第二电极220上在第五方向DR5上延伸的形状。第二连接电极720可以与第二电极220和发光元件ED的另一端接触。
第二连接电极720在子区域SA中与由穿透第一绝缘层510的第二接触部件CT2暴露的第二电极220接触，并且可以在发光区域EMA中接触发光元件ED的另一端。即，第二连接电极720可以电连接第二电极220和发光元件ED的另一端。
第一连接电极710和第二连接电极720可以在发光元件ED上彼此间隔开。例如，第一连接电极710和第二连接电极720可以彼此间隔开，且第二绝缘层520插入在第一连接电极710和第二连接电极720之间。第一连接电极710和第二连接电极720可以彼此电绝缘。
第一连接电极710和第二连接电极720可以包括相同的材料。例如，第一连接电极710和第二连接电极720中的每个可以包括导电材料。例如，第一连接电极710和第二连接电极720可以各自包括ITO、IZO、ITZO、铝(Al)或类似物。例如，第一连接电极710和第二连接电极720中的每个可以包括透明导电材料。第一连接电极710和第二连接电极720各自包括透明导电材料。因此，从发光元件ED发射的光可以穿过第一连接电极710和第二连接电极720并且朝向第一电极210和第二电极220行进，并且可以从第一电极210和第二电极220的表面反射。
第一连接电极710和第二连接电极720可以包括相同的材料，并且可以形成在相同的层中(或由相同的层形成)。第一连接电极710和第二连接电极720可以通过相同的工艺并发地(或同时地)形成。
第三绝缘层530可以设置在连接电极700上。第三绝缘层530可以覆盖设置在第三绝缘层530之下的发光元件层。第三绝缘层530可以覆盖第一堤400、电极层200、第一绝缘层510、多个发光元件ED和连接电极700。第三绝缘层530可以设置在第二堤600上，以同样覆盖第二堤600。
第三绝缘层530可以保护设置在第三绝缘层530之下的发光元件层免受诸如湿气、氧气或颗粒的异物的影响。第三绝缘层530可以保护第一堤400、电极层200、第一绝缘层510、多个发光元件ED和连接电极700。
图26是图25的区域A的放大剖视图。
参照图26，发光元件ED可以设置成使得发光元件ED的延伸方向平行于衬底SUB的一个表面。包括在发光元件ED中的多个半导体层可以沿着平行于衬底SUB的顶表面(或过孔层166的顶表面)的方向顺序地设置。例如，发光元件ED的第一半导体层31、发光层33和第二半导体层32可以在平行于衬底SUB的顶表面的方向上顺序地设置。
在发光元件ED中，第一半导体层31、发光层33、第二半导体层32和元件电极层37可以在与发光元件ED的两端交叉的截面中在平行于衬底SUB的顶表面的方向上顺序地形成。另外，围绕发光元件芯30的第一元件绝缘层38和第二元件绝缘层39可以沿着第六方向DR6设置。在本说明书中，平行于衬底SUB的上表面的方向可以是第四方向DR4或第五方向DR5，并且在附图中，在发光元件ED中，多个半导体层沿着第四方向DR4顺序地设置。
发光元件ED的一个端表面(例如，图2中的第一端表面EF1)设置在第一电极210上，并且发光元件ED的另一端表面(例如，图2中的第二端表面EF2)可以设置在第二电极220上。然而，本公开不限于此，并且发光元件ED的一个端表面可以设置在第二电极220上，并且发光元件ED的另一端表面可以设置在第一电极210上。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以设置成围绕发光元件ED的外表面。第二绝缘层520设置在发光元件ED的第二元件绝缘层39上，并且可以围绕发光元件ED的第二元件绝缘层39的面向显示方向(即，第六方向DR6)的外表面。
第二绝缘层520在设置有发光元件ED的区域中设置成围绕发光元件ED的外表面(例如，发光元件ED的第二元件绝缘层39)，并且第二绝缘层520在不设置发光元件ED的区域中可以设置在由发光元件ED暴露的第一绝缘层510上。
第一连接电极710可以接触发光元件ED的由第二绝缘层520暴露的一个端表面(例如，第一端表面EF1)。例如，第一连接电极710可以设置成围绕发光元件ED的由第二绝缘层520暴露的一个端表面。第一连接电极710可以接触元件电极层37和围绕发光元件芯30的外表面的第二元件绝缘层39。
第二连接电极720可以接触发光元件ED的由第二绝缘层520暴露的另一端表面(例如，第二端表面EF2)。例如，第二连接电极720可以设置成围绕发光元件ED的由第二绝缘层520暴露的另一端表面。第二连接电极720可以接触发光元件ED的第二元件绝缘层39和第一半导体层31。
第一连接电极710和第二连接电极720可以彼此间隔开，且第二绝缘层520插入在第一连接电极710和第二连接电极720之间。第一连接电极710和第二连接电极720可以暴露第二绝缘层520的上表面的至少部分。
根据本公开的实施方式，可以改善包括发光元件ED的显示设备10的发光效率。当在发光元件ED的第一半导体层31的下表面上存在台阶差时，发光元件ED可能向一个侧对准，发光元件ED与连接电极710和720之间的接触面积可能减小，或可能发生不良接触。根据本公开的实施方式，因为发光元件ED的第一半导体层31的下表面的台阶减小或最小化，所以当发光元件ED在显示设备10中对准时，发光元件ED与第一电极210和第二电极220之间的中心对准，与连接电极710和720的接触缺陷最小化，并且显示设备10的发光效率增加。
图27是根据另一实施方式的图25的区域A的放大剖视图。
参照图27，发光元件ED_1可以设置成使得发光元件ED_1的延伸方向平行于衬底SUB的一个表面。包括在发光元件ED_1中的多个半导体层可以沿着平行于衬底SUB的顶表面(或过孔层166的顶表面)的方向顺序地设置。例如，发光元件ED_1的第一半导体层31、发光层33和第二半导体层32可以在平行于衬底SUB的顶表面的方向上顺序地设置。元件绝缘层36可以设置成围绕发光元件芯30。
发光元件ED_1的一个端表面(例如，第一端表面EF1)可以设置在第一电极210上，且发光元件ED_1的另一端表面(例如，第二端表面EF2)可以设置在第二电极220上。然而，本公开不限于此，并且发光元件ED_1的一端可以设置在第二电极220上，并且发光元件ED_1的另一端可以设置在第一电极210上。
第二绝缘层520可以设置在发光元件ED_1上。第二绝缘层520可以设置成围绕发光元件ED_1的外表面。第二绝缘层520可以设置在发光元件ED_1的元件绝缘层36上，并且可以围绕发光元件ED_1的元件绝缘层36的面向显示方向(即，第六方向DR6)的外表面。
第一连接电极710可以接触发光元件ED_1的由第二绝缘层520暴露的一端。例如，第一连接电极710可以设置成围绕发光元件ED_1的由第二绝缘层520暴露的一个端表面。第一连接电极710可以接触元件电极层37和围绕发光元件芯30的外表面的元件绝缘层36。
第二连接电极720可以接触发光元件ED_1的由第二绝缘层520暴露的另一端。例如，第二连接电极720可以设置成围绕发光元件ED_1的由第二绝缘层520暴露的另一端表面。第二连接电极720可以接触第一半导体层31和围绕发光元件芯30的外表面的元件绝缘层36。
然而，应当理解，本公开的实施方式的方面和特征不限于本文中阐述的那些。通过参考权利要求书，本公开的以上和其他方面和特征对于本公开所属领域的普通技术人员将变得更加显而易见，本公开的等同物要包括在本公开的范围内。

Claims (10)

1.一种发光元件，包括：
发光元件芯，包括第一半导体层、在所述第一半导体层上的发光层、以及在所述发光层上的第二半导体层；以及
第一元件绝缘层，围绕所述发光元件芯的侧表面；
其中，所述第一元件绝缘层的外表面具有：
第一外表面，与所述第一半导体层的一个表面相邻，所述第一半导体层的所述一个表面与所述第一半导体层的面对所述第二半导体层的另一表面相对；以及
第二外表面，比所述第一外表面更远离所述第一半导体层的侧表面。
2.根据权利要求1所述的发光元件，其中，所述第一半导体层的所述一个表面具有朝向所述第一半导体层的中心的凹形形状。
3.根据权利要求1所述的发光元件，其中，具有所述第一外表面的所述第一元件绝缘层的第一直径小于具有所述第二外表面的所述第一元件绝缘层的第二直径。
4.根据权利要求1所述的发光元件，还包括：第二元件绝缘层，在所述发光元件芯和所述第一元件绝缘层之间并且围绕所述发光元件芯的所述侧表面，
其中，所述第一半导体层的所述侧表面与所述第一元件绝缘层和所述第二元件绝缘层两者接触。
5.根据权利要求4所述的发光元件，其中，所述第一元件绝缘层具有在所述第一外表面与所述第一半导体层的所述一个表面之间的第一下表面和在所述第一外表面与所述第二外表面之间的第二下表面。
6.根据权利要求5所述的发光元件，其中，作为所述第一元件绝缘层的所述第一下表面与所述第一半导体层的所述一个表面之间的最大距离的第一距离大于作为所述第一元件绝缘层的所述第一下表面与所述第二元件绝缘层的下表面之间的最大距离的第二距离。
7.根据权利要求5所述的发光元件，其中，作为所述第一元件绝缘层的所述第一下表面与所述第一半导体层的所述一个表面之间的最大距离的第一距离与作为所述第一元件绝缘层的所述第一下表面与所述第二元件绝缘层的下表面之间的最大距离的第二距离相同。
8.根据权利要求5所述的发光元件，其中，作为所述第一元件绝缘层的所述第一下表面与所述第一半导体层的所述一个表面之间的最大距离的第一距离大于作为所述第一元件绝缘层的所述第一下表面与所述第一元件绝缘层的所述第二下表面之间的最大距离的第三距离。
9.根据权利要求4所述的发光元件，其中，所述第一半导体层的所述侧表面具有与所述第一元件绝缘层接触的第一侧表面和与所述第二元件绝缘层接触的第二侧表面；以及
其中，所述第一侧表面比所述第二侧表面更靠近所述第一半导体层的所述一个表面。
10.根据权利要求1所述的发光元件，其中，具有所述第一外表面的所述第一元件绝缘层的第一厚度与具有所述第二外表面的所述第一元件绝缘层的第二厚度相同。
CN202310532053.7A 2022-05-18 2023-05-12 发光元件 Pending CN117098416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220060527A KR20230161550A (ko) 2022-05-18 2022-05-18 발광 소자, 이의 제조 방법 및 표시 장치
KR10-2022-0060527 2022-05-18

Publications (1)

Publication Number Publication Date
CN117098416A true CN117098416A (zh) 2023-11-21

Family

ID=88768644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310532053.7A Pending CN117098416A (zh) 2022-05-18 2023-05-12 发光元件

Country Status (3)

Country Link
US (1) US20230378397A1 (zh)
KR (1) KR20230161550A (zh)
CN (1) CN117098416A (zh)

Also Published As

Publication number Publication date
US20230378397A1 (en) 2023-11-23
KR20230161550A (ko) 2023-11-28

Similar Documents

Publication Publication Date Title
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
CN112951879A (zh) 显示装置
US20230006101A1 (en) Light-emitting element and display device comprising same
CN114342095A (zh) 发光二极管和包括该发光二极管的显示装置
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
CN117098416A (zh) 发光元件
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230246134A1 (en) Light emitting element and display device including the same
US20230073501A1 (en) Light emitting element and display device including the same
US20230066350A1 (en) Light emitting element and display device including the same
US20230275196A1 (en) Display device
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
US20230317885A1 (en) Display device
CN220210915U (zh) 显示装置
US20230163247A1 (en) Light emitting element and display device including the same
US20230215986A1 (en) Light-emitting element and display device including the same
US20230018385A1 (en) Light-emitting element and display device including the same
US20220302178A1 (en) Display device and method of manufacturing the same
US20230142777A1 (en) Display device
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
JP2023126086A (ja) 発光素子とそれを含む表示装置
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230097282A (ko) 표시 장치
KR20230107435A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN115485863A (zh) 发光器件和包括该发光器件的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication