CN117095917A - 一种抗干扰电感、电路、芯片及设备 - Google Patents

Abstract

本申请公开了一种抗干扰电感、电路、芯片及设备。抗干扰电感包括：抗干扰电感的电感线圈包括一个节点，并以节点划分为第一线圈和第二线圈；第一线圈由内向外顺时针或逆时针绕线至节点；第二线圈与第一线圈绕线方向相反，从节点由外向内绕线；当电流从第一线圈流向第二线圈时，第一线圈与第二线圈产生的感应磁场相互抵消；当电感线圈周围存在通电的普通电感时，第一线圈与第二线圈产生的感应电流在节点处相互抵消。电路应用于多频段滤波通路耦合干扰场景，电路中至少一部分电感为上述抗干扰电感。本申请具有有效减小低频段二次谐波通过相邻通路泄漏到信号输出端，节省芯片面积，降低成本的效果。

Description

一种抗干扰电感、电路、芯片及设备

技术领域

本申请涉及无线通讯技术领域，特别涉及一种抗干扰电感、电路、芯片及设备。

背景技术

在双频段或多频段无线通信系统中，为了追求芯片或设备的小型化和低成本化，通常将多个通路不同频段的滤波器集成在一颗芯片中，以减小模组外围的器件数量，达到降本增效。因此，各个射频通路之间的距离被压缩，造成射频滤波通路之间互相干扰的问题。在NB-IOT系统上行最终发射通路，低频段900MHz发射信号的二次谐波会泄漏到相邻的高频段1.8GHz通带之中。而1.8GHz发射通路无法滤除900MHz的二次谐波，从而导致二次谐波直接泄漏到最终的输出端，影响了整个通路的滤波性能。

例如，在双频段滤波芯片电路中包含一个低频滤波器和一个高频滤波器，以及与两个滤波器输出端分别连接的双工器或天线收发开关。低频段的发射信号谐波通常有4个干扰途经：第一，低频谐波通过低频滤波器输入端到高频滤波器；第二，泄漏到高频滤波器的谐波又泄漏回低频滤波器输出端；第三，泄漏到高频滤波器的谐波直接泄漏到输出双工器或天线开关；第四，低频谐波直接泄漏到输出端双工器或天线开关。

现有的设计方案会常常会采用拉开两个频段通路滤波器的距离或者增加滤波器滤波电路的阶数等方案来解决，从而增加芯片的面积，不利于整体芯片的小型化。

发明内容

为了解决无线通讯多频段滤波通路耦合产生干扰的技术问题，本申请提供一种抗干扰电感、电路、芯片及设备。

具体的，本申请的技术方案如下：

一种抗干扰电感，抗干扰电感的电感线圈包括一个节点，并以节点划分为第一线圈和第二线圈；

第一线圈由内向外顺时针或逆时针绕线至节点；

第二线圈与第一线圈绕线方向相反，从节点由外向内绕线；

当电流从第一线圈流向第二线圈时，第一线圈与第二线圈产生的感应磁场相互抵消；

当电感线圈周围存在通电的普通电感时，第一线圈与第二线圈产生的感应电流在节点处相互抵消。

在一些实现中，一种抗干扰电感的第一线圈和第二线圈按节点中心对称。

在一些实现中，一种抗干扰电感的第一线圈与第二线圈进行绕线时，形成两个近似多边形结构。

在一些实现中，一种抗干扰电感的第一线圈与第二线圈进行绕线时，形成两个近似圆形结构。

在一些实现中，一种抗干扰电感的第一线圈与第二线圈在同一平面内。

在一些实现中，一种抗干扰电感的第一线圈与第二线圈为立体结构。

基于相同的技术构思，本申请提供了一种抗干扰电路，应用于多频段滤波通路耦合干扰场景，抗干扰电路中至少一部分电感为上述任一项的抗干扰电感。

在一些实现中，一种抗干扰电路包括：至少两个射频电路；

每个射频电路包括一个射频功率放大器、一个巴伦以及一个滤波子电路；

射频功率放大器与巴伦的输入端连接，巴伦的输出端与滤波子电路连接。

在一些实现中，一种抗干扰电路的射频电路为2个，滤波子电路为7阶椭圆滤波结构。

在一些实现中，一种抗干扰电路的第一滤波子电路包括：第一电感、第二电感、第三电感、第一谐振电容、第二谐振电容、第三谐振电容、第一对地电容、第二对地电容、第三对地电容和第四对地电容；

第一电感与第一谐振电容并联构成第一LC滤波结构，第二电感与第二谐振电容并联构成第二LC滤波结构，第三电感与第三谐振电容并联构成第三LC滤波结构，第一至第三LC滤波结构依次串联；

在第一滤波子电路的输入端、第一至第三LC滤波结构以及第一滤波子电路的输出端之间分别依次设置第一对地电容、第二对地电容、第三对地电容、第四对地电容，每个对地电容另一端接地。

第二滤波子电路包括：第四电感、第五电感、第六电感、第四谐振电容、第五谐振电容、第六谐振电容、第五对地电容、第六对地电容、第七对地电容、第八对地电容；

第四电感与第四谐振电容并联构成第四LC滤波结构，第五电感与第五谐振电容并联构成第五LC滤波结构，第六电感与第六谐振电容并联构成第六LC滤波结构，第四至第六LC滤波结构依次串联；

在第二滤波子电路的输入端、第四至第六LC滤波结构以及第二滤波子电路的输出端之间分别依次设置第五对地电容、第六对地电容、第七对地电容、第八对地电容，每个对地电容另一端接地。

在一些实现中，一种抗干扰电路的第三电感、第四电感和第五电感为抗干扰电感。

基于相同的技术构思，本申请还提供了一种抗干扰芯片，应用于多频段滤波通路耦合干扰场景，包括上述任一种抗干扰电路。

基于相同的技术构思，本申请还提供了一种抗干扰设备，应用于多频段滤波通路耦合干扰场景，包括上述任一种抗干扰电路。

与现有技术相比，本申请至少具有以下一项有益效果：

1.在抗干扰电感中，通过节点划分电感线圈为第一线圈和第二线圈并以特定的方式进行绕线，使得向抗干扰电感通电时两个线圈之中产生的感应电动势相互抵消，同时能够抵消周围存在的普通电感时产生的感应电流。

2.将抗干扰电感应用在具体的电路结构中，在适当的位置进行布置，能够尽量抵消低频通路与高频通路之间的信号泄漏情况。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本申请的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本申请一种抗干扰电感的结构示意图；

图2是低频段的发射信号谐波干扰路径示意图；

图3是本申请一种抗干扰电路的电路结构图；

图4是本申请一种抗干扰电路的芯片版图；

图5是本申请一种抗干扰电路仿真结果对比图。

附图标号说明：1-第一耦合路径，2-第二耦合路径，3-第三耦合路径，4-第四耦合路径。

具体实施方式

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与申请相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

本申请提供的一种抗干扰电感，抗干扰电感的电感线圈包括一个节点J，并以节点J划分为第一线圈T1和第二线圈T2；

第一线圈T1由内向外顺时针或逆时针绕线至节点J；

第二线圈T2与第一线圈T1绕线方向相反，从节点J由外向内绕线；

参考说明书附图1，第一线圈T1从线圈内部开始向外沿逆时针绕线，绕线至节点J时，第二线圈T2从此节点J开始从外向内沿顺时针绕线，节点J并不是将整个电感线圈完全割裂为两个线圈，而是一个点，第一线圈T1和第二线圈T2实际上仍是一个整体。当然，第一线圈T1也可以从线圈内部开始向外顺时针绕线，相对应地，第二线圈T2从节点J开始从外向内沿逆时针绕线。

当电流从第一线圈T1流向第二线圈T2时，第一线圈T1与第二线圈T2产生的感应磁场相互抵消；在抗干扰电感通电时，电流从一个端口流入另一个端口流出，设置第一线圈T1从内向外绕线时的起点为进口，第二线圈T2从外向内绕线时的终点为出口，则在第一线圈T1和第二线圈T2中，根据安培定律，第一线圈T1中电流所产生的磁场方向与第二线圈T2中电流产生的磁场方向相反，在一定程度上两个磁场之间能够相互抵消。

当电感线圈周围存在通电的普通电感时，第一线圈T1与第二线圈T2产生的感应电流在节点J处相互抵消。根据电磁感应定律，在普通电感通电后，在第一线圈T1和第二线圈T2中会产生电流，由于第一线圈T1和第二线圈T2在节点J处连接，二者的绕线方式使得两个线圈产生的感应电流的方向在节点J处相反并相互抵消。

因此，抗干扰电感能够抵消自身产生的感应磁场，并对相邻电感产生的感应电流起到抵消作用，进而自身具有一定的抗干扰能力。在低频段的发射信号谐波通常有4个干扰途经，参考说明书附图2，第一，低频谐波通过低频滤波器输入端到高频滤波器；第二，泄漏到高频滤波器的谐波又泄漏回低频滤波器输出端；第三，泄漏到高频滤波器的谐波直接泄漏到输出双工器或天线开关；第四，低频谐波直接泄漏到输出端双工器或天线开关；在多频段射频通路的传统设计方案中，常常采用拉开两个通路滤波器距离或者增加滤波阶数等方案来解决这个问题，拉开两个通路的距离必然导致芯片面积的增加，而增加滤波阶数的方式同样会相应地使用更多的电容和电感相互配合进行，通常在芯片中，电容和电感往往占据较大的芯片面积，两种设计思路均不利于整体芯片的小型化，通过本申请提出的抗干扰电感意在解决不同频段通路之间谐波泄漏而导致的干扰问题。

在一个实现中，第一线圈T1和第二线圈T2按节点J中心对称。中心对称是指把一个图形绕着某一点旋转180°，如果它能够与另一个图形重合，那么就说这两个图形关于这个点中心对称，在中心对称的第一线圈T1和第二线圈T2，其抵消自身感应磁场和抵消相邻电感的感应电流的效果更佳。

在一些实现中，第一线圈T1与第二线圈T2进行绕线时，形成两个近似多边形结构。具体的，线圈进行绕线时，由于其并非是一个闭合的图形，但绕线后整体能够呈现出一种近似的图形，参考说明书附图1，第一线圈T1和第二线圈T2绕线后分别形成一种近似八边形的图形，当然，绕线所形成的多变形不局限于八边形，可以是三角形、四边形、五边形或六边形等形状，具体形状结构要与应用场景、铁芯以及制作工艺关联，在此不作限制。

在一些实现中，第一线圈T1与第二线圈T2进行绕线时，形成两个近似圆形结构。具体的，线圈进行绕线时，由于其并非是一个闭合的图形，但绕线后整体能够呈现出一种近似的图形，比如第一线圈T1从内向外绕线时，是从一个近似小圆形到外部形成近似大圆形，但是整体来看，整个线圈为圆形结构，第二线圈T2同样如此。

上述两种实现(多边形结构和圆形结构)，第一线圈T1和第二线圈T2的匝数、横截面积以及尺寸均不作具体限定，设计时根据使用需要进行设计和选择。

在一个实现中，第一线圈T1与第二线圈T2在同一平面内。具体的，在本实施例中，线圈绕线时，每一圈均在同一个平面内。

在一个实现中，第一线圈T1与第二线圈T2为立体结构。具体的，在本实施例中，线圈绕线时，线圈可以不在同一平面内，同时，每一匝线圈所形成的形状大小可以相同也可以不同，线圈整体为立体结构。

基于相同的技术构思，本申请提供了一种抗干扰电路，应用于多频段滤波通路耦合干扰场景，抗干扰电路中至少一部分电感为上述任一项的抗干扰电感。

一种抗干扰电路包括：至少两个射频电路；

每个射频电路包括一个射频功率放大器、一个巴伦以及一个滤波子电路；

射频功率放大器与巴伦的输入端连接，巴伦的输出端与滤波子电路连接。

在一个实现中，参考说明书附图3，一种抗干扰电路的射频电路为2个，滤波子电路为7阶椭圆滤波结构。

第一滤波子电路包括：第一电感L1、第二电感L2、第三电感L3、第一谐振电容CT1、第二谐振电容CT2、第三谐振电容CT3、第一对地电容CM1、第二对地电容CM2、第三对地电容CM3和第四对地电容CM4；

第一电感L1与第一谐振电容CT1并联构成第一LC滤波结构，第二电感L2与第二谐振电容CT2并联构成第二LC滤波结构，第三电感L3与第三谐振电容CT3并联构成第三LC滤波结构，第一至第三LC滤波结构依次串联；

在第一滤波子电路的输入端PM1、第一至第三LC滤波结构以及第一滤波子电路的输出端PM2之间分别依次设置第一对地电容CM1、第二对地电容CM2、第三对地电容CM3、第四对地电容CM4，每个对地电容另一端接地。

第二滤波子电路包括：第四电感L4、第五电感L5、第六电感L6、第四谐振电容CT4、第五谐振电容CT5、第六谐振电容CT6、第五对地电容CM5、第六对地电容CM6、第七对地电容CM7、第八对地电容CM8；

第四电感L4与第四谐振电容CT4并联构成第四LC滤波结构，第五电感L5与第五谐振电容CT5并联构成第五LC滤波结构，第六电感L6与第六谐振电容CT6并联构成第六LC滤波结构，第四至第六LC滤波结构依次串联；

在第二滤波子电路的输入端PL1、第四至第六LC滤波结构以及第二滤波子电路的输出端PL2之间分别依次设置第五对地电容CM5、第六对地电容CM6、第七对地电容CM7、第八对地电容CM8，每个对地电容另一端接地。

第一滤波子电路为高频滤波通路，第二滤波子电路为低频滤波通路，基于IPD工艺的芯片在具体实现版图上进行呈现，将版图划分为五个区域，参考说明书附图4，设置左上角区域为第一区域D1，从第一区域D1顺时针开始右上角为第二区域D2，右下角为第四区域D4，右上角和右下角之间的区域为第三区域D3，左下角区域为第五区域D5。在第一区域D1设置第一滤波子电路，从左至右依次设置第一LC滤波结构，第二LC滤波结构，第三LC滤波结构，第二区域D2设置第一双工器；第三区域D3设置第二滤波子电路，从左至右依次设置第四LC滤波结构，第五LC滤波结构，第六LC滤波结构；第四区域D4设置用于发射和接收TRX的其它匹配网络器件，第五区域设置低频通路巴伦和高频通路巴伦。整个IPD芯片版图体现了滤波电路及其周边电路器件的相对位置，包括与两个频段滤波电路输出端分别连接的双工器以及用于发射和接收TRX的其它匹配网络器件，各器件之间排布比较紧凑。在低频段滤波通路与高频段滤波通路之间，常常存在滤波通路之间的耦合泄漏干扰，在多频段射频通路的传统设计方案中，多采用拉开两个通路滤波器距离或者增加滤波阶数等方案来解决这个问题，拉开两个通路的距离必然导致芯片面积的增加，而增加滤波阶数的方式同样会相应地使用更多的电容和电感相互配合进行，通常在芯片中，电容和电感往往占据较大的芯片面积，两种设计思路均不利于整体芯片的小型化，通过本申请提出的抗干扰电感意在解决不同频段通路之间谐波泄漏而导致的干扰问题。

在上述的芯片版图中，第一滤波子电路的高频滤波通路和第二滤波子电路的低频滤波通路与第一双工器之间相邻摆放，距离较近，由此便会产生通路耦合干扰问题，特别是在第三电感L3与第四电感L4之间产生的第一耦合路径1，第一耦合路径1是低频谐波通过第二滤波子电路输入端泄漏至第一滤波子电路的通路；同时第四电感L4、第五电感L5与第一双工器电感之间会产生的第二耦合路径2、第三耦合路径3、第四耦合路径4。第二滤波子电路即低频通路产生的谐波可通过第三电感L3与第四电感L4之间产生的耦合路径耦合至第一滤波子电路，并通过第一双工器直接输出或通过第二耦合路径2耦合回第二滤波子电路至输出；第二滤波子电路产生的谐波，也可以通过第二耦合路径2、第三耦合路径3、第四耦合路径4泄漏至双工器到最终输出。同时第二耦合路径2也可以是泄漏至第一滤波子电路的谐波从第一滤波子电路泄漏回第二滤波子电路的路径，第三耦合路径3和第四耦合路径4均可以是第二滤波子电路产生的谐波泄漏通路。为此，将此电路中主要发生路径耦合干扰的第三电感L3、第四电感L4和第五电感L5设置为抗干扰电感。当第三电感L3和第四电感L4替换为抗干扰电感后，第一耦合路径1和第二耦合路径2所产生的干扰将被大幅抵消；当第五电感L5被替换为抗干扰电感后，第三耦合路径3和第四耦合路径4所产生的干扰在第五电感L5的作用下明显减弱。由于第一电感L1和第二电感L2在版图上的距离与第二滤波子电路的位置相距较远，因此产生的干扰较小，不需要替换为抗干扰电感。

以上基于IPD工艺的芯片在具体实现版图的呈现仅作举例，抗干扰电感在抗干扰电路中的应用以及具体位置设置并不局限于此，实现工艺包含但不限于纯硅衬底的集成无源器件(IPD)工艺，也可以基于GLASS衬底无源工艺或CMOS/SOI等工艺技术实现，其他应用场景在此不作具体说明，通过上述方式实现的技术方案均为本申请的保护范围。

参考说明书附图5，将上述抗干扰电路进行对比仿真，分别在电路中应用普通电感以及第三、第四、第五电感L5替换为抗干扰电感的方案。由仿真结果可知，采用普通电感的芯片版图电磁仿真，在第一双工器输出端处所得到的谐波抑制比较差，与采用抗干扰电感的仿真结果相比大约相差8dB。采用上述抗干扰电感的滤波电路芯片版图，其谐波抑制能力提升幅度较大。同时，带内插入损耗增加小于0.1dB。

同时，在实际应用中本申请采用抗干扰电感的滤波子电路的结构并不局限于上述实施例中的7阶椭圆型滤波结构，电路中应用上述抗干扰电感的数量也不局限，应用领域可存在于包括双频段及以上多频段，在此不作具体限定。

基于相同的技术构思，本申请还提供了一种抗干扰芯片，应用于多频段滤波通路耦合干扰场景，包括上述实施例中任一种抗干扰电路。

基于相同的技术构思，本申请还提供了一种抗干扰设备，应用于多频段滤波通路耦合干扰场景，包括上述实施例中任一种抗干扰电路；同时，该抗干扰设备也包括由上述具有抗干扰电路的芯片。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (13)

1.一种抗干扰电感，其特征在于，所述抗干扰电感的电感线圈包括一个节点，并以所述节点划分为第一线圈和第二线圈；

所述第一线圈由内向外顺时针或逆时针绕线至所述节点；

所述第二线圈与所述第一线圈绕线方向相反，从所述节点由外向内绕线；

当电流从所述第一线圈流向所述第二线圈时，所述第一线圈与所述第二线圈产生的感应磁场相互抵消；

当所述电感线圈周围存在通电的普通电感时，所述第一线圈与所述第二线圈产生的感应电流在所述节点处相互抵消。

2.根据权利要求1所述的一种抗干扰电感，其特征在于，所述第一线圈和所述第二线圈按所述节点中心对称。

3.根据权利要求2所述的一种抗干扰电感，其特征在于，所述第一线圈与所述第二线圈进行绕线时，形成两个近似多边形结构。

4.根据权利要求2所述的一种抗干扰电感，其特征在于，所述第一线圈与所述第二线圈进行绕线时，形成两个近似圆形结构。

5.根据权利要求1-4任一项所述的一种抗干扰电感，其特征在于，所述第一线圈与所述第二线圈在同一平面内。

6.根据权利要求1-4任一项所述的一种抗干扰电感，其特征在于，所述第一线圈与所述第二线圈为立体结构。

7.一种抗干扰电路，应用于多频段滤波通路耦合干扰场景，其特征在于，抗干扰电路中至少一部分电感为权利要求1-6中任一项所述的抗干扰电感。

8.根据权利要求7所述的一种抗干扰电路，其特征在于，包括：至少两个射频电路；

每个所述射频电路包括一个射频功率放大器、一个巴伦以及一个滤波子电路；

所述射频功率放大器与所述巴伦的输入端连接，所述巴伦的输出端与所述滤波子电路连接。

9.根据权利要求8所述的一种抗干扰电路，其特征在于，所述射频电路为2个，所述滤波子电路为7阶椭圆滤波结构。

10.根据权利要求9所述的一种抗干扰电路，其特征在于，第一滤波子电路包括：第一电感、第二电感、第三电感、第一谐振电容、第二谐振电容、第三谐振电容、第一对地电容、第二对地电容、第三对地电容和第四对地电容；

所述第一电感与所述第一谐振电容并联构成第一LC滤波结构，所述第二电感与所述第二谐振电容并联构成第二LC滤波结构，所述第三电感与所述第三谐振电容并联构成第三LC滤波结构，第一至第三LC滤波结构依次串联；

在所述第一滤波子电路的输入端、第一至第三LC滤波结构以及所述第一滤波子电路的输出端之间分别依次设置所述第一对地电容、所述第二对地电容、所述第三对地电容、所述第四对地电容，每个对地电容另一端接地。

第二滤波子电路包括：第四电感、第五电感、第六电感、第四谐振电容、第五谐振电容、第六谐振电容、第五对地电容、第六对地电容、第七对地电容、第八对地电容；

所述第四电感与所述第四谐振电容并联构成第四LC滤波结构，所述第五电感与所述第五谐振电容并联构成第五LC滤波结构，所述第六电感与所述第六谐振电容并联构成第六LC滤波结构，第四至第六LC滤波结构依次串联；

在所述第二滤波子电路的输入端、第四至第六LC滤波结构以及所述第二滤波子电路的输出端之间分别依次设置所述第五对地电容、所述第六对地电容、所述第七对地电容、所述第八对地电容，每个对地电容另一端接地。

11.根据权利要求10所述的一种抗干扰电路，其特征在于，所述第三电感、所述第四电感和所述第五电感为所述抗干扰电感。

12.一种抗干扰芯片，应用于多频段滤波通路耦合干扰场景，其特征在于，包括权利要求7-11任一项所述抗干扰电路。

13.一种抗干扰设备，应用于多频段滤波通路耦合干扰场景，其特征在于，包括权利要求7-11任一项所述抗干扰电路。