CN117093431A - 一种测试方法、装置、计算设备及存储介质 - Google Patents

Abstract

本说明书实施例提供了一种测试方法、装置、计算设备及存储介质，通过外部控制器指示内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，如此有利于释放系统的处理器资源，无需处理器频繁针对各存储器生成测试指令，使得内存控制器可以针对多个测试单元进行内存自测试，有利于提升测试效率。

Description

一种测试方法、装置、计算设备及存储介质

技术领域

本说明书涉及计算机应用技术领域，具体地说，涉及计算机应用技术领域下的存储器测试技术，更具体地说，涉及一种测试方法、装置、计算设备及存储介质。

背景技术

存储器通常用于提供数据的存储空间，可以提供数据读取和存储的功能。存储器是片上系统（Systemon Chip，SoC）和计算设备（Computing Device）等的重要组成部分，在片上系统和计算设备中，存储器是存储指令和相关数据的关键组成部分，因此，保障存储器处于正常的工作状态对于系统正常运行具有重要意义。

目前，通常通过测试方式检查系统各部件，特别是存储器是否可以正常运行。因此，提高测试效率对于改善用户对于系统的使用体验具有重要意义。

发明内容

本说明书实施例提供了一种测试方法、装置、计算设备及存储介质，通过外部控制器向内存控制器发送测试指令，指示内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，实现了提高测试效率的目的。

为实现上述技术目的，本说明书实施例提供了如下技术方案：

第一方面，本说明书的一个实施方式提供一种测试方法，应用于外部控制器，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，所述测试方法包括：

响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

在本实施方式中，在本实施方式中，单个内存控制器可以与多个测试单元建立通信连接，如此，在内存自测试过程中，外部控制器可以通过响应测试操作，配置微控制器进入内存测试模式，进而控制微控制器向内存控制器发送测试指令，以指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试，从而通过单个内存控制器即可实现对多个存储器进行内存自测试的目的，无需为每个存储器都单独布置一个内存控制器，有利于降低资源占用，降低成本，同时也有利于减少对路径延迟的影响。

在一些实施方式中，所述内存自测试具体包括：所述比较器比较所述存储器的测试输入数据和所述存储器的测试输出数据，并根据比较结果输出测试信息；所述测试信息用于指示所述存储器是否正常。

在本实施方式中，通过将包含同一种物理特性的存储器的测试单元分到一个子测试单元组中的方式，使得各内存控制器连接的子测试单元组中包含的存储器的物理特性相同，从而保证了与同一个内存控制器建立有通信连接的存储器的物理特性相同。在一些实施方式中，所述子测试单元中所包含的存储器的物理特性和与其建立有通信连接的所述内存控制器相匹配，如此可以避免内存控制器与存储器之间出现数据传输错误的情况，有利于提高系统的运行可靠性。

在一些实施方式中，所述测试信息携带有所述存储器的身份标识；

所述测试信息包括：第一取值和第二取值；所述第一取值用于标识所述存储器的身份标识指示的所述存储器存在异常，所述第二取值用于标识所述存储器的身份标识指示的所述存储器正常。

在本实施方式中，由于所述测试信息携带有所述存储器的身份标识，如此，可以根据所述测试信息的具体取值判断特定存储器是否出现异常。

在一些实施方式中，所述测试指令，还用于指示所述内存控制器接收多个所述测试单元输出的所述测试信息，在任一所述测试信息包括所述第一取值时，返回错误信息；

所述错误信息用于提示所述多个测试单元中至少存在一个所述测试单元包括异常的存储器；

所述测试方法还包括：

在接收到所述微控制器转发的所述错误信息时，输出所述错误信息或终止启动过程。

在本实施方式中，当与内存控制器连接的任意一个测试单元中存在异常的存储器时，内存控制器都会向微控制器发送一个错误信息，以提醒微控制器有存储器异常，微控制器可以向外部控制器转发给错误信息或者终止系统的启动过程。在微控制器向外部控制器转发错误信息的情况下，所述外部控制器可以以显示或语音等方式及时输出错误信息或终止系统的启动过程。

在一些实施方式中，所述测试指令，还用于指示所述内存控制器接收多个所述测试单元输出的所述测试信息；

所述测试方法还包括：

控制所述微控制器向所述内存控制器输出错误定位指令，所述错误定位指令，用于指示所述内存控制器输出异常测试信息，所述异常测试信息的取值为所述第一取值；接收所述异常测试信息，根据所述异常测试信息定位异常存储器，所述异常存储器为所述异常测试信息携带的所述存储器的身份标识指示的存储器；

接收所述微控制器返回的异常存储器的定位结果。

在本实施方式中，外部控制器可以通过控制微控制器向内存控制器发送错误定位指令的方式，指示内存控制器将异常测试信息输出，以使微控制器可以根据该异常测试信息定位异常存储器；外部控制器可以接收所述外控制器返回的异常存储器的定位结果，实现异常存储器的定位，有利于帮助异常存储器的修复。

在一些实施方式中，所述内存自测试具体包括：所述比较器比较所述测试输入数据和所述存储器的测试输出数据，并根据比较结果输出测试信息；所述测试信息用于指示所述存储器是否正常。

在本实施方式中，通过测试信息可以获悉存储器的状态是否正常，从而实现对存储器的内存自测试的测试结果的获悉。

在一些实施方式中，所述待测系统中所述内存控制器的数量为多个，所述多个测试单元划分为多个子测试单元组，所述多个子测试单元组中的每个子测试单元组包括至少一个测试单元，所述多个内存控制器中的任意一个内存控制器分别与一个所述子测试单元组建立有通信连接，所述子测试单元组中所包含的存储器的物理特性相同。

在本实施方式中，通过将包含同一种物理特性的存储器的测试单元分到一个子测试单元组中的方式，使得各内存控制器连接的子测试单元组中包含的存储器的物理特性相同，从而保证了与同一个内存控制器建立有通信连接的存储器的物理特性相同。

在一些实施方式中，所述物理特性包括：接口数量。

通过接口数量可以快捷方便地确定存储器的物理特性。

在一些实施方式中，所述测试指令携带有所述存储器对应的属性信息，所述存储器对应的属性信息用于指示所述存储器的物理特性；

所述响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令包括：

响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器发送所述测试指令，所述多个目标内存控制器分别与多个目标子测试单元组建立有通信连接，所述多个目标子测试单元组中所包含的存储器的物理特性与所述存储器对应的属性信息指示的存储器的物理特性相同。

在本实施方式中，可以对与多个目标内存控制器连接的目标自测试单元组中的存储器同时进行内存自测试，有利于缩短内存自测试所需的时间，提高测试效率。

在一些实施方式中，所述测试单元还包括选择器，所述选择器包括测试通路；

所述测试指令具体用于：指示所述内存控制器控制所述选择器进入测试模式，在所述测试模式中，所述选择器用于将所述测试通路接收的数据传输给与所述选择器连接的所述存储器；通过所述选择器的测试通路，向所述存储器传输所述测试输入数据；获取所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试的测试结果。

在本实施方式中，通过选择器是否处于测试模式，从而实现将测试输入数据或正常工作数据传输给存储器的目的，如此可以在占用存储器的一个引脚的情况下，实现不同数据的输入，满足存储器在测试和正常工作时的数据输入需求，有利于降低对存储器的硬件要求。

第二方面，本说明书实施例提供了一种测试装置，应用于外部控制器，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，所述测试装置包括：

测试模块，用于响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

第三方面，本说明书实施方式提供了一种计算设备，包括：外部控制器和待测系统，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据；其中，

所述外部控制器，用于响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；

所述内存控制器，用于响应于所述测试指令，控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

在一个实施方式中，所述待测系统中所述内存控制器的数量为多个，所述多个测试单元划分为多个子测试单元组，所述多个子测试单元组中的每个子测试单元组包括至少一个测试单元，所述多个内存控制器中的任意一个内存控制器分别与一个所述子测试单元组建立有通信连接，所述子测试单元组中所包含的存储器的物理特性相同。

在一个实施方式中，所述物理特性包括：接口数量。

在一个实施方式中，所述测试指令携带有所述存储器对应的属性信息，所述存储器对应的属性信息用于指示所述存储器的物理特性；

所述外部控制器具体用于，响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器发送所述测试指令，所述多个目标内存控制器分别与多个目标子测试单元组分别建立有通信连接，所述多个目标子测试单元组中所包含的存储器的物理特性相同。

第四方面，本说明书实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器运行时，实现如上述的测试方法。

第五方面，本说明书实施例提供了一种计算机程序产品或计算机程序，所述计算机程序产品包括计算机程序，所述计算机程序存储在计算机可读存储介质中；所述计算机设备的处理器从所述计算机可读存储介质读取所述计算机程序，所述处理器执行所述计算机程序时实现上述的测试方法的步骤。

从上述技术方案可以看出，本说明书实施例提供的测试方法，通过外部控制器指示内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，如此有利于释放系统的处理器资源，无需处理器频繁针对各存储器生成测试指令，使得内存控制器可以针对多个测试单元进行内存自测试，有利于提升测试效率。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本说明书的一个实施方式提供的一种可行的应用场景的系统架构图。

图2为本说明书的一个实施方式提供的另一种可行的应用场景的系统架构图。

图3为本说明书的一个实施方式提供的一种链扫描模块的结构示意图。

图4为本说明书的一个实施方式提供的一种测试方法的流程示意图。

图5为本说明书的一个实施方式提供的一种内存控制器与内存自测试模块的连接关系示意图。

图6为本说明书的一个实施方式提供的一种系统的结构示意图。

图7为本说明书的一个实施方式提供的另一种系统的结构示意图。

图8为本说明书的一个实施方式提供的又一种系统的结构示意图。

图9为本说明书的一个实施方式提供的一种测试装置的结构示意图。

图10为本说明书的一个实施方式提供的一种计算设备的结构示意图。

具体实施方式

除非另外定义，本说明书实施例使用的技术术语或者科学术语应当为本说明书所属领域内具有一般技能的人士所理解的通常意义。本说明书实施例使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来避免构成要素的混同而设置的。

除非上下文另有要求，否则，在整个说明书中，“多个”表示“至少两个”，“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”、“特定示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本说明书的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。

下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

概述

存储器和寄存器是片上系统（Systemon Chip，SoC）等系统的重要组成部分，在片上系统中，存储器是存储指令和相关数据的关键组成部分，寄存器是一种高速的存储单元，用于暂时存储和访问数据，寄存器具有极快的读写速度，可以提供高效的数据访问和处理能力。

综上，保障存储器和寄存器处于正常的工作状态对于系统正常运行具有重要意义。因此，在众多的片上系统等具有运算能力的系统中，通常通过系统测试来检查寄存器和存储器的状态检查。

在片上系统等具有计算和存储能力的系统的测试和使用过程中，可能会需要对系统内的存储器和寄存器进行测试，以保证系统的整体功能正常。例如，在系统出厂前的测试场景或者系统重启后的自检场景中，都可以对系统内的存储器和寄存器进行测试，以确保存储器和寄存器的功能正常。

以片上系统为例，在系统出厂前，可以通过ATE（Automatic Test Equipment，自动测试设备）以针测的方式对系统的存储器和寄存器分别进行测试，根据测试结果判断存储器和寄存器是否正常，若存储器或寄存器异常，则可及时拦截不良品出厂。而在片上系统投入使用后，存储器和寄存器也可能会在使用过程中出现异常，因此也可以在系统开机或重启时，对系统中的存储器和寄存器进行自检，根据自检结果判断存储器和寄存器是否正常，若存储器或寄存器异常，则可报错或阻止系统启动，避免使用异常的存储器或寄存器导致系统运行出现异常。

通过上面的描述可知，对系统的存储器或寄存器进行测试，对于保障系统性能正常具有重要意义。但目前针对存储器和寄存器进行测试需要针对存储器和寄存器的测试逻辑各自布置对应的测试硬件，存在成本较高的问题。

为了解决这一问题，发明人通过分别研究存储器和寄存器的测试逻辑发现，可以通过复用部分硬件实现对存储器和寄存器的分时测试，从而可以实现在测试过程中节省硬件资源，从而降低测试成本的目的。

此外，为了提高测试效率，发明人通过进一步研究发现，可以通过外部控制器指示内存控制器控制多个测试单元对各自包括的存储器进行内存自测试，如此有利于释放系统的处理器资源，无需处理器频繁针对各存储器生成测试指令，使得内存控制器可以针对多个测试单元进行内存自测试，有利于提升测试效率。

基于上述的构思，本说明书实施方式提供了一种测试方法，下面将结合附图，对本说明书实施方式提供的测试方法进行示例性描述。

场景示例

参考图1，图1示出了本说明书实施方式提供的测试方法的一种可行的应用场景，该应用场景具体可以是系统10出厂之前的测试场景，ATE20通过探针与系统10内部的微控制器11建立通信连接，微控制器11分别与内存自测试模块12和链扫描模块13建立有通信连接。ATE20通过控制微控制器11的模式，来实现对内存自测试模块12和链扫描模块13的分时测试。内存自测试模块12可以包括内存控制器121以及与内存控制器121建立有通信连接的测试单元122。测试单元中包括待测试的存储器。

参考图2，图2示出了本说明书实施方式提供的测试方法的另一种可行的应用场景，该应用场景具体可以是系统10投入使用之后的启动场景，系统10中的微控制器11与计算设备30中的外部控制器31建立有通信连接，微控制器11分别与内存自测试模块12和链扫描模块13建立有通信连接。外部控制器31可以通过控制微控制器11的模式，来实现对内存自测试模块12和链扫描模块13的分时测试。在一些实施方式中，图1中的ATE20和图2中的外部控制器31均可以称为外部控制器。图1和图2中的系统10均可以为片上系统等具备微控制器11、内存自测试模块12和链扫描模块13的系统。在图1和图2中，内存自测试模块12可以包括待测试的多个存储器，链扫描模块13可以包括DFT（Design for Testability，设计可测试性）扫描链，所述DFT扫描链可以包括多个依次串接的寄存器。

参考图3，所述链扫描模块13的中的DFT扫描链131可以参考图3，在链扫描模块13中，可以包括至少一个DFT扫描链131，在DFT扫描链131中，寄存器的串接方式可以包括：第一个寄存器的SI引脚用于接收链扫描测试过程中输入到DFT扫描链131的数据，第一个寄存器的Q引脚与第二个寄存器的SI引脚连接，以使第一个寄存器通过Q引脚输出的数据作为第二个寄存器的输入数据从SI引脚输入；对于其他的寄存器，则满足上一个寄存器的Q引脚与下一个寄存器的SI引脚连接的连接关系，对于最后一个寄存器的Q引脚用于连接内存控制器。对于寄存器来说，D（Data）引脚是输入引脚，用于将数据输入到寄存器中。SI（SerialIn）引脚也是输入引脚，在串行输入模式下使用。SI引脚用于逐位序列的向寄存器输入数据，在每个时钟脉冲期间，输入的数据位被移位进入寄存器。SE（Serial Enable）引脚是输入引脚，在串行输入模式下使用。SE引脚用于控制输入数据的加载时间，当SE引脚为高电平时，输入数据才会被加载到寄存器中。Q引脚是输出引脚，用于将寄存器中存储的数据输出。通过Q引脚，可以读取寄存器中的数据。除此之外，寄存器还包括一个时钟引脚，该使用引脚用于接收时钟信号CLK。

当然地，在一些可行的应用场景中，也可以不包括内存自测试模块12或链扫描模块13，即在一些应用场景中，可以只针对内存自测试模块12中的存储器进行内存自测试，或者只针对链扫描模块13中的寄存器进行链扫描测试，本说明书对此并不做限定。

示例性方法

以应用于图1或图2中所示的外部控制器为例，本说明书的一个实施方式提供了一种测试方法，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，如图4所示，所述测试方法包括：

S401：响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

结合图5，所述测试单元122可以包括一个存储器124和一个比较器125，所述比较器125的第一输入端In1与所述存储器124的输出端O1连接，所述比较器125的第二输入端In2用于接收所述内存控制器121输出的测试输入数据；所述存储器124的输入端I1用于接收所述测试输入数据；

所述内存自测试模块12中的存储器例如可以作为系统的内存，为系统提供各种存储能力。在一些实施方式中，所述存储器例如可以是SRAM（Static Random Access Memory，静态随机存取存储器）或DRAM（Dynamic Random Access Memory，动态随机存取存储器），本说明书对所述存储器的具体类型并不做限定，具体视实际情况而定。

在图5中，示出了内存控制器121与多个测试单元122的连接关系示意图，并示出了虚线框中内存控制器121与测试单元122中的存储器124以及比较器125之间的连接关系示意图。在本实施方式中，单个内存控制器121可以与多个测试单元122建立通信连接，如此，在内存自测试过程中，外部控制器可以通过响应测试操作，配置微控制器进入内存测试模式，进而控制微控制器11向内存控制器发送测试指令，以指示所述内存控制器121控制多个所述测试单元122对各自包括的所述存储器124进行内存自测试，从而通过单个内存控制器121即可实现对多个存储器124进行内存自测试的目的，无需为每个存储器124都单独布置一个内存控制器121，有利于降低资源占用，降低成本，同时也有利于减少对路径延迟的影响。

在一个可行的实施方式中，仍然参考图5，所述内存自测试具体包括：所述比较器125比较所述存储器124的测试输入数据和所述存储器124的测试输出数据，并根据比较结果输出测试信息；所述测试信息用于指示所述存储器124是否正常。

在本实施方式中，通过测试信息可以获悉存储器124的状态是否正常，从而实现对存储器124的内存自测试的测试结果的获悉。

为了实现对异常存储器124的定位，在一个可选的实施方式中，所述测试信息携带有所述存储器124的身份标识；

所述测试信息包括：第一取值和第二取值；所述第一取值用于标识所述存储器124的身份标识指示的所述存储器124存在异常，所述第二取值用于标识所述存储器124的身份标识指示的所述存储器124正常。

在本实施方式中，由于所述测试信息携带有所述存储器124的身份标识，如此，可以根据所述测试信息的具体取值判断特定存储器124是否出现异常。例如，仍然参考图5，图5中的mb_fail信号表示所述测试信息，可以通过mb_fail信号的信号名称来实现对不同存储器124的区分，即将mb_fail信号的信号名称作为存储器124的身份标识。具体地，例如存储器0的身份标识可以为mb_fail0，存储器1的身份标识可以为mb_fail1，如此，当mb_fail0的取值为第一取值时，表征存储器0的状态异常，而当mb_fail0的取值为所述第二取值时，表示存储器0的状态正常，如此，可以实现对异常存储器124的定位，有利于在发现异常存储器124后的问题定位与修复。

为了实现对于内存控制器121建立有通信连接的多个存储器124的内存自测试管理，在一个实施方式中，参考图6，所述测试指令，还用于指示所述内存控制器接收多个所述测试单元输出的所述测试信息，在任一所述测试信息包括所述第一取值时，返回错误信息；

所述错误信息用于提示所述多个测试单元中至少存在一个所述测试单元包括异常的存储器；

所述测试方法还包括：

在接收到所述微控制器转发的所述错误信息时，输出所述错误信息或终止启动过程。

在一些实施方式中，所述外部控制器输出所述错误信息的方式可以是通过集成于外部控制器的显示设备等输出设备进行输出的。

在本实施方式中，当与内存控制器121连接的任意一个测试单元122中存在异常的存储器124时，内存控制器121都会向微控制器11发送一个错误信息fail，以提醒微控制器11有存储器124异常，微控制器11可以向外部控制器转发给错误信息或者终止系统的启动过程。在微控制器11向外部控制器转发错误信息的情况下，所述外部控制器可以以显示或语音等方式及时输出错误信息或终止系统的启动过程。

在图6中，各测试单元122分别向内存控制器121发送表征存储器124是否异常的测试信息，即mb_fail0、mb_fail1……mb_failn，内存控制器121根据这些测试信息的取值来判断是否存在任意一个或多个存储器124异常。例如，当mb_fail0的取值为第一取值时，表示mb_fail0表征的存储器124存在异常；当mb_fail0和mb_fail1的取值均为第一取值时，表示mb_fail0和mb_fail1表征的存储器124均存在异常；在这些情况下，内存控制器121会向微控制器11发送一个错误信息，以及时提醒微控制器11存在异常的存储器124。

除了可以根据测试信息确定多个测试单元122中是否存在异常的存储器124之外，还可以根据测试信息对异常存储器124进行定位，以帮助异常存储器124的快速定位和修复。例如在一个实施方式中，仍然参考图6，所述测试方法还包括：

控制所述微控制器向所述内存控制器输出错误定位指令，所述错误定位指令，用于指示所述内存控制器输出异常测试信息，所述异常测试信息的取值为所述第一取值；接收所述异常测试信息，根据所述异常测试信息定位异常存储器，所述异常存储器为所述异常测试信息携带的所述存储器的身份标识指示的存储器；

接收所述微控制器返回的异常存储器的定位结果。

所述错误定位指令可以是微控制器向所述内存控制器121发送的，所述错误定位指令，用于指示所述内存控制器121输出所述异常测试信息，所述微控制器11在接收到所述异常测试信息时，可以根据所述异常测试信息定位异常存储器124，所述异常存储器124为所述异常测试信息携带的所述存储器124的身份标识指示的存储器124。

在本实施方式中，外部控制器可以通过控制微控制器11向内存控制器121发送错误定位指令的方式，指示内存控制器121将异常测试信息输出，以使微控制器11可以根据该异常测试信息定位异常存储器124；外部控制器可以接收所述外控制器11返回的异常存储器的定位结果，实现异常存储器124的定位，有利于帮助异常存储器124的修复。例如，仍然以图6所示的系统为例，当mb_fail0的取值为第一取值时，表示mb_fail0表征的存储器124存在异常，内存控制器121可以将mb_fail0返回给所述微控制器11，以使微控制器11根据mb_fail0确定异常存储器124的位置；还例如当mb_fail0和mb_fail1的取值均为第一取值时，表示mb_fail0和mb_fail1表征的存储器124均存在异常，内存控制器121可以将mb_fail0和mb_fail1作为异常测试信息返回给所述微控制器11，以使所述微控制器11根据mb_fail0和mb_fail1确定异常存储器124的位置。

为了保障系统10的可靠运行，在本说明书的一个实施方式中，参考图7，所述内存控制器121的数量为多个，所述多个测试单元122划分为多个子测试单元组，所述多个子测试单元组中的每个子测试单元组包括至少一个测试单元122，所述多个内存控制器121中的任意一个内存控制器121分别与一个所述子测试单元组建立有通信连接，所述子测试单元组中所包含的存储器124的物理特性相同。

一般情况下，不同存储器124的物理特性可能有所差异，为了保证同一个内存控制器121连接的测试单元122中的存储器124的物理特性相同，避免内存控制器121与不兼容的存储器124之间可能会出现的数据传输错误的问题，在本实施方式中，通过将包含同一种物理特性的存储器124的测试单元122分到一个子测试单元组中的方式，使得各内存控制器121连接的子测试单元组中包含的存储器124的物理特性相同，从而保证了与同一个内存控制器121建立有通信连接的存储器124的物理特性相同。在一些实施方式中，所述子测试单元122中所包含的存储器124的物理特性和与其建立有通信连接的所述内存控制器121相匹配，如此可以避免内存控制器121与存储器124之间出现数据传输错误的情况，有利于提高系统10的运行可靠性。

所述存储器124的物理特性可以包括存储器124的电气和时序特性，例如可以包括供电电压、时钟速率和数据带宽等中的至少一项，而存储器124的物理特性的外在表现通常包括接口数量，通过接口数量可以快捷方便地确定存储器124的物理特性。所述接口数量可以包括用于传输时钟信号的接口数量、用于传输数据的接口数量等等。在一些实施方式中，所述物理特性还可以包括接口类型。本说明书对此并不做限定。

在系统10内部存在多个内存控制器121，每个内存控制器121都与至少一个测试单元122建立有通信连接的情况下，为了提高内存自测试效率，在本说明书的一个实施方式中，仍然参考图7，所述测试指令携带有所述存储器124对应的属性信息，所述存储器124对应的属性信息用于指示所述存储器124的物理特性；

所述响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令包括：

响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器发送所述测试指令，所述多个目标内存控制器分别与多个目标子测试单元组建立有通信连接，所述多个目标子测试单元组中所包含的存储器的物理特性与所述存储器对应的属性信息指示的存储器的物理特性相同。

在本实施方式中，可以对与多个目标内存控制器121连接的目标自测试单元122组中的存储器124同时进行内存自测试，有利于缩短内存自测试所需的时间，提高测试效率。以图7为例，假设子测试单元组0和子测试单元组1中所包含的存储器124的物理特性相同，而子测试单元组N与子测试单元组0中所包含的存储器124的物理特性不相同，则在本实施方式中，可以将与子测试单元组0和子测试单元组1建立有通信连接的内存控制器121作为目标内存控制器121，向这两个目标内存控制器121发送测试指令，可以同时启动这两个目标内存控制器121对子测试单元组0和子测试单元组1的内存自测试，从而缩短测试所需耗时，提高测试效率。

在一个可选地实施方式中，所述控制所述目标子测试单元组对各自包括的所述存储器进行内存自测试包括：

控制所述目标子测试单元组对各自包括的所述存储器依次进行内存自测试。

在各目标子测试单元组内，可以通过对多个所述存储器依次进行内存自测试的方式保障内存子测试的有序进行，有利于降低测试出错概率。

为了减少占用存储器124的引脚，在本说明书的一个实施方式中，仍然参考图5，所述测试单元122还包括选择器123，所述选择器123包括测试通路；

所述测试指令具体用于：指示所述内存控制器121控制所述选择器123进入测试模式，在所述测试模式中，所述选择器123用于将所述测试通路接收的数据传输给与所述选择器123连接的所述存储器124；通过所述选择器123的测试通路，向所述存储器124传输所述测试输入数据；获取所述比较器125根据所述测试输入数据和所述测试输出数据对所述存储器124进行测试的测试结果。

在本实施方式中，通过选择器123是否处于测试模式，从而实现将测试输入数据或正常工作数据传输给存储器124的目的，如此可以在占用存储器124的一个引脚的情况下，实现不同数据的输入，满足存储器124在测试和正常工作时的数据输入需求，有利于降低对存储器124的硬件要求。在图5中，CLK表示时钟信号，rst表示复位信号，MBIST_EN表示使能信号，所述测试指令可以包括该使能信号，选择器123在接收到该使能信号时进入测试模式。mb_data_in表示测试输入信号，data_in表示存储器124正常工作时的数据信号。

对于内存自测试的具体可行的过程，本说明书的一个实施方式提供了一种示例性的测试过程，参考图8，在图8中，外部控制器31通过JTAG（Joint Test Action Group，联合测试工作组）总线与微控制器11连接，该测试过程可以包括：

S1、给定微控制器11的参考时钟clk_ref，然后释放por_n复位信号，在por_n复位信号释放后，微控制器11进入调试模式。por_n复位信号可以用于控制调试模式的生成以及测试过程的开始和结束。

S2、外部控制器31通过JTAG总线配置微控制器11内部的硬件调试模块，该配置过程例如可以包括：通过JTAG总线写硬件调试模块中的时钟控制寄存器，切换到高频时钟以满足测试要求；写硬件调试模块中的复位控制寄存器，释放系统中各部件的复位信号，使能各部件中的内存自测试模块12进行存储器124的内存自测试。在内存自测试过程中，内存控制器121生成不同的测试方法来检测存储器124的不同错误或异常，内存控制器121对与其连接的多个存储器124依次进行测试，多个内存控制器121之间可以并行进行内存自测试，以提高测试效率。上述的各时钟信号、por_n复位信号和外部控制器31通过JTAG总线对硬件调试模块进行配置的指令可以全部或部分包含在第一配置指令中。

S3、测试完成后，内存自测试模块12会返回一个完成信号给微控制器11内部的硬件调试模块，通过JTAG总线通知外部控制器31内存自测试完成。

示例性装置

在本说明书的一个示例性实施例中，还提供了一种测试装置，如图9所示，应用于外部控制器，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，所述测试装置包括：

测试模块901，用于响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

关于测试装置的具体限定可以参见上文中关于测试方法的限定，在此不再赘述。上述测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中，也可以以软件形式存储于计算机设备中，以便于处理器或控制器调用执行以上各个模块对应的操作。

示例性计算设备

本申请另一实施例还提出一种计算设备，参见图10所示，本说明书的一个示例性实施例还提供了一种计算设备30，包括：外部控制器31和待测系统，所述外部控制器31与待测系统建立有通信连接，所述待测系统包括微控制器11、内存控制器121和多个测试单元122，所述微控制器与所述内存控制器121建立有通信连接，所述多个测试单元122中的每个测试单元122均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器121输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据；其中，

所述外部控制器31，用于响应于测试操作，配置所述微控制器11处于内存测试模式，控制所述微控制器11向所述内存控制器121发送测试指令；

所述内存控制器121，用于响应于所述测试指令，控制多个所述测试单元122对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

在图10中，系统10即为所述待测系统，所述内存控制器121和多个测试单元122可以称为内存自测试模块12。

在一个可行的实施方式中，所述待测系统中所述内存控制器121的数量为多个，所述多个测试单元122划分为多个子测试单元122组，所述多个子测试单元122组中的每个子测试单元122组包括至少一个测试单元122，所述多个内存控制器121中的任意一个内存控制器121分别与一个所述子测试单元122组建立有通信连接，所述子测试单元122组中所包含的存储器的物理特性相同。

在一个可行的实施方式中，所述物理特性包括：接口数量。

再一个可行的实施方式中，所述测试指令携带有所述存储器对应的属性信息，所述存储器对应的属性信息用于指示所述存储器的物理特性；

所述外部控制器31具体用于，响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器121发送所述测试指令，所述多个目标内存控制器121分别与多个目标子测试单元122组分别建立有通信连接，所述多个目标子测试单元122组中所包含的存储器的物理特性相同。

关于计算设备30执行内存自测试的可行执行过程及有益效果，可参考上文中关于测试方法的相关描述，本说明书在此不做赘述。

在一些实施方式中，所述外部控制器31可以通过JTAG总线与所述微控制器11建立通信连接。

本领域技术人员可以理解，图2中示出的结构，仅仅是与本说明书方案相关的部分结构的框图，并不构成对本说明书方案所应用于其上的计算设备的限定，具体的计算设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

示例性计算机程序产品和存储介质

除了上述方法和设备以外，本说明书实施例提供的测试方法还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”部分中描述的根据本说明书各种实施例的测试方法中的步骤。

所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本说明书实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。

此外，本说明书实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行本说明书上述“示例性方法”部分中描述的根据本说明书各种实施例的测试方法中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本说明书所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本说明书的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本说明书实施例提供的方案范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本说明书构思的前提下，还可以做出若干变形和改进，这些都属于本说明书的保护范围。因此，本说明书专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种测试方法，其特征在于，应用于外部控制器，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，所述测试方法包括：

响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

2.根据权利要求1所述的方法，其特征在于，所述内存自测试具体包括：所述比较器比较所述存储器的测试输入数据和所述存储器的测试输出数据，并根据比较结果输出测试信息；所述测试信息用于指示所述存储器是否正常。

3.根据权利要求2所述的方法，其特征在于，所述测试信息携带有所述存储器的身份标识；

所述测试信息包括：第一取值和第二取值；所述第一取值用于标识所述存储器的身份标识指示的所述存储器存在异常，所述第二取值用于标识所述存储器的身份标识指示的所述存储器正常。

4.根据权利要求3所述的方法，其特征在于，所述测试指令，还用于指示所述内存控制器接收多个所述测试单元输出的所述测试信息，在任一所述测试信息包括所述第一取值时，返回错误信息；

所述错误信息用于提示所述多个测试单元中至少存在一个所述测试单元包括异常的存储器；

所述测试方法还包括：

在接收到所述微控制器转发的所述错误信息时，输出所述错误信息或终止启动过程。

5.根据权利要求3所述的方法，其特征在于，所述测试指令，还用于指示所述内存控制器接收多个所述测试单元输出的所述测试信息；

所述测试方法还包括：

控制所述微控制器向所述内存控制器输出错误定位指令，所述错误定位指令，用于指示所述内存控制器输出异常测试信息，所述异常测试信息的取值为所述第一取值；接收所述异常测试信息，根据所述异常测试信息定位异常存储器，所述异常存储器为所述异常测试信息携带的所述存储器的身份标识指示的存储器；

接收所述微控制器返回的异常存储器的定位结果。

6.根据权利要求1所述的方法，其特征在于，所述待测系统中所述内存控制器的数量为多个，所述多个测试单元划分为多个子测试单元组，所述多个子测试单元组中的每个子测试单元组包括至少一个测试单元，所述多个内存控制器中的任意一个内存控制器分别与一个所述子测试单元组建立有通信连接，所述子测试单元组中所包含的存储器的物理特性相同。

7.根据权利要求6所述的方法，其特征在于，所述物理特性包括：接口数量。

8.根据权利要求6所述的方法，其特征在于，所述测试指令携带有所述存储器对应的属性信息，所述存储器对应的属性信息用于指示所述存储器的物理特性；

所述响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令包括：

响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器发送所述测试指令，所述多个目标内存控制器分别与多个目标子测试单元组建立有通信连接，所述多个目标子测试单元组中所包含的存储器的物理特性与所述存储器对应的属性信息指示的存储器的物理特性相同。

9.根据权利要求1所述的方法，其特征在于，所述测试单元还包括选择器，所述选择器包括测试通路；

所述测试指令具体用于：指示所述内存控制器控制所述选择器进入测试模式，在所述测试模式中，所述选择器用于将所述测试通路接收的数据传输给与所述选择器连接的所述存储器；通过所述选择器的测试通路，向所述存储器传输所述测试输入数据；获取所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试的测试结果。

10.一种测试装置，其特征在于，应用于外部控制器，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据，所述测试装置包括：

测试模块，用于响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；所述测试指令，用于指示所述内存控制器控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

11.一种计算设备，其特征在于，包括：外部控制器和待测系统，所述外部控制器与待测系统建立有通信连接，所述待测系统包括微控制器、内存控制器和多个测试单元，所述微控制器与所述内存控制器建立有通信连接，所述多个测试单元中的每个测试单元均包括至少一个存储器和至少一个比较器，所述比较器的第一输入端与所述存储器的输出端连接，所述比较器的第二输入端用于接收所述内存控制器输出的测试输入数据；所述存储器的输入端用于接收所述测试输入数据；其中，

所述外部控制器，用于响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向所述内存控制器发送测试指令；

所述内存控制器，用于响应于所述测试指令，控制多个所述测试单元对各自包括的所述存储器进行内存自测试；

所述内存自测试包括：所述比较器根据所述测试输入数据和所述存储器的测试输出数据对所述存储器进行测试。

12.根据权利要求11所述的计算设备，其特征在于，所述待测系统中所述内存控制器的数量为多个，所述多个测试单元划分为多个子测试单元组，所述多个子测试单元组中的每个子测试单元组包括至少一个测试单元，所述多个内存控制器中的任意一个内存控制器分别与一个所述子测试单元组建立有通信连接，所述子测试单元组中所包含的存储器的物理特性相同。

13.根据权利要求12所述的计算设备，其特征在于，所述物理特性包括：接口数量。

14.根据权利要求12所述的计算设备，其特征在于，所述测试指令携带有所述存储器对应的属性信息，所述存储器对应的属性信息用于指示所述存储器的物理特性；

所述外部控制器具体用于，响应于测试操作，配置所述微控制器处于内存测试模式，控制所述微控制器向多个目标内存控制器发送所述测试指令，所述多个目标内存控制器分别与多个目标子测试单元组分别建立有通信连接，所述多个目标子测试单元组中所包含的存储器的物理特性相同。

15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器指令时，实现如权利要求1~9任一项所述的测试方法。