CN117093264A - 片选信号的生成方法及设备 - Google Patents

片选信号的生成方法及设备 Download PDF

Info

Publication number
CN117093264A
CN117093264A CN202210521970.0A CN202210521970A CN117093264A CN 117093264 A CN117093264 A CN 117093264A CN 202210521970 A CN202210521970 A CN 202210521970A CN 117093264 A CN117093264 A CN 117093264A
Authority
CN
China
Prior art keywords
control signal
mos transistor
signal
chip selection
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210521970.0A
Other languages
English (en)
Inventor
吴增泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210521970.0A priority Critical patent/CN117093264A/zh
Priority to PCT/CN2022/096693 priority patent/WO2023216344A1/zh
Publication of CN117093264A publication Critical patent/CN117093264A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本公开实施例提供了一种片选信号的生成方法及设备，涉及半导体技术领域，包括：接收从片选端口输入的外部控制信号，并对该外部控制信号采样得到第一采样信号和第二采样信号；将第一采样信号输入第一矢量文件，以生成电源控制信号；将第二采样信号输入第二矢量文件，以生成片选控制信号；基于电源控制信号和片选控制信号生成片选信号；其中，电源控制信号和片选控制信号的形态包括高电位、低电位及高阻态，电源控制信号和片选控制信号的高电位的电压值不同，电源控制信号和片选控制信号的低电位的电压值不同。本公开实施例通过利用上述两个矢量文件，实现了具有4个不同电位的片选信号。

Description

片选信号的生成方法及设备
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种片选(Chip select，简称Cs)信号的生成方法及设备。
背景技术
随着半导体技术的发展，第五代低功耗双倍数据速率内存(Low Power DoubleData Rate SDRAM 5，简称LPDDR5)已经广泛应用于各类电子产品中。
由于LPDDR5中移除了时钟使能信号(CKE)引脚，但时钟使能信号的功能实质上并没有移除，因此，需要基于其他信号或信号端口实现时钟使能功能。
发明内容
本公开实施例提供了一种片选信号的生成方法及设备，可以实现具有4个不同电位的CS信号，进而同时实现片选功能和时钟使能功能。
第一方面，本公开实施例提供了一种片选信号的生成方法，该方法包括：
接收从片选端口输入的外部控制信号，并对所述外部控制信号采样得到第一采样信号和第二采样信号；
将所述第一采样信号输入第一矢量文件，以生成电源控制信号；
将所述第二采样信号输入第二矢量文件，以生成片选控制信号；其中，所述电源控制信号和所述片选控制信号的形态包括高电位、低电位及高阻态，所述电源控制信号和所述片选控制信号的高电位的电压值不同，所述电源控制信号和所述片选控制信号的低电位的电压值不同；
基于所述电源控制信号和所述片选控制信号生成所述片选信号，所述片选信号用于进行电源控制操作和片选操作。
在一种可行的实施方式中，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型不同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；所述将所述第一采样信号输入第一矢量文件，以生成电源控制信号，包括：
将所述第一采样信号输入所述第一MOS管的栅极与所述第二MOS管的栅极，以导通所述第一MOS管或所述第二MOS管并输出所述电源控制信号。
在一种可行的实施方式中，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。
在一种可行的实施方式中，所述第二矢量文件用于模拟第三MOS管和第四MOS管，所述第三MOS管和所述第四MOS管的类型不同，所述第三MOS管的漏极与第二高电平连接，所述第三MOS管的源极与所述第四MOS管的漏极连接，以作为输出端，所述第四MOS管的源极与第二低电平连接；所述将所述第二采样信号输入第二矢量文件，以生成片选控制信号，包括：
将所述第二采样信号输入所述第三MOS管的栅极与所述第四MOS管的栅极，以导通所述第三MOS管或所述第四MOS管并输出所述片选控制信号。
在一种可行的实施方式中，所述第三MOS管为PMOS管，所述第四MOS管为NMOS管。
在一种可行的实施方式中，所述第一高电平的电压值大于所述第二高电平的电压值，第一低电平的电压值小于所述第二低电平的电压值。
在一种可行的实施方式中，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型相同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；所述将所述第一采样信号输入第一矢量文件，以生成电源控制信号，包括：
将所述第一采样信号输入所述第一MOS管的栅极，以及将所述第一采样信号的反相信号输入所述第二MOS管的栅极，以导通所述第一MOS管或所述第二MOS管并输出所述电源控制信号。
在一种可行的实施方式中，所述基于所述电源控制信号和所述片选控制信号生成所述片选信号之后，还包括：
对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号。
在一种可行的实施方式中，所述对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号之后，还包括：
将所述电源控制信号输入预设的供电电路，以使所述供电电路基于所述电源控制信号输出激励信号或关断信号，所述激励信号用于使能预设的存储电路，所述关断信号用于关断所述存储电路；
以及将所述片选控制信号输入至所述存储电路，以使被使能的所述存储电路基于所述片选控制信号进行片选操作。
第二方面，本公开实施例提供了一种片选信号的生成装置，该装置包括：
第一采样模块，用于接收从片选端口输入的外部控制信号，并对所述外部控制信号采样得到第一采样信号和第二采样信号；
第一矢量文件，用于接收所述第一采样信号，并基于所述第一采样信号输出对应的电源控制信号；
第二矢量文件，用于接收所述第二采样信号，并基于所述第二采样信号输出对应的片选控制信号；
其中，所述电源控制信号和所述片选控制信号的形态包括高电位、低电位及高阻态，所述电源控制信号和所述片选控制信号的高电位的电压值不同，所述电源控制信号和所述片选控制信号的低电位的电压值不同；
处理模块，用于基于所述电源控制信号和所述片选控制信号生成所述片选信号，所述片选信号用于进行电源控制操作和片选操作。
在一种可行的实施方式中，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型不同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；
所述第一MOS管的栅极与所述第二MOS管的栅极用于接收所述第一采样信号。
在一种可行的实施方式中，所述第二矢量文件用于模拟第三MOS管和第四MOS管，所述第三MOS管和所述第四MOS管的类型不同，所述第三MOS管的漏极与第二高电平连接，所述第三MOS管的源极与所述第四MOS管的漏极连接，以作为输出端，所述第四MOS管的源极与第二低电平连接；
所述第三MOS管的栅极与所述第四MOS管的栅极用于接收所述第二采样信号。
在一种可行的实施方式中，所述第一高电平的电压值大于所述第二高电平的电压值，第一低电平的电压值小于所述第二低电平的电压值。
在一种可行的实施方式中，还包括第二采样模块，用于：
对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号。
第三方面，本公开实施例提供了一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如第一方面提供的片选信号的生成方法。
第四方面，本公开实施例提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如第一方面提供的片选信号的生成方法。
本公开实施例提供的片选信号的生成方法及设备，包括：通过对外部控制信号采样得到第一采样信号和第二采样信号；将第一采样信号输入第一矢量文件，以生成电源控制信号；将第二采样信号输入第二矢量文件，以生成片选控制信号；基于电源控制信号和片选控制信号生成片选信号；其中，电源控制信号和片选控制信号的高电位的电压值不同，电源控制信号和片选控制信号的低电位的电压值不同，从而可以利用上述两个矢量文件，实现具有4个不同电位的片选信号，其中两个电位用于实现片选功能，另外两个电位用于实现时钟使能功能。
附图说明
图1为本公开实施例中提供的一种片选信号的生成方法的步骤流程示意图；
图2为本公开实施例中生成的一种片选信号示意图；
图3为本公开实施例中提供的一种由第一矢量文件和第二矢量文件模拟出的信号处理电路示意图；
图4为本公开实施例中提供的另一种由第一矢量文件和第二矢量文件模拟出的信号处理电路示意图；
图5为本公开实施例中提供的一种片选信号的生成装置的程序模块示意图；
图6为本公开实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开实施例中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
本公开实施例可以应用于半导体技术领域，如可以用于生成存储器中的Cs信号。
在半导体技术领域中，Cs信号一般是指选用一个或某一个集成电路芯片时使用的信号。之所以需要这样的选用，是因为当有很多芯片挂在同一总线上，但有时候需要对其中特定的某个芯片进行数据、地址或命令的独立传输，此时，就需要Cs信号来告诉挂在总线上的芯片，这些数据、地址是传给哪个芯片的。这样，其它芯片就会对这些信号没有反应，而目标芯片就知道这些数据是传给自己的从而做出反应。
不仅电路中存在多个芯片时需要使用片选的功能，就是在只用一个芯片时，为了节约用电及延长芯片寿命，也常使用片选功能。如只当需要使用芯片时才用Cs信号使其工作，而在规定时间内没有动作时则自动撤销片选信号，使其处于非工作的低功率(powerdown)模式。
LPDDR5通常包括以下引脚：
CK_t/CK_c：地址/命令时钟，上升沿/下降沿同时采样，差分时钟输入；
CS：片选信号，时钟上升沿(下降沿)被采样，用于选择目标芯片；
CA[6:0]：命令/地址输入；
DQ[15:0]：数据输入/输出总线；
WCK[1:0]_t/WCK[1:0]_c：写时钟，为差分输入；
RDQS[1:0]_t/RDQS[1:0]_c：读选通信号(读时钟)，为差分输出；
DMI[1:0]数据总线翻转，每byte数据后接一位DMI。
相较于LPDDR4，LPDDR5中移除了时钟使能信号(CKE)引脚，使得Cs引脚要想实现退出power down模式功能，再加上其本身的片选功能，需要有4个不同的电位来实现Cs信号。然而，如何实现具有4个不同电位的Cs信号目前亟需解决。
面对上述技术问题，本公开实施例提供了一种片选信号的生成方法，可以利用两个矢量文件，来实现具有4个不同电位的片选信号。具体实施方式请参见以下实施例中的内容。
参照图1，图1为本公开实施例中提供的一种片选信号的生成方法的步骤流程示意图。在本公开一些实施例中，上述片选信号的生成方法包括：
S101、接收从片选端口输入的外部控制信号，并对该外部控制信号采样得到第一采样信号和第二采样信号。
其中，上述片选端口可以是Cs引脚。
在一些实施例中，在接收到从片选端口输入的外部控制信号时，按照预设的采样频率，对该外部控制信号进行采样，得到第一采样信号和第二采样信号。
S102、将第一采样信号输入第一矢量文件，以生成电源控制信号。
其中，在将第一采样信号输入第一矢量文件后，第一矢量文件可以根据第一采样信号生成电源控制信号，该电源控制信号可以包括高电位、低电位、高阻态及不定态等形态。
其中，高阻态既不是高电平也不是低电平，它的极限状态可以认为悬空(开路)，高阻态再输入下一级电路后，对下级电路无任何影响，和没接一样。
不定态是指在引脚上输出的电压在高电位与第电位之间，电平状态处于是不确定的状态。
示例性的，第一采样信号可以由两种电平信号组成，当这两种电平信号分别为0、0时，第一矢量文件输出为高电位；当这两种电平信号分别为1、1时，第一矢量文件输出为低电位；当这两种电平信号分别为1、0时，第一矢量文件输出为高阻态；当这两种电平信号分别为0、1时，第一矢量文件输出为不定态。其中，0表示低电平，1表示高电平。
在一些实施例中，上述电源控制信号用于进行电源控制操作，如控制芯片退出power down模式或进入工作状态，即实现时钟使能信号的功能。
S103、将第二采样信号输入第二矢量文件，以生成片选控制信号。
其中，在将第二采样信号输入第二矢量文件后，第二矢量文件可以根据第二采样信号生成片选控制信号，该片选控制信号可以包括高电位、低电位、高阻态及不定态等形态。
示例性的，第二采样信号也可以由两种电平信号组成，当这两种电平信号分别为0、0时，第二矢量文件输出为高电位；当这两种电平信号分别为1、1时，第二矢量文件输出为低电位；当这两种电平信号分别为1、0时，第二矢量文件输出为高阻态；当这两种电平信号分别为0、1时，第二矢量文件输出为不定态。其中，0表示低电平，1表示高电平。
在一些实施例中，上述片选控制信号用于进行片选操作。
在一些实施例中，上述电源控制信号和片选控制信号的高电位的电压值不同，上述电源控制信号和片选控制信号的低电位的电压值也不同。
在一些实施例中，当上述电源控制信号为高电位或低电位时，上述片选控制信号为高阻态，当上述片选控制信号为高电位或低电位时，上述电源控制信号为高阻态。
在一些实施例中，上述第一矢量文件和第二矢量文件均可以采用Vector文件。
S104、基于电源控制信号和片选控制信号生成片选信号。
在一些实施例中，在生成上述电源控制信号和片选控制信号之后，可以将上述电源控制信号和片选控制信号合成为片选信号。
例如，假设上述电源控制信号的高电位的电压值为H1，低电位的电压值为L1；上述片选控制信号的高电位的电压值为H2(H1≠H2)，低电位的电压值为L2(L1≠L2)。由于当上述电源控制信号为高电位或低电位时，上述片选控制信号为高阻态，当上述片选控制信号为高电位或低电位时，上述电源控制信号为高阻态，因此，基于上述电源控制信号和片选控制信号生成的片选信号可以具有H1、H2、L1、L2共4个不同的电位。
为了更好的理解本公开实施例，参照图2，图2为本公开实施例中生成的一种片选信号示意图。
在一些实施例中，由于上述片选信号具有4个不同的电位，因此可以利用上述片选信号进行电源控制操作和片选操作，具体来说，先进行片选操作，再进行电源控制操作。
本公开实施例提供的片选信号的生成方法，通过对外部控制信号采样得到第一采样信号和第二采样信号；将第一采样信号输入第一矢量文件，以生成电源控制信号；将第二采样信号输入第二矢量文件，以生成片选控制信号；基于电源控制信号和片选控制信号生成片选信号；其中，电源控制信号和片选控制信号的高电位的电压值不同，电源控制信号和片选控制信号的低电位的电压值不同，从而可以利用上述两个矢量文件，实现具有4个不同电位的片选信号。
基于上述实施例中所描述的内容，在一些实施例中，上述第一矢量文件和第二矢量文件可以用于模拟由一些特定的半导体器件组成的信号处理电路，该信号处理电路可以基于上述第一采样信号和第二采样信号，生成上述片选信号。
为了更好的理解本公开实施例，参照图3，图3为本公开实施例中提供的一种由第一矢量文件和第二矢量文件模拟出的信号处理电路示意图。
在本公开一些实施例中，上述第一矢量文件用于模拟第一MOS管P1和第二MOS管N1。其中，第一MOS管P1和第二MOS管N1的类型不同。
可选的，第一MOS管P1可以为PMOS管，第二MOS管N1可以为NMOS管。
在一些实施例中，第一MOS管P1的源极与第一高电平H1连接，漏极与第二MOS管N1的漏极连接，以作为输出端Ao，第二MOS管N1的源极与第一低电平L1连接。
在一些实施例中，在得到第一采样信号后，将第一采样信号输入第一MOS管P1的栅极Ap与第二MOS管N1的栅极An，以导通第一MOS管或第二MOS管，并将输出端Ao输出的信号作为上述电源控制信号。可以理解的是，将第一采样信号输入第一MOS管P1的栅极Ap与第二MOS管N1的栅极An，指的是：在得到第一采样信号之后对第一采样信号再次进行采样，以得到第一信号和第二信号，将第一信号输入至第一MOS管P1的栅极Ap，且将第二信号输入至第二MOS管N1的栅极An，以生成电源控制信号。
示例性的，在第一MOS管P1为PMOS管，第二MOS管N1为NMOS管的情况下，基于PMOS管与NMOS管的工作原理可知：
当第一MOS管P1的栅极Ap与第二MOS管N1的栅极An均输入低电平时，第一MOS管P1导通，第二MOS管N1截止，此时输出端Ao输出第一高电平H1。
当第一MOS管P1的栅极Ap与第二MOS管N1的栅极An均输入高电平时，第一MOS管P1截止，第二MOS管N1导通，此时输出端Ao输出第一低电平L1。
当第一MOS管P1的栅极Ap输入高电平，第二MOS管N1的栅极An输入低电平时，第一MOS管P1与第二MOS管N1均截止，此时输出端Ao为高组态。
当第一MOS管P1的栅极Ap输入低电平，第二MOS管N1的栅极An输入高电平时，第一MOS管P1与第二MOS管N1均导通，此时输出端Ao为不定态。
在本公开一些实施例中，上述第二矢量文件用于模拟第三MOS管P2和第四MOS管N2。其中，第三MOS管和所述第四MOS管的类型不同。
可选的，第三MOS管P2可以为PMOS管，第四MOS管N2可以为NMOS管。
在一些实施例中，第三MOS管P2的漏极与第二高电平H2连接，源极与第四MOS管N2的漏极连接，以作为输出端Bo，第四MOS管N2的源极与第二低电平L2连接。
在一些实施例中，在得到第二采样信号后，将第二采样信号输入第三MOS管P2的栅极Bp与第四MOS管N2的栅极Bn，以导通第三MOS管P2或第四MOS管N2，并将输出端Bo输出的信号作为上述片选控制信号。可以理解的是，将第二采样信号输入第三MOS管P2的栅极Bp与第四MOS管N2的栅极Bn，指的是：在得到第二采样信号之后对第二采样信号再次进行采样，以得到第三信号和第四信号，将第三信号输入至第三MOS管P2的栅极Bp，且将第二信号输入至第四MOS管N2的栅极Bn，以生成片选控制信号。
示例性的，在第三MOS管P2为PMOS管，第四MOS管N2为NMOS管的情况下，基于PMOS管与NMOS管的工作原理可知：
当第三MOS管P2的栅极Bp与第四MOS管N2的栅极Bn均输入低电平时，第三MOS管P2导通，第四MOS管N2截止，此时输出端Bo输出第二高电平H2。
当第三MOS管P2的栅极Bp与第四MOS管N2的栅极Bn均输入高电平时，第三MOS管P2截止，第四MOS管N2导通，此时输出端Bo输出第二低电平L2。
当第三MOS管P2的栅极Bp输入高电平，第四MOS管N2的栅极Bn输入低电平时，第三MOS管P2与第四MOS管N2均截止，此时输出端Bo为高组态。
当第三MOS管P2的栅极Bp输入低电平，第四MOS管N2的栅极Bn输入高电平时，第三MOS管P2与第四MOS管N2均导通，此时输出端Bo为不定态。
在一些实施例中，上述第一高电平H1、第一低电平L1、第二高电平H2、第二低电平L2互不相同。
在一些实施例中，上述第一高电平H1的电压值大于第二高电平H2的电压值；上述第一低电平L1的电压值小于第二低电平L2的电压值。
在一些实施例中，当上述电源控制信号为第一高电平H1或第一低电平L1时，上述片选控制信号为高阻态；当上述片选控制信号为第二高电平H2或第二低电平L2时，上述电源控制信号为高阻态。
在一些实施例中，输出端Ao与输出端Bo连接，以作为片选信号输出端Y。可以理解的是，为保证片选信号中的电源控制信号和片选控制信号能够被识别，电源控制信号和片选控制信号应该根据实际需求先后输出，例如片选控制信号先输出，电源控制信号后输出，以保证合成的片选信号中包含可识别的电源控制信号和片选控制信号。
为了更好的理解本公开实施例，参照表1，表1为上述各个端口的电位示意表。
表1：各个端口的电位示意表
其中，1表示高电平，0表示低电平，z表示高组态。
在一些实施例中，可以对片选信号输出端Y输出的片选信号进行采样，得到上述电源控制信号和片选控制信号。
在一些实施例中，在得到上述电源控制信号和片选控制信号之后，可以将上述电源控制信号输入预设的供电电路，以使该供电电路基于上述电源控制信号输出激励信号或关断信号。其中，激励信号用于使能预设的存储电路，关断信号用于关断该存储电路，即上述电源控制信号可以实现电源控制操作。需要说明的是，关断存储电路既可能是彻底断开存储电路，也可能是控制存储电路处于休眠状态，休眠状态的存储电路依旧需要供电。
在一些实施例中，还可以将上述片选控制信号输入至上述存储电路，以使被使能的上述存储电路基于上述片选控制信号进行片选操作。
本公开实施例提供的片选信号的生成方法，利用上述第一矢量文件和第二矢量文件模拟由一些特定的半导体器件组成的信号处理电路，通过该信号处理电路可以基于上述第一采样信号和第二采样信号，生成具有4个不同电位的片选信号。
基于上述实施例中所描述的内容，在一些实施例中，参照图4，图4为本公开实施例中提供的另一种由第一矢量文件和第二矢量文件模拟出的信号处理电路示意图。
在本公开一些实施例中，上述第一矢量文件用于模拟第一MOS管M1和第二MOS管M2。其中，第一MOS管M1和第二MOS管M2的类型相同。
在一些实施例中，第一MOS管M1和第二MOS管M2可以均为PMOS管。
在一些实施例中，第一MOS管M1和第二MOS管M2可以均为NMOS管。
在一些实施例中，第一MOS管M1的源极与第一高电平H1连接，漏极与第二MOS管M2的漏极连接，以作为输出端Ao，第二MOS管M2的源极与第一低电平L1连接。
其中，第二MOS管M2的栅极与反相器D1连接。
在一些实施例中，在得到第一采样信号后，将第一采样信号输入第一MOS管M1的栅极Ap，以及将第一采样信号输入反相器D1后，将反相器D1输出的第一采样信号的反相信号输入第二MOS管M2的栅极An，以导通第一MOS管M1或第二MOS管M2，并将输出端Ao输出的信号作为上述电源控制信号。
本公开实施例提供的片选信号的生成方法，通过利用第一矢量文件与第二矢量文件分别模拟两种不同的电路结构，将第一采样信号输入第一矢量文件，以生成电源控制信号；将第二采样信号输入第二矢量文件，以生成片选控制信号；基于电源控制信号和片选控制信号生成片选信号；其中，由于电源控制信号和片选控制信号的高电位的电压值不同，电源控制信号和片选控制信号的低电位的电压值不同，从而可以利用上述两个矢量文件，实现具有4个不同电位的片选信号。
基于上述实施例中所描述的内容，本公开实施例中还提供一种片选信号的生成装置。参照图5，图5为本公开实施例中提供的一种片选信号的生成装置的程序模块示意图，该片选信号的生成装置包括：
第一采样模块501，用于接收从片选端口输入的外部控制信号，并对所述外部控制信号采样得到第一采样信号和第二采样信号。
第一矢量文件502，用于接收所述第一采样信号，并基于所述第一采样信号输出对应的电源控制信号。
第二矢量文件503，用于接收所述第二采样信号，并基于所述第二采样信号输出对应的片选控制信号。
其中，所述电源控制信号和所述片选控制信号的形态包括高电位、低电位及高阻态，所述电源控制信号和所述片选控制信号的高电位的电压值不同，所述电源控制信号和所述片选控制信号的低电位的电压值不同；
处理模块504，用于基于所述电源控制信号和所述片选控制信号生成所述片选信号，所述片选信号用于进行电源控制操作和片选操作。
在一种可行的实施方式中，第一矢量文件502用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型不同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；
所述第一MOS管的栅极与所述第二MOS管的栅极用于接收所述第一采样信号。
在一种可行的实施方式中，第二矢量文件503用于模拟第三MOS管和第四MOS管，所述第三MOS管和所述第四MOS管的类型不同，所述第三MOS管的漏极与第二高电平连接，所述第三MOS管的源极与所述第四MOS管的漏极连接，以作为输出端，所述第四MOS管的源极与第二低电平连接；
所述第三MOS管的栅极与所述第四MOS管的栅极用于接收所述第二采样信号。
在一种可行的实施方式中，所述第一高电平的电压值大于所述第二高电平的电压值，第一低电平的电压值小于所述第二低电平的电压值。
在一种可行的实施方式中，上述装置还包括第二采样模块，用于：
对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号。
需要说明的是，本公开实施例中第一采样模块501、第一矢量文件502、第二矢量文件503及处理模块504具体执行的内容可以参阅图1至图4所示实施例中相关内容，此处不做赘述。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种电子设备，该电子设备包括至少一个处理器和存储器；其中，存储器存储计算机执行指令；上述至少一个处理器执行存储器存储的计算机执行指令，以实现如上述实施例中描述的片选信号的生成方法中的各个步骤，本实施例此处不再赘述。
为了更好的理解本公开实施例，参照图6，图6为本公开实施例提供的一种电子设备的硬件结构示意图。
如图6所示，本实施例的电子设备60包括：处理器601以及存储器602；其中：
存储器602，用于存储计算机执行指令；
处理器601，用于执行存储器存储的计算机执行指令，以实现上述实施例中描述的片选信号的生成方法中的各个步骤，具体可以参见前述方法实施例中的相关描述。
可选地，存储器602既可以是独立的，也可以跟处理器601集成在一起。
当存储器602独立设置时，该设备还包括总线603，用于连接所述存储器602和处理器601。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，以实现如上述实施例中描述的片选信号的生成方法中的各个步骤，本实施例此处不再赘述。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本公开各个实施例所述方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本公开附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种片选信号的生成方法，其特征在于，所述方法包括：
接收从片选端口输入的外部控制信号，并对所述外部控制信号采样得到第一采样信号和第二采样信号；
将所述第一采样信号输入第一矢量文件，以生成电源控制信号；
将所述第二采样信号输入第二矢量文件，以生成片选控制信号；其中，所述电源控制信号和所述片选控制信号的形态包括高电位、低电位及高阻态，所述电源控制信号和所述片选控制信号的高电位的电压值不同，所述电源控制信号和所述片选控制信号的低电位的电压值不同；
基于所述电源控制信号和所述片选控制信号生成所述片选信号，所述片选信号用于进行电源控制操作和片选操作。
2.根据权利要求1所述的方法，其特征在于，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型不同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；所述将所述第一采样信号输入第一矢量文件，以生成电源控制信号，包括：
将所述第一采样信号输入所述第一MOS管的栅极与所述第二MOS管的栅极，以导通所述第一MOS管或所述第二MOS管并输出所述电源控制信号。
3.根据权利要求2所述的方法，其特征在于，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。
4.根据权利要求2所述的方法，其特征在于，所述第二矢量文件用于模拟第三MOS管和第四MOS管，所述第三MOS管和所述第四MOS管的类型不同，所述第三MOS管的漏极与第二高电平连接，所述第三MOS管的源极与所述第四MOS管的漏极连接，以作为输出端，所述第四MOS管的源极与第二低电平连接；所述将所述第二采样信号输入第二矢量文件，以生成片选控制信号，包括：
将所述第二采样信号输入所述第三MOS管的栅极与所述第四MOS管的栅极，以导通所述第三MOS管或所述第四MOS管并输出所述片选控制信号。
5.根据权利要求4所述的方法，其特征在于，所述第三MOS管为PMOS管，所述第四MOS管为NMOS管。
6.根据权利要求4所述的方法，其特征在于，所述第一高电平的电压值大于所述第二高电平的电压值，第一低电平的电压值小于所述第二低电平的电压值。
7.根据权利要求1所述的方法，其特征在于，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型相同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；所述将所述第一采样信号输入第一矢量文件，以生成电源控制信号，包括：
将所述第一采样信号输入所述第一MOS管的栅极，以及将所述第一采样信号的反相信号输入所述第二MOS管的栅极，以导通所述第一MOS管或所述第二MOS管并输出所述电源控制信号。
8.根据权利要求1所述的方法，其特征在于，所述基于所述电源控制信号和所述片选控制信号生成所述片选信号之后，还包括：
对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号。
9.根据权利要求8所述的方法，其特征在于，所述对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号之后，还包括：
将所述电源控制信号输入预设的供电电路，以使所述供电电路基于所述电源控制信号输出激励信号或关断信号，所述激励信号用于使能预设的存储电路，所述关断信号用于关断所述存储电路；
以及将所述片选控制信号输入至所述存储电路，以使被使能的所述存储电路基于所述片选控制信号进行片选操作。
10.一种片选信号的生成装置，其特征在于，所述装置包括：
第一采样模块，用于接收从片选端口输入的外部控制信号，并对所述外部控制信号采样得到第一采样信号和第二采样信号；
第一矢量文件，用于接收所述第一采样信号，并基于所述第一采样信号输出对应的电源控制信号；
第二矢量文件，用于接收所述第二采样信号，并基于所述第二采样信号输出对应的片选控制信号；
其中，所述电源控制信号和所述片选控制信号的形态包括高电位、低电位及高阻态，所述电源控制信号和所述片选控制信号的高电位的电压值不同，所述电源控制信号和所述片选控制信号的低电位的电压值不同；
处理模块，用于基于所述电源控制信号和所述片选控制信号生成所述片选信号，所述片选信号用于进行电源控制操作和片选操作。
11.根据权利要求10所述的装置，其特征在于，所述第一矢量文件用于模拟第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的类型不同，所述第一MOS管的漏极与第一高电平连接，所述第一MOS管的源极与所述第二MOS管的漏极连接，以作为输出端，所述第二MOS管的源极与第一低电平连接；
所述第一MOS管的栅极与所述第二MOS管的栅极用于接收所述第一采样信号。
12.根据权利要求11所述的装置，其特征在于，所述第二矢量文件用于模拟第三MOS管和第四MOS管，所述第三MOS管和所述第四MOS管的类型不同，所述第三MOS管的漏极与第二高电平连接，所述第三MOS管的源极与所述第四MOS管的漏极连接，以作为输出端，所述第四MOS管的源极与第二低电平连接；
所述第三MOS管的栅极与所述第四MOS管的栅极用于接收所述第二采样信号。
13.根据权利要求12所述的装置，其特征在于，所述第一高电平的电压值大于所述第二高电平的电压值，第一低电平的电压值小于所述第二低电平的电压值。
14.根据权利要求10所述的装置，其特征在于，还包括第二采样模块，用于：
对所述片选信号进行采样，得到所述电源控制信号和所述片选控制信号。
15.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至9任一项所述的片选信号的生成方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如权利要求1至9任一项所述的片选信号的生成方法。
CN202210521970.0A 2022-05-13 2022-05-13 片选信号的生成方法及设备 Pending CN117093264A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210521970.0A CN117093264A (zh) 2022-05-13 2022-05-13 片选信号的生成方法及设备
PCT/CN2022/096693 WO2023216344A1 (zh) 2022-05-13 2022-06-01 片选信号的生成方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210521970.0A CN117093264A (zh) 2022-05-13 2022-05-13 片选信号的生成方法及设备

Publications (1)

Publication Number Publication Date
CN117093264A true CN117093264A (zh) 2023-11-21

Family

ID=88729544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210521970.0A Pending CN117093264A (zh) 2022-05-13 2022-05-13 片选信号的生成方法及设备

Country Status (2)

Country Link
CN (1) CN117093264A (zh)
WO (1) WO2023216344A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099234B2 (en) * 2004-06-28 2006-08-29 United Memories, Inc. Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
US10109341B2 (en) * 2015-11-05 2018-10-23 Mediatek Inc. Memory capable of entering/exiting power down state during self-refresh period and associated memory controller and memory system
EP3533058B1 (en) * 2016-10-31 2021-09-22 Intel Corporation Applying chip select for memory device identification and power management control

Also Published As

Publication number Publication date
WO2023216344A1 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US10529387B2 (en) Apparatuses and methods for performing logical operations using sensing circuitry
US8117369B2 (en) Input-output module for operation in memory module socket and method for extending a memory interface for input-output operations
JPH11509949A (ja) 構成可能な集積回路ピン
JP6470160B2 (ja) マルチポートメモリ、及び半導体装置
KR20080100474A (ko) 집적 회로의 동작 파라미터를 조정하기 위한 장치 및 방법
US9830093B2 (en) Method and apparatus for improving immunity to defects in a non-volatile memory
US9634649B2 (en) Double sampling state retention flip-flop
KR20150077052A (ko) 다수의 전압 발생부들을 갖는 메모리 장치
US9471736B2 (en) Computing system automatically generating a transactor
JP3684295B2 (ja) オンチップ確認回路を用いた半導体素子最適化方法および装置
US9530465B2 (en) Semiconductor memory device
JP6053203B2 (ja) 設定可能なクロックインターフェイス機器
US9047956B2 (en) Concurrent operation of plural flash memories
US8374046B2 (en) Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip
US10627841B2 (en) Reference voltage generation circuit with reduced process variation on the reference voltage
CN117093264A (zh) 片选信号的生成方法及设备
KR20190028127A (ko) 데이터 제어 회로 및 이를 포함하는 반도체 메모리 장치 및 반도체 시스템
CN107545918B (zh) 存储器控制电路单元与存储装置及参考电压产生方法
TW503398B (en) Semiconductor device and semiconductor device testing method
JP2018129104A (ja) 半導体記憶装置およびデータセット方法
WO1991007754A1 (en) Read-while-write-memory
US8788893B2 (en) Semiconductor device and memory device
US10658015B2 (en) Semiconductor devices
KR102438553B1 (ko) 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치
CN113436661B (zh) 用于flash型可编程逻辑器件的数据读写控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination