CN117080779A - 内存条插接装置、使内存控制器适配其的方法、工作方法 - Google Patents

内存条插接装置、使内存控制器适配其的方法、工作方法 Download PDF

Info

Publication number
CN117080779A
CN117080779A CN202311331068.3A CN202311331068A CN117080779A CN 117080779 A CN117080779 A CN 117080779A CN 202311331068 A CN202311331068 A CN 202311331068A CN 117080779 A CN117080779 A CN 117080779A
Authority
CN
China
Prior art keywords
memory
row
slot
golden fingers
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311331068.3A
Other languages
English (en)
Other versions
CN117080779B (zh
Inventor
彭云武
李永茂
秦思林
刘雅婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202311331068.3A priority Critical patent/CN117080779B/zh
Publication of CN117080779A publication Critical patent/CN117080779A/zh
Application granted granted Critical
Publication of CN117080779B publication Critical patent/CN117080779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/10—Sockets for co-operation with pins or blades
    • H01R13/11—Resilient sockets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/46—Bases; Cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/06—Connectors or connections adapted for particular applications for computer periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种内存条插接装置、使内存控制器适配其的方法、工作方法，该内存条插接装置包括内存条和插槽；内存条的两侧相对设置两对金手指；插槽的内壁两侧相对设置两对弹片；两对金手指包括第一排金手指和第二排金手指；第一排金手指和第二排金手指均包括两个相对设置的金手指；两对弹片包括第一排弹片和第二排弹片；第一排弹片和第二排弹片均包括两个相对设置的弹片；第一排弹片和第一排金手指相适配；第二排弹片和第二排金手指相适配。本发明增加了内存容量以及提高了数据传输性能。

Description

内存条插接装置、使内存控制器适配其的方法、工作方法
技术领域
本发明涉及通信技术领域，特别是一种内存条插接装置、使内存控制器适配其的方法、工作方法。
背景技术
随着计算机应用的日益复杂和数据量的不断增加，对内存的需求也越来越高。然而，传统的内存条设计在信号传输密度方面存在一定的限制，无法满足高性能计算和大规模数据处理的需求。
当前内存条主要由内存芯片、电路板、金手指和可擦写的只读存储器等部分组成。传统的内存条设计通常采用有限数量的金手指连接插槽和内存芯片，限制了信号传输通道的数量和容量。随着数据量的增长，传统的内存条设计无法满足大规模数据的高速传输需求。此外，传统的内存插槽设计也存在一些问题，例如，引脚排列不合理以及插槽位置和间距不适应新型内存条的设计。
发明内容
鉴于此，本发明提供一种内存条插接装置、使内存控制器适配其的方法、工作方法，以满足日益增长的计算需求和数据处理需求。
本发明公开了一种内存条插接装置，其包括内存条和插槽；内存条的两侧相对设置两对金手指；插槽的内壁两侧相对设置两对弹片；两对金手指包括第一排金手指和第二排金手指；第一排金手指和第二排金手指均包括两个相对设置的金手指；
两对弹片包括第一排弹片和第二排弹片；第一排弹片和第二排弹片均包括两个相对设置的弹片；第一排弹片和第一排金手指相适配；第二排弹片和第二排金手指相适配。
进一步地，所述插槽为凹形结构，其内侧呈阶梯状；第一排弹片位于阶梯的下方，第二排弹片位于阶梯的上方；第一排弹片到插槽的底部的距离小于第二排弹片到插槽的底部的距离。
进一步地，所述第一排金手指的两个金手指之间的距离小于第二排金手指的两个金手指之间的距离；
内存条垂直插入插槽；第一排弹片和第一排金手指接触；第二排弹片和第二排金手指接触。
本发明还公开了一种使内存控制器适配上述任一项所述的内存条插接装置的方法，所述方法包括：
步骤1：插槽识别：更新固件中的内存模块检测和识别算法，以准确识别插槽的类型和金手指的数量；
步骤2：时序设置：内存控制器的固件根据插槽的结构，重新设置时序参数；重新校准内存访问的时钟、地址和数据线路，以适应插槽和金手指接口的时序要求；
步骤3：错误处理和纠正：更新固件中的错误检测和纠正算法，以使内存控制器的固件适应插槽设计和金手指数量。
进一步地，所述步骤1包括：
初始化：设置引脚，配置寄存器；
模块检测：检测是否有内存模块插入插槽；
插槽类型识别：若检测到有内存模块插入，则识别插槽的类型；
金手指数量识别：在确定插槽类型后，识别内存模块的金手指数量；
参数读取和存储：若正确识别插槽类型和金手指数量，则读取相关参数，并将相关参数存储到相应的寄存器或内存中；其中，相关参数包括内存容量和频率；
输出结果：将识别到的插槽类型、金手指数量和相关参数输出至主处理器或其它所需模块。
进一步地，所述步骤3包括：
数据读取：从存储介质或外部设备读取数据；
错误检测：对读取的数据进行检测，以确定数据是否错误：比较计算得到的校验码或哈希值与接收到的数据是否一致；若不一致，则说明数据错误；
错误纠正：若数据错误，则进行错误纠正；
纠正后的数据处理：将纠正后的数据用于后续的处理；
错误报告：在错误检测和纠正过程中，若发现无法纠正的错误或错误次数超过可接受范围，则生成错误报告。
本发明还公开了一种内存控制器的工作方法，其包括：
初始化：在计算机系统启动时，内存控制器进行初始化操作；
内存访问请求：当处理器需要读取内存中的数据，或者，处理器需要向内存写入数据时，处理器向内存控制器发送相应的内存访问请求；
内存调度和转换：内存控制器根据内存访问请求的优先级和调度算法，将内存访问请求转换为一系列内存操作指令；其中，内存操作指令包括读取、写入和预取，用于控制内存模块的读写操作；
内存访问控制：内存控制器根据内存模块的时序要求，控制内存访问的时序和信号；
数据传输和校验：内存控制器将处理器的内存访问请求，从内存模块读取到处理器的缓存或寄存器中，或者，内存控制器将处理器的数据写入内存模块；同时，内存控制器校验和纠错数据，以确保数据的完整性和正确性；
错误处理和纠正：当内存访问过程中发生错误或异常时，内存控制器进行相应的错误处理和纠正。
进一步地，所述内存控制器进行初始化操作包括：检测和识别已安装的内存模块，配置内存通道和插槽以及读取内存模块的规格和性能信息；
内存访问请求包括目标内存地址、读写类型和数据大小。
进一步地，在所述内存访问控制中，内存控制器生成和发送相关信息，以确保内存模块正确响应读写请求；其中，相关信息包括时钟、地址、数据和控制信号；
在所述错误处理和纠正中，内存控制器检测和纠正单个位或多位的错误。
进一步地，还包括：
性能优化和调整：内存控制器通过调整内存频率和时序参数，优化内存访问速度；通过调整内存通道和插槽配置，以提高内存带宽和并行性能。
由于采用了上述技术方案，本发明具有如下的优点：
1.通过增加金手指的数量，可以提供更多的接口，从而支持更多的内存模块同时插入插槽，增加了系统的可扩展性和灵活性。
2.通过改变插槽的位置和形状，可以提供更多的空间和灵活性，以适应不同尺寸和类型的内存模块。
3.对内存控制器的硬件和固件检测和识别算法进行了调整和优化，以适应新的插槽设计和金手指数量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为传统金手指正视图；
图2为本发明实施例的金手指正视图；
图3为本发明实施例的包含金手指的内存条示意图；
图4(a)为本发明实施例的改进前的插槽结构示意图；
图4(b)为本发明实施例的改进后的插槽结构示意图；
图5为本发明实施例的内存模块检测和识别算法的流程示意图；
图6为本发明实施例的错误检测和纠正算法流程示意图；
图7为本发明实施例的内存控制器的工作流程示意图。
具体实施方式
结合附图和实施例对本发明作进一步说明，所描述的实施例仅是本发明实施例一部分实施例，而不是全部的实施例。本领域普通技术人员所获得的所有其他实施例，都应当属于本发明实施例保护的范围。
参见图1，传统的内存条通常采用有限数量的金手指连接插槽和内存芯片，限制了信号传输通道的数量和容量，存在以下技术问题：（1）有限的信号传输通道：传统的内存条无法提供足够的信号传输通道，限制了数据的高速传输和处理能力。（2）低信号传输密度：传统的内存条无法实现高密度的信号传输，无法满足大规模数据处理的需求。（3）不适应新型内存条：随着新型内存条的不断发展，传统的内存插槽无法适应新型内存条的引脚排列、插槽位置和间距等。
因此，本发明旨在通过增加内存条的金手指数量并相应地更改内存插槽的设计和布局，以实现更高的信号传输密度和性能。通过增加金手指数量，可以提供更多的电连接点，增加信号传输通道的数量和容量。同时，通过更改内存插槽的设计和布局，可以优化引脚排列、增加插槽数量和调整插槽位置和间距，适应新型内存条的设计要求。
参见图1，本发明提供了一种内存条插接装置的实施例，其包括内存条和插槽；内存条的两侧相对设置两对金手指；插槽的内壁两侧相对设置两对弹片；两对金手指包括第一排金手指和第二排金手指；第一排金手指和第二排金手指均包括两个相对设置的金手指；金手指的示意图参见图2。
两对弹片包括第一排弹片和第二排弹片；第一排弹片和第二排弹片均包括两个相对设置的弹片；第一排弹片和第一排金手指相适配；第二排弹片和第二排金手指相适配。
本实施例中，插槽为凹形结构，其内侧呈阶梯状；第一排弹片位于阶梯的下方，第二排弹片位于阶梯的上方；第一排弹片到插槽的底部的距离小于第二排弹片到插槽的底部的距离。
本实施例中，第一排金手指的两个金手指之间的距离小于第二排金手指的两个金手指之间的距离；
内存条垂直插入插槽；第一排弹片和第一排金手指接触；第二排弹片和第二排金手指接触。
具体地，参见图3，改进的金手指布局方案将原来的金手指长度缩小一半，并按照矩形插槽设计的布局方式进行排列。第一排金手指包括A1和B1，第二排金手指包括AA1和BB1；A1和B1之间的距离相比AA1和BB1之间的距离变小，从而使得印制电路板变薄。A1、B1、AA1和BB1均为金手指。A1提供的信号为DQ0，B1提供的信号为DQ1，AA1提供的信号为DQ2，BB1提供的信号为DQ3。本实施例通过增加内存条中金手指的数量，提供了更多的电信号连接点；对于相同尺寸的内存条，金手指间距和宽度不变，长度缩短，从而增加了1倍数量的金手指信号连接点，大幅提升了信号传输通道的数量和容量，提高了信号传输密度，以及增加了信号传输的带宽。
具体地，参见图4(a)和图4(b)，序号1表示弹片，序号2表示插槽。增加每个插槽上的金手指的接口数量，并确保插槽形状适应金手指的布局。在插槽设计和布局过程中，考虑金手指的布局和排列方式，确保插槽与金手指紧密连接，并保持稳定的信号传输。如图4(b)，改进的插槽采用了矩形插槽，设计成阶梯形；其中，与图3所示的第一排金手指匹配的插槽的空间相对于图4(a)对应的空间变窄了；与图3所示的第二排金手指匹配的插槽的空间相对于图4(a)对应的空间不变，从而保证内存条中第一排金手指和第二 排金手指在插拔过程中不被刮花。图4(b)在图4(a)的基础上增加了2个弹片，从而增加了金手指的数量和信号传输密度。
本实施例通过增加金手指数量和更改内存插槽的设计与布局，实现了更高的信号传输密度和速度，提高了计算机系统的内存性能和数据处理能力。
本发明还提供了一种使内存控制器适配上述实施例的内存条插接装置的方法的实施例，其包括：
步骤1：插槽识别：更新固件中的内存模块检测和识别算法，以准确识别插槽的类型和金手指的数量；
步骤2：时序设置：内存控制器的固件根据插槽的结构，重新设置时序参数；重新校准内存访问的时钟、地址和数据线路，以适应插槽和金手指接口的时序要求；
步骤3：错误处理和纠正：更新固件中的错误检测和纠正算法，以使内存控制器的固件适应插槽设计和金手指数量。
参见图5，本实施例中，步骤1包括：
初始化：设置引脚，配置寄存器；
模块检测：检测是否有内存模块插入插槽；
插槽类型识别：若检测到有内存模块插入，则识别插槽的类型；
金手指数量识别：在确定插槽类型后，识别内存模块的金手指数量；
参数读取和存储：若正确识别插槽类型和金手指数量，则读取相关参数，并将相关参数存储到相应的寄存器或内存中；其中，相关参数包括内存容量和频率；
输出结果：将识别到的插槽类型、金手指数量和相关参数输出至主处理器或其它需要使用这些信息的模块。
参见图6，本实施例中，步骤3包括：
数据读取：从存储介质（例如闪存、硬盘等）或外部设备（例如传感器、通信接口）读取数据；
错误检测：对读取的数据进行检测，以确定数据是否存在错误；错误检测方法包括校验和、循环冗余校验和哈希函数。例如，将计算得到的校验码或哈希值与接收到的数据进行比较；若不一致，则说明数据存在错误；
错误纠正：若发现数据存在错误，则进行错误纠正；错误纠正方法包括重传、纠错编码。重传是指重新请求发送方重新发送数据；纠错编码是指通过添加冗余数据使接收方能够纠正一定数量的错误；
纠正后的数据处理：将纠正后的数据用于后续的处理；例如，将纠正后的数据写入内存和存储介质，或者传递给其它模块进行处理。
错误报告：在错误检测和纠正过程中，若发现无法纠正的错误，或者错误次数超过可接受范围，则生成错误报告，以便后续的故障排除和修复。错误报告包括错误类型、错误位置、错误发生时间。
本发明通过优化内存控制器，进一步提高了信号传输的效率和稳定性，使计算机系统能够满足高性能计算和大规模数据处理的需求。
参见图7，本发明还提供了一种内存控制器的工作方法的实施例，其包括：
初始化：在计算机系统启动时，内存控制器进行初始化操作；
内存访问请求：当处理器需要读取内存中的数据，或者，处理器需要向内存写入数据时，处理器向内存控制器发送相应的内存访问请求；
内存调度和转换：内存控制器根据内存访问请求的优先级和调度算法，将内存访问请求转换为一系列内存操作指令；其中，内存操作指令包括读取、写入和预取，用于控制内存模块的读写操作；
内存访问控制：内存控制器根据内存模块的时序要求，控制内存访问的时序和信号；
数据传输和校验：内存控制器将处理器请求的数据从内存模块读取到处理器的缓存或寄存器中，或者将处理器的数据写入内存模块。同时，内存控制器校验和纠错数据，以确保数据的完整性和正确性；
错误处理和纠正：当内存访问过程中发生错误或异常时，内存控制器进行相应的错误处理和纠正。
本实施例中，内存控制器进行初始化操作包括：检测和识别已安装的内存模块，配置内存通道和插槽以及读取内存模块的规格和性能信息；
内存访问请求包括目标内存地址、读写类型和数据大小。
本实施例中，在内存访问控制中，内存控制器生成和发送相关信息，以确保内存模块正确响应读写请求；其中，相关信息包括时钟、地址、数据和控制信号；
在错误处理和纠正中，内存控制器检测和纠正单个位或多位的错误。
本实施例还包括：
性能优化和调整：内存控制器通过调整内存频率和时序参数，优化内存访问速度；通过调整内存通道和插槽配置，以提高内存带宽和并行性能。
本发明的技术方案具有以下优点：
1.增加金手指数量：传统的内存条通常采用有限数量的金手指连接插槽和内存芯片。本发明不改变内存条宽度尺寸，增加了内存条的金手指数量，提供了更多的电信号连接点，增加了信号传输通道的数量和容量，以及增加了信号传输密度和速度。
2.更改内存插槽设计与布局：基于增加金手指数量的需求，本发明相应地更改内存插槽的设计和布局，具体包括以下方面：
（1）增加插槽的数量：通过增加内存插槽的数量，可以提供更多的信号传输通道，进一步增加信号传输的容量和速度。
（2）调整插槽的位置和间距：根据新型内存条的设计要求，调整内存插槽的位置和间距，以适应新型内存条的引脚排列方式。
（3）重新设计插槽的引脚排列方式：根据新型内存条的引脚排列方式，重新设计插槽的引脚布局，以提高信号传输的效率和稳定性。
3.优化内存控制器：结合增加金手指数量和更改插槽设计与布局的技术方案，本发明还对内存控制器进行了优化。优化内存控制器的设计和相关算法（包括增加内存控制器的带宽和缓存容量，优化信号传输的调度和管理算法），以提高信号传输速度和性能。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (10)

1.一种内存条插接装置，其特征在于，包括内存条和插槽；内存条的两侧相对设置两对金手指；插槽的内壁两侧相对设置两对弹片；两对金手指包括第一排金手指和第二排金手指；第一排金手指和第二排金手指均包括两个相对设置的金手指；
两对弹片包括第一排弹片和第二排弹片；第一排弹片和第二排弹片均包括两个相对设置的弹片；第一排弹片和第一排金手指相适配；第二排弹片和第二排金手指相适配。
2.根据权利要求1所述的内存条插接装置，其特征在于，所述插槽为凹形结构，其内侧呈阶梯状；第一排弹片位于阶梯的下方，第二排弹片位于阶梯的上方；第一排弹片到插槽的底部的距离小于第二排弹片到插槽的底部的距离。
3.根据权利要求1所述的内存条插接装置，其特征在于，所述第一排金手指的两个金手指之间的距离小于第二排金手指的两个金手指之间的距离；
内存条垂直插入插槽；第一排弹片和第一排金手指接触；第二排弹片和第二排金手指接触。
4.一种使内存控制器适配权利要求1至3任一项所述的内存条插接装置的方法，其特征在于，所述方法包括：
步骤1：插槽识别：更新固件中的内存模块检测和识别算法，以准确识别插槽的类型和金手指的数量；
步骤2：时序设置：内存控制器的固件根据插槽的结构，重新设置时序参数；重新校准内存访问的时钟、地址和数据线路，以适应插槽和金手指接口的时序要求；
步骤3：错误处理和纠正：更新固件中的错误检测和纠正算法，以使内存控制器的固件适应插槽设计和金手指数量。
5.根据权利要求4所述的方法，其特征在于，所述步骤1包括：
初始化：设置引脚，配置寄存器；
模块检测：检测是否有内存模块插入插槽；
插槽类型识别：若检测到有内存模块插入，则识别插槽的类型；
金手指数量识别：在确定插槽类型后，识别内存模块的金手指数量；
参数读取和存储：若正确识别插槽类型和金手指数量，则读取相关参数，并将相关参数存储到相应的寄存器或内存中；其中，相关参数包括内存容量和频率；
输出结果：将识别到的插槽类型、金手指数量和相关参数输出至主处理器或其它所需模块。
6.根据权利要求4所述的方法，其特征在于，所述步骤3包括：
数据读取：从存储介质或外部设备读取数据；
错误检测：对读取的数据进行检测，以确定数据是否错误：比较计算得到的校验码或哈希值与接收到的数据是否一致；若不一致，则说明数据错误；
错误纠正：若数据错误，则进行错误纠正；
纠正后的数据处理：将纠正后的数据用于后续的处理；
错误报告：在错误检测和纠正过程中，若发现无法纠正的错误或错误次数超过可接受范围，则生成错误报告。
7.一种适配权利要求1至3任一项所述的内存条插接装置的内存控制器的工作方法，其特征在于，包括：
初始化：在计算机系统启动时，内存控制器进行初始化操作；
内存访问请求：当处理器需要读取内存中的数据，或者，处理器需要向内存写入数据时，处理器向内存控制器发送相应的内存访问请求；
内存调度和转换：内存控制器根据内存访问请求的优先级和调度算法，将内存访问请求转换为一系列内存操作指令；其中，内存操作指令包括读取、写入和预取，用于控制内存模块的读写操作；
内存访问控制：内存控制器根据内存模块的时序要求，控制内存访问的时序和信号；
数据传输和校验：内存控制器将处理器的内存访问请求，从内存模块读取到处理器的缓存或寄存器中，或者，内存控制器将处理器的数据写入内存模块；同时，内存控制器校验和纠错数据，以确保数据的完整性和正确性；
错误处理和纠正：当内存访问过程中发生错误或异常时，内存控制器进行相应的错误处理和纠正。
8.根据权利要求7所述的工作方法，其特征在于，所述内存控制器进行初始化操作包括：检测和识别已安装的内存模块，配置内存通道和插槽以及读取内存模块的规格和性能信息；
内存访问请求包括目标内存地址、读写类型和数据大小。
9.根据权利要求7所述的工作方法，其特征在于，在所述内存访问控制中，内存控制器生成和发送相关信息，以确保内存模块正确响应读写请求；其中，相关信息包括时钟、地址、数据和控制信号；
在所述错误处理和纠正中，内存控制器检测和纠正单个位或多位的错误。
10.根据权利要求7所述的工作方法，其特征在于，还包括：
性能优化和调整：内存控制器通过调整内存频率和时序参数，优化内存访问速度；通过调整内存通道和插槽配置，以提高内存带宽和并行性能。
CN202311331068.3A 2023-10-16 2023-10-16 内存条插接装置、使内存控制器适配其的方法、工作方法 Active CN117080779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311331068.3A CN117080779B (zh) 2023-10-16 2023-10-16 内存条插接装置、使内存控制器适配其的方法、工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311331068.3A CN117080779B (zh) 2023-10-16 2023-10-16 内存条插接装置、使内存控制器适配其的方法、工作方法

Publications (2)

Publication Number Publication Date
CN117080779A true CN117080779A (zh) 2023-11-17
CN117080779B CN117080779B (zh) 2024-01-02

Family

ID=88706435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311331068.3A Active CN117080779B (zh) 2023-10-16 2023-10-16 内存条插接装置、使内存控制器适配其的方法、工作方法

Country Status (1)

Country Link
CN (1) CN117080779B (zh)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140361A (en) * 1975-06-06 1979-02-20 Sochor Jerzy R Flat receptacle contact for extremely high density mounting
JPH0756847A (ja) * 1993-08-18 1995-03-03 Toshiba Corp ポータブルコンピュータ
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
CN1540493A (zh) * 2003-04-24 2004-10-27 安国国际科技股份有限公司 读卡机插槽动态显示方法
CN101311870A (zh) * 2007-05-22 2008-11-26 英业达股份有限公司 内存插槽时钟脉冲的控制方法
CN106129672A (zh) * 2016-06-01 2016-11-16 华为技术有限公司 金手指连接器、电路板、母座连接器及其相关组件及设备
CN106355124A (zh) * 2016-08-31 2017-01-25 新智数字科技有限公司 一种cpu卡的读写方法及装置
CN107402829A (zh) * 2016-04-05 2017-11-28 阿里巴巴集团控股有限公司 用于检测和纠正位错误的设备、方法和计算机程序产品
CN107706570A (zh) * 2017-08-22 2018-02-16 宋世林 一种sim卡插槽
CN109462436A (zh) * 2018-12-27 2019-03-12 新华三技术有限公司 测试板、信号传输方法及测试系统
CN109901956A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 内存整体测试的系统及其方法
CN209217255U (zh) * 2019-02-18 2019-08-06 安费诺商用电子产品(成都)有限公司 双倍密度卡类连接器
CN110299945A (zh) * 2017-04-06 2019-10-01 青岛海信宽带多媒体技术有限公司 一种光模块
CN111953815A (zh) * 2019-05-14 2020-11-17 北京小米移动软件有限公司 通信存储卡、通信存储卡座以及终端
US20210313721A1 (en) * 2020-04-02 2021-10-07 Foxconn (Kunshan) Computer Connector Co., Ltd. Electrical connector assembly
CN113708112A (zh) * 2021-07-30 2021-11-26 苏州浪潮智能科技有限公司 一种板卡阶梯连接结构及信号连接器
CN114637715A (zh) * 2022-03-09 2022-06-17 长鑫存储技术有限公司 内存插槽、内存模组结构、检测方法、检测装置和主板
CN115794472A (zh) * 2022-12-13 2023-03-14 深圳曦华科技有限公司 芯片的错误收集及错误处理方法、装置及存储介质
WO2023109643A1 (zh) * 2021-12-15 2023-06-22 华为技术有限公司 电子设备及信息卡识别方法
CN116780267A (zh) * 2023-06-30 2023-09-19 苏州浪潮智能科技有限公司 一种侧插连接器、主板及机箱

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140361A (en) * 1975-06-06 1979-02-20 Sochor Jerzy R Flat receptacle contact for extremely high density mounting
JPH0756847A (ja) * 1993-08-18 1995-03-03 Toshiba Corp ポータブルコンピュータ
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
CN1540493A (zh) * 2003-04-24 2004-10-27 安国国际科技股份有限公司 读卡机插槽动态显示方法
CN101311870A (zh) * 2007-05-22 2008-11-26 英业达股份有限公司 内存插槽时钟脉冲的控制方法
CN107402829A (zh) * 2016-04-05 2017-11-28 阿里巴巴集团控股有限公司 用于检测和纠正位错误的设备、方法和计算机程序产品
CN106129672A (zh) * 2016-06-01 2016-11-16 华为技术有限公司 金手指连接器、电路板、母座连接器及其相关组件及设备
CN106355124A (zh) * 2016-08-31 2017-01-25 新智数字科技有限公司 一种cpu卡的读写方法及装置
CN110299945A (zh) * 2017-04-06 2019-10-01 青岛海信宽带多媒体技术有限公司 一种光模块
CN107706570A (zh) * 2017-08-22 2018-02-16 宋世林 一种sim卡插槽
CN109901956A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 内存整体测试的系统及其方法
CN109462436A (zh) * 2018-12-27 2019-03-12 新华三技术有限公司 测试板、信号传输方法及测试系统
CN209217255U (zh) * 2019-02-18 2019-08-06 安费诺商用电子产品(成都)有限公司 双倍密度卡类连接器
CN111953815A (zh) * 2019-05-14 2020-11-17 北京小米移动软件有限公司 通信存储卡、通信存储卡座以及终端
US20210313721A1 (en) * 2020-04-02 2021-10-07 Foxconn (Kunshan) Computer Connector Co., Ltd. Electrical connector assembly
CN113708112A (zh) * 2021-07-30 2021-11-26 苏州浪潮智能科技有限公司 一种板卡阶梯连接结构及信号连接器
WO2023109643A1 (zh) * 2021-12-15 2023-06-22 华为技术有限公司 电子设备及信息卡识别方法
CN114637715A (zh) * 2022-03-09 2022-06-17 长鑫存储技术有限公司 内存插槽、内存模组结构、检测方法、检测装置和主板
CN115794472A (zh) * 2022-12-13 2023-03-14 深圳曦华科技有限公司 芯片的错误收集及错误处理方法、装置及存储介质
CN116780267A (zh) * 2023-06-30 2023-09-19 苏州浪潮智能科技有限公司 一种侧插连接器、主板及机箱

Also Published As

Publication number Publication date
CN117080779B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
CN109426580B (zh) 数据存储设备及其操作方法
US9015553B2 (en) Data integrity in memory controllers and methods
JP5349470B2 (ja) メモリ・システム内のエラーを検出し且つ訂正するためのメモリ・コントローラを含むメモリ・システム及び方法
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US7836378B2 (en) System to detect and identify errors in control information, read data and/or write data
CN107133122B (zh) 存储器控制方法
US7752526B2 (en) Nonvolatile memory apparatus and data processing system
US9632863B2 (en) Track error-correcting code extension
US20120317463A1 (en) Memory controller
KR102076231B1 (ko) 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US10824523B2 (en) Data storage device and operating method thereof
US8103900B2 (en) Implementing enhanced memory reliability using memory scrub operations
US7898858B2 (en) Memory module
US8301981B2 (en) Data access method for flash memory and storage system and controller thereof
KR20210014473A (ko) 메모리 시스템 및 메모리 시스템의 라이트 방법
CN117080779B (zh) 内存条插接装置、使内存控制器适配其的方法、工作方法
US10861576B2 (en) Nonvolatile memory device, operating method thereof and data storage device including the same
US8276033B2 (en) Data writing method for a flash memory, and flash memory controller and flash memory storage apparatus using the same
KR102023121B1 (ko) 에러를 보정하는 메모리 장치 및 그의 에러 보정 방법
CN112181703B (zh) 支持容处理器与内存板间软错误重发机制的cam及应用方法
US20110022928A1 (en) Controller with error correction function, storage device with error correction function, and system with error correction function
US11557350B2 (en) Dynamic read threshold calibration
US11528038B2 (en) Content aware decoding using shared data statistics
TWI746336B (zh) 儲存裝置以及儲存裝置管理方法
US11914468B1 (en) NVMe boot partition error correction code enhancement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant