CN117080055B - 碲化镓微纳结构及其异质结的制备方法 - Google Patents

碲化镓微纳结构及其异质结的制备方法 Download PDF

Info

Publication number
CN117080055B
CN117080055B CN202310860752.4A CN202310860752A CN117080055B CN 117080055 B CN117080055 B CN 117080055B CN 202310860752 A CN202310860752 A CN 202310860752A CN 117080055 B CN117080055 B CN 117080055B
Authority
CN
China
Prior art keywords
temperature
temperature zone
vapor deposition
chemical vapor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310860752.4A
Other languages
English (en)
Other versions
CN117080055A (zh
Inventor
付博
王海婷
于志鸿
张栩朝
汪倩文
高树静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao University of Science and Technology
Original Assignee
Qingdao University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao University of Science and Technology filed Critical Qingdao University of Science and Technology
Priority to CN202310860752.4A priority Critical patent/CN117080055B/zh
Publication of CN117080055A publication Critical patent/CN117080055A/zh
Application granted granted Critical
Publication of CN117080055B publication Critical patent/CN117080055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • H10D62/118Nanostructure semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明属于半导体材料制备领域,针对缺少高密度条带状GaTe微纳结构的不足,提供一种碲化镓微纳结构及其异质结的制备方法。将镓化合物单晶衬底放置于石英舟中并置于化学气相沉积炉的下游温区;将碲粉放置于石英舟中并置于化学气相沉积炉的上游温区;对化学气相沉积炉抽真空;上下游温区同时升温,上游温区升温至500℃,下游温区升温至800℃;待上游温区升温至500℃,恒温,通入载气,气压到达常压后,恒定载气的流量,反应4~8h;反应结束后,停止通气体,关闭电源,冷却。该方法基于高温原位Te化处理技术,在n型Ga源单晶衬底的表面生长了高密度条带状p型GaTe微纳结构,构建了垂直结构的异质p‑n结。

Description

碲化镓微纳结构及其异质结的制备方法
技术领域
本发明属于半导体材料制备领域,具体涉及一种碲化镓微纳结构及其异质结的制备方法。
背景技术
碲化镓(GaTe)作为III-VI族化合物半导体之一,相比于硫化镓(GaS)及硒化镓(GaSe),具有更低的禁带宽度(1.64eV)、更低的熔点(850℃)、较高的空穴密度(1016-1017cm-3)及空穴迁移率(30-40cm2/Vs),且为直接带隙,使其在太阳能窗口材料和室温辐射探测等方面优势明显;此外,GaTe呈现天然的p型导电性,可作为异质p型材料,在异质结光电探测(例如n-Si/p-GaTe)及异质结太阳能电池(例如n-InSe/p-GaTe)方面应用潜力巨大。
纳米材料相比于体块晶体,具有比表面积大、光俘获能力强等独特的物理性质,在超密集集成电路、光电探测器中表现出了优异的性能。由于体块GaTe的制备难度大且能带结构更为复杂,其研究较少。微纳结构GaTe制备及形貌控制更有待进一步研究,尤其是高产量、简易、低成本的微纳结构GaTe合成方法。目前,对于GaTe微纳结构,尤其是高密度条带状GaTe微纳结构未见报道。
发明内容
针对现有技术缺少高密度条带状GaTe微纳结构的不足,本发明提供一种碲化镓微纳结构及其异质结的制备方法,该方法基于高温原位Te化处理技术,在n型Ga源单晶衬底的表面生长了高密度条带状p型GaTe微纳结构,构建了垂直结构的异质p-n结。
本发明具体通过以下技术方案实现:
一种碲化镓微纳结构及其异质结的制备方法,其步骤包括:
(1)将镓化合物单晶衬底放置于石英舟中,并将石英舟放置于化学气相沉积炉的下游温区;
(2)将纯度至少为5N的碲粉放置于石英舟中,并将石英舟放置于所述化学气相沉积炉的上游温区,与下游温区装有所述镓化合物单晶衬底的石英舟间隔5~10cm;
(3)对化学气相沉积炉进行抽真空处理,直至真空度降至10-1Pa或以下;
(4)上下游温区同时升温,上游温区升温至500℃,下游温区升温至800℃;
(5)待上游温区升温至500℃,恒温使碲源充分挥发,通入载气;
(6)通入载气至化学气相沉积炉中至气压到达常压后,恒定载气的流量为800~120sccm,反应时间为4~8h;
(7)反应结束后,停止通入载气,关闭化学气相沉积炉电源,冷却;
(8)温度降到室温后,取出,在衬底上表面获得高密度条带状碲化镓微纳结构。
上下游温区的石英舟的间距以及载气的流量在上述限定范围内,有利于生成高密度的GaTe微纳结构,并且更好地满足碲化镓化学计量比。
步骤(4)上游温区的温度略高于碲粉的熔点,使其挥发分解到下游衬底;下游温区的温度是生成GaTe的反应温度,在此温度下有利于生成高密度、条带状GaTe微纳结构。
进一步的,所述步骤(1)采用的镓化合物单晶衬底为n型导电。
进一步的,所述步骤(1)采用的镓化合物为β-Ga2O3、GaAs或者GaN,更优选为β-Ga2O3。β-Ga2O3作为超宽禁带半导体材料之一,因其大的禁带宽度、高的击穿场强、高的巴利加优值及功率优值,使其在高频、大功率、抗辐射电力电子器件应用方面优势明显。由于受价带离散度小、空穴有效质量大及n型背景载流子自补偿效应等影响,有效p型掺杂β-Ga2O3难以实现。以NiOx(3.8-4eV)为代表的宽禁带p型材料与n型β-Ga2O3相结合,构建垂直结构的异质p-n结二极管,提高了器件耐压特性,但即使引入其它p型材料构建异质p-n结,β-Ga2O3二极管的潜力也远未达到材料极限。主要原因包括:(1)异质p型材料通常采用低温溅射和激光脉冲的方法快速沉积在n型β-Ga2O3衬底或者薄膜表面,呈现多晶态,晶体质量较差,大量晶界的存在导致载流子被捕获、散射;(2)沉积的p型多晶膜与n型β-Ga2O3晶系不同,界面晶格失配率高,化学结合键弱,导致载流子界面传输受阻,导通电阻增加。本发明在氧化镓衬底上制备的p型GaTe微纳结构,属于与β-Ga2O3晶系相同的宽禁带p型材料,具有较高的p-n结界面结合力,对于有效推进高性能β-Ga2O3双极性器件研发进程,具有重大科学意义和应用价值。
进一步的,所述步骤(2)中所述的上游碲粉与下游单晶衬底的距离间隔为7cm。
进一步的,所述步骤(3)中所述的化学气相沉积炉的真空度为10-3Pa~10-1Pa。
进一步的,所述步骤(4)升温速率为8~10℃/min。
进一步的,所述步骤(5)恒温时间为1~1.5h。
进一步的,所述化学气相沉积炉中所通入的载气为氩气。
本发明的有益效果:
1、本发明借助衬底里边的Ga元素,首次制得了高密度条带状GaTe微纳结构。
2、本发明在n型Ga源单晶衬底的表面生长了高密度条带状p型GaTe微纳结构,构建了垂直结构的异质p-n结,对于缺乏p型导电的β-Ga2O3单晶尤为重要,在可见-紫外光波段光电探测、太阳能电池及功率器件研制方面潜力巨大,有重要的应用价值。
3、常用高温外延技术如MBE、MOCVD等外延成本高、工艺复杂,本发明的高温原位Te化技术,工艺简单,成本低廉。
附图说明
图1为本发明实施例1高温碲化处理技术原理示意图;
图2为实施例1下温区800℃条件下所得衬底上表面的扫描电镜图;
图3为实施例1不同下游温度条件下获得微纳结构的拉曼光谱;
图4为实施例2反应时间8小时条件下所得衬底上表面的扫描电镜图;
图5为实施例2不同反应时间条件下获得微纳结构的拉曼光谱。
具体实施方式
下面结合具体实施例对本发明做进一步详细说明。
实施例1
一种高密度条带状碲化镓微纳结构及其异质结的制备方法,步骤如下:
(1)将0.5g n型β-Ga2O3单晶衬底放置于石英舟中,并将石英舟放置于双温区化学气相沉积(CVD)管式炉的下游温区;
(2)将0.5g纯度为5N的Te粉放置于石英舟中,并将石英舟放置于CVD管式炉的上游温区,与下游装有β-Ga2O3单晶衬底的石英舟间隔8cm;
(3)对CVD管式炉进行抽真空处理,直至真空度降至10-1Pa;
(4)上下游温区同时升温,上游温区升温至500℃,下游温区分别升温至500℃、600℃、700℃、800℃,升温速率为10℃/min;
(5)待上游温区升温至500℃,恒温1h后,通入氩气;
(6)通入氩气至CVD管式炉中气压到达常压后,设定恒定氩气流量为100sccm,反应时间为4h;
(7)反应结束后,停止通入氩气,关闭CVD管式炉电源,炉冷。
(8)温度降到室温后,取出,在衬底上表面获得高密度条带状碲化镓微纳结构。
图1为高温碲化处理技术原理示意图。实施例1控制下游温区的温度变化,保持其它实验参数不变,在下游温区为800℃条件下获得了高密度条带状微纳结构,如图2所示。图3为不同下游温度条件下的拉曼测试结果,在800℃条件下的微纳结构呈现碲化镓拉曼活性模式,证实其为碲化镓。
实施例2
一种高密度条带状碲化镓微纳结构及其异质结的制备方法,步骤如下:
(1)将0.5g n型β-Ga2O3单晶衬底放置于石英舟中,并将石英舟放置于双温区化学气相沉积(CVD)管式炉的下游温区;
(2)将0.5g纯度为5N的Te粉放置于石英舟中,并将石英舟放置于CVD管式炉的上游温区,与下游装有β-Ga2O3单晶衬底的石英舟间隔9cm;
(3)对CVD管式炉进行抽真空处理,直至真空度降至10-1Pa;
(4)上下游温区同时升温,上游温区升温至500℃,下游温区分别升温至800℃,升温速率为10℃/min;
(5)待上游温区升温至500℃,恒温1.5h后,通入氩气;
(6)通入氩气至CVD管式炉中气压到达常压后,设定恒定氩气流量为120sccm,反应时间分别为4h、6h、8h。
(7)反应结束后,停止通入氩气,关闭CVD管式炉电源,炉冷;
(8)温度降到室温后,取出,在衬底上表面获得高密度条带状碲化镓微纳结构。
实施例2控制反应时间变化,保持其它实验参数不变,在反应时间分别为4h、6h、8h条件下均获得了高密度条带状微纳结构,图4展现了反应时间8小时条件下的高密度条带状微纳结构。图5为不同反应时间条件下的拉曼测试结果,均呈现碲化镓拉曼活性模式,证实均为碲化镓。
实施例3
一种高密度条带状碲化镓微纳结构及其异质结的制备方法,步骤如下:
(1)将0.5g n型GaAs单晶衬底放置于石英舟中,并将石英舟放置于双温区化学气相沉积(CVD)管式炉的下游温区;
(2)将0.5g纯度为5N的Te粉放置于石英舟中,并将石英舟放置于CVD管式炉的上游温区,与下游装有GaAs单晶衬底的石英舟间隔9cm;
(3)对CVD管式炉进行抽真空处理,直至真空度降至10-1Pa;
(4)上下游温区同时升温,上游温区升温至500℃,下游温区分别升温至800℃,升温速率为10℃/min;
(5)待上游温区升温至500℃,恒温1.5h后,通入氩气;
(6)通入氩气至CVD管式炉中气压到达常压后,设定恒定氩气流量为120sccm,反应时间为8h。
(7)反应结束后,停止通入氩气,关闭CVD管式炉电源,炉冷;
(8)温度降到室温后,取出,在衬底上表面获得高密度条带状碲化镓微纳结构。
实施例4
将n型GaAs单晶衬底替换为n型GaN单晶衬底,参照实施例3的方法,也能够在衬底上表面获得高密度条带状碲化镓微纳结构。
以上所述的实施例仅是对本发明的优选实施方式进行描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明权利要求书确定的保护范围内。

Claims (7)

1.一种碲化镓微纳结构及其异质结的制备方法,其特征在于,包括以下步骤:
(1)将镓化合物单晶衬底放置于石英舟中,并将石英舟放置于化学气相沉积炉的下游温区;所述镓化合物为β-Ga2O3、GaAs或者GaN;
(2)将纯度至少为5N的碲粉放置于石英舟中,并将石英舟放置于所述化学气相沉积炉的上游温区,与下游温区装有所述镓化合物单晶衬底的石英舟间隔5~10cm;
(3)对化学气相沉积炉抽真空至真空度降至10-1Pa或以下;
(4)上下游温区同时升温,上游温区升温至500℃,下游温区升温至800℃;
(5)待上游温区升温至500℃,恒温使碲源充分挥发,通入载气;
(6)通入载气至化学气相沉积炉中至气压到达常压后,恒定载气的流量为100~120sccm,反应时间为4~8h;
(7)反应结束后,停止通入载气,关闭化学气相沉积炉的电源,冷却;
(8)温度降到室温后,取出,在衬底上表面获得高密度条带状碲化镓微纳结构。
2.根据权利要求1所述的制备方法,其特征在于,所述步骤(1)采用的镓化合物单晶衬底为n型导电。
3.根据权利要求1所述的制备方法,其特征在于,所述步骤(2)中所述的上游碲粉与下游单晶衬底的距离间隔为7cm。
4.根据权利要求1所述的制备方法,其特征在于,所述步骤(3)中所述的化学气相沉积炉的真空度为10-3Pa~10-1Pa。
5.根据权利要求1所述的制备方法,其特征在于,所述步骤(4)升温速率为8~10℃/min。
6.根据权利要求1所述的制备方法,其特征在于,所述化学气相沉积炉中所通入的载气为氩气。
7.根据权利要求1所述的制备方法,其特征在于,所述步骤(5)恒温时间为1~1.5h。
CN202310860752.4A 2023-07-14 2023-07-14 碲化镓微纳结构及其异质结的制备方法 Active CN117080055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310860752.4A CN117080055B (zh) 2023-07-14 2023-07-14 碲化镓微纳结构及其异质结的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310860752.4A CN117080055B (zh) 2023-07-14 2023-07-14 碲化镓微纳结构及其异质结的制备方法

Publications (2)

Publication Number Publication Date
CN117080055A CN117080055A (zh) 2023-11-17
CN117080055B true CN117080055B (zh) 2024-05-24

Family

ID=88718368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310860752.4A Active CN117080055B (zh) 2023-07-14 2023-07-14 碲化镓微纳结构及其异质结的制备方法

Country Status (1)

Country Link
CN (1) CN117080055B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0967190A (ja) * 1995-08-30 1997-03-11 Showa Denko Kk 液相エピタキシャル成長方法
US6090637A (en) * 1997-02-13 2000-07-18 3M Innovative Properties Company Fabrication of II-VI semiconductor device with BeTe buffer layer
CN110240127A (zh) * 2019-07-17 2019-09-17 哈尔滨工业大学(深圳) 一种二维GaTe材料的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0967190A (ja) * 1995-08-30 1997-03-11 Showa Denko Kk 液相エピタキシャル成長方法
US6090637A (en) * 1997-02-13 2000-07-18 3M Innovative Properties Company Fabrication of II-VI semiconductor device with BeTe buffer layer
CN110240127A (zh) * 2019-07-17 2019-09-17 哈尔滨工业大学(深圳) 一种二维GaTe材料的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A combined xray diffraction and Raman analysis of Ni/Au/Teohmic contacts to n-GaAs;J. Watté et al;《Journal of Applied Physics》;19940215;全文 *
Controlled Growth of Large-Sized and Phase-Selectivity 2D GaTe Crystals;Mingqiang Liu et al;《Small》;20211231;全文 *
Improving the Efficiency of Gallium Telluride for Photocatalysis, Electrocatalysis, and Chemical Sensing through Defects Engineering and Interfacing with its Native Oxide;Federica Bondino et al;《Advanced Functional Materials》;20220807;全文 *

Also Published As

Publication number Publication date
CN117080055A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
Biswas et al. Thermodynamically metastable α-, ε-(or κ-), and γ-Ga2O3: From material growth to device applications
Pearton et al. A review of Ga2O3 materials, processing, and devices
US4885614A (en) Semiconductor device with crystalline silicon-germanium-carbon alloy
Ma et al. High-performance solar blind ultraviolet photodetector based on single crystal orientation Mg-alloyed Ga2O3 film grown by a nonequilibrium MOCVD scheme
JP2001068485A (ja) ZnO結晶の成長方法、ZnO結晶構造及びそれを用いた半導体装置
TW200406915A (en) Light emitting element and method of making same
JP2004119525A (ja) 酸化物半導体pn接合デバイス
Bayraktaroglu Assessment of gallium oxide technology
Nikolaev et al. Gallium oxide
JP6712798B2 (ja) 窒化銅半導体およびその製造方法
CN102168309B (zh) 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法
CN117080055B (zh) 碲化镓微纳结构及其异质结的制备方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN108511326A (zh) 一种化合物半导体材料InGaN及其外延制备方法
CN101894887B (zh) 一种基于pin异质结构的碳化硅基紫外探测材料的制备方法
CN109384258B (zh) 采用化学气相沉积法生长β-Ga2O3微米线的方法
Wang et al. Dominant near infrared light-emitting diodes based on p-NiO/n-InN heterostructure on SiC substrate
CN103695866B (zh) 采用简单化学气相沉积法制备Sb掺杂p型ZnO薄膜的方法
CN115810694A (zh) 一种低噪声、高响应Ga2O3基雪崩光电二极管及其制备方法
CN113823707B (zh) 基于氧化镓与氮化镓的集成式器件及其制备方法
RU2297690C1 (ru) Способ изготовления полупроводниковой гетероструктуры на основе соединений a3b5 методом жидкофазной эпитаксии
CN1971852A (zh) 一种生长高阻GaN薄膜的方法
Bayraktaroglu Assessment of Ga2O3 technology
CN105070804A (zh) 一种以镓液滴作为缓冲层外延GaN的结构及其制备方法
CN118621440B (zh) 一种半导体材料、半导体器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant