CN117063277A - 半导体模块和半导体装置 - Google Patents

半导体模块和半导体装置 Download PDF

Info

Publication number
CN117063277A
CN117063277A CN202280024833.4A CN202280024833A CN117063277A CN 117063277 A CN117063277 A CN 117063277A CN 202280024833 A CN202280024833 A CN 202280024833A CN 117063277 A CN117063277 A CN 117063277A
Authority
CN
China
Prior art keywords
semiconductor module
partition wall
semiconductor
sealing resin
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280024833.4A
Other languages
English (en)
Inventor
林尚毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117063277A publication Critical patent/CN117063277A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体模块(1)具备：层叠基板(2)，其是将绝缘板(20)、散热板(21)以及电路板(22)层叠而构成的，其中，绝缘板(20)具有上表面和下表面，散热板(21)配置于绝缘板的下表面，电路板(22)配置于绝缘板的上表面；半导体元件(3、4)，其配置于电路板的上表面；壳体(6)，其包围层叠基板，并收容半导体元件；密封树脂(7)，其填充在壳体内，将半导体元件密封；以及分隔壁(8)，其沿上下方向延伸，将密封树脂划分为多个。分隔壁的端部与电路板的上表面的至少一部分连接。

Description

半导体模块和半导体装置
技术领域
本发明涉及一种半导体模块和半导体装置。
背景技术
半导体模块具有设置有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，该半导体模块利用于逆变器装置等。
在这种半导体模块中，例如在专利文献1-3中，在绝缘基板(也可以被称为层叠基板)上配置有半导体元件，并以包围半导体元件的周围的方式配置有框状的壳体。在壳体的内侧的空间例如填充凝胶状的树脂。通过使该树脂(密封树脂)固化，成为壳体内的各种结构被密封的状态。
现有技术文献
专利文献
专利文献1：日本特开昭62-61349号公报
专利文献2：日本专利第5602077号公报
专利文献3：日本特开2002-246496号公报
发明内容
发明要解决的问题
另外，在上述那样的半导体模块的制造工序中，在填充或浇注树脂的工序中当树脂的固化开始时，在树脂的内部产生收缩应力。其结果，存在以下担忧：在相邻的绝缘基板，在规定方向上产生翘曲。绝缘基板的翘曲可能成为对与周边结构(例如树脂壳体、散热器)的密合性造成影响的主要原因。
本发明是鉴于所述的点而完成的，其目的之一在于提供一种能够抑制与密封树脂固化时的收缩相伴的层叠基板的翘曲的半导体模块和半导体装置。
用于解决问题的方案
本发明的一个方式的半导体模块具备：层叠基板，其是将绝缘板、散热板以及电路板层叠而构成的，其中，所述绝缘板具有上表面和下表面，所述散热板配置于所述绝缘板的下表面，所述电路板配置于所述绝缘板的上表面；半导体元件，其配置于所述电路板的上表面；壳体，其包围所述层叠基板，并收容所述半导体元件；密封树脂，其填充在所述壳体内，将所述半导体元件密封；以及分隔壁，其沿上下方向延伸，将所述密封树脂划分为多个，其中，所述分隔壁的端部与所述电路板的上表面的至少一部分连接。
发明的效果
根据本发明，能够抑制与密封树脂固化时的收缩相伴的层叠基板的翘曲。
附图说明
图1是比较例所涉及的半导体模块的俯视图。
图2是沿着图1的A-A线截断而得到的截面图。
图3是示出比较例所涉及的半导体装置的一例的示意图。
图4是示出半导体模块的电路结构的一例的示意图。
图5是本实施方式所涉及的半导体模块的俯视图。
图6是沿着图5的A-A线截断而得到的截面图。
图7是沿着图5的B-B线截断而得到的截面图。
图8是示出本实施方式所涉及的半导体装置的一例的示意图。
图9是示出变形例所涉及的半导体装置的示意图。
图10是变形例所涉及的半导体模块的俯视图。
图11是沿着图10的C-C线截断而得到的截面图。
图12是其它变形例所涉及的半导体模块的俯视图。
图13是示出本实施方式所涉及的分隔壁的连接结构的变化的示意图。
具体实施方式
下面，对能够应用本发明的半导体模块和半导体装置进行说明。图1是比较例所涉及的半导体模块的俯视图。图2是沿着图1的A-A线截断而得到的截面图。图3是示出比较例所涉及的半导体装置的一例的示意图。图4是示出半导体模块的电路结构的一例的示意图。图5是本实施方式所涉及的半导体模块的俯视图。图6是沿着图5的A-A线截断而得到的截面图。图7是沿着图5的B-B线截断而得到的截面图。图8是示出本实施方式所涉及的半导体装置的一例的示意图。
此外，以下所示的半导体模块只不过是一例，不限定于此，能够适当变更。另外，以下所示的比较例与本实施方式的不同仅在于有无后述的分隔壁，基本的结构几乎是共同的。因此，同一名称的结构标注相同的标记，并适当省略说明。
另外，在以下的图中，将半导体模块(冷却器)的长边方向定义为X方向，将半导体模块(冷却器)的短边方向定义为Y方向，将高度方向(基板的厚度方向)定义为Z方向。另外，半导体模块的长边方向示出多个电路板排列的方向。图示的X、Y、Z各轴彼此正交，形成右手系。另外，根据情况，有时将X方向称为左右方向，将Y方向称为前后方向，将Z方向称为上下方向。这些方向(前后左右上下方向)是为了便于说明而使用的词句，根据半导体模块的安装姿势，有时与XYZ各方向的对应关系会改变。例如，将半导体模块的散热面侧(冷却器侧)称为下表面侧，将其相反侧称为上表面侧。另外，在本说明书中，俯视观察是指从Z方向观察半导体模块的上表面或下表面的情况。
本实施方式所涉及的半导体模块1例如应用于产业用或车载用马达的功率控制单元等电力变换装置，是构成三相逆变器电路(参照图4)的功率半导体模块。在本实施方式中，以将开关元件与IC芯片封装在一起而得到的IPM(Intelligent Power Module：智能功率模块)为例进行说明。
如图1至图8所示，半导体模块1构成为包括层叠基板2、多个半导体元件3、4、多个集成电路元件5、壳体6、以及将它们密封的密封树脂7。
在本实施方式中，半导体模块1作为整体形成图4所示的三相逆变器电路。如图1-图5所示，在半导体模块1中，沿X方向并排配置有上臂(也可以称为高侧)和下臂(也可以称为低侧)。并且，在各个臂中，并排配置有U相、V相、W相。
层叠基板2例如由DCB(Direct Copper Bonding：直接铜键合)基板、AMB(ActiveMetal Brazing：活性金属钎焊)基板等陶瓷层叠基板、或金属基底基板构成。层叠基板2是将绝缘板20、散热板21以及多个电路板22-24层叠而构成的，在俯视观察时整体上形成为矩形形状。
具体地说，绝缘板20由具有上表面和下表面的板状体形成，在俯视观察时具有在X方向上长的矩形形状。在为陶瓷层叠基板的情况下，绝缘板20例如可以由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、氧化铝(Al2O3)与氧化锆(ZrO2)等陶瓷材料形成。另外，在为金属基底基板的情况下，绝缘板20例如可以由环氧树脂、聚酰亚胺树脂等热固化性树脂、或在热固化性树脂中使用玻璃、陶瓷材料作为填料而得到的复合材料形成。优选的是，绝缘板20具有可挠性，例如，可以由包含热固化性树脂的材料形成。此外，绝缘板20也可以被称为绝缘层或绝缘膜。
散热板21具有规定的厚度，在俯视观察时具有在Y方向上长的矩形形状。散热板21例如由铜、铝等热传导性良好的金属板形成。散热板21配置于绝缘板20的下表面。散热板21的下表面是用于对作为半导体模块1的安装目的地的散热器10(参照图8)进行安装的被安装面，并且也作为用于将半导体模块1的热散出的散热面(散热区域)发挥功能。
多个电路板22-24分别具有规定的厚度，配置于绝缘板20的上表面。各个电路板22-24形成为电独立的岛状。例如，如图1、图5所示，电路板22在俯视观察时形成为L字状，配置于比绝缘板20的中央偏向X方向负侧的位置。电路板22构成上臂侧的电路的一部分，详情在后文叙述。
另外，在电路板22的X方向正侧(纸面右侧)，沿X方向并排配置有三个电路板23。如图1、图5所示，各电路板23在俯视观察时具有弯曲为曲柄状的形状。三个电路板23构成下臂侧的电路的一部分。
另外，在电路板23的纸面右下侧，沿X方向并排配置有三个电路板24。三个电路板24构成后述的线(布线构件W1)中继用的电路图案。
这些电路板22-24例如由铜、铝等热传导性良好的金属板形成。电路板22-24也可以被称为电路层或电路图案。此外，电路板的形状、个数、配置位置等不限定于这些，能够适当变更。
在规定的电路板的上表面，经由焊料等接合构件S而配置有半导体元件3、4。在俯视观察时，半导体元件3、4例如由硅(Si)、碳化硅(SiC)等半导体基板形成为矩形形状。对于半导体元件，能够使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等开关元件、FWD(Free Wheeling Diode：续流二极管)等二极管。
在本实施方式中，针对每个臂和每个相成对地配置有半导体元件3、4。如图4所示，半导体元件3由IGBT元件构成，半导体元件4由FWD元件构成，并通过后述的布线构件W1来彼此反向并联连接。
更具体地说，如图1、图5所示，在电路板22的上表面配置有三个半导体元件3。三个半导体元件3在电路板22的上表面偏向Y方向正侧且沿X方向并排地配置。另外，在电路板22上的各半导体元件3的Y方向负侧，分别相邻地配置有半导体元件4。电路板22上的半导体元件3、4构成上臂，三组成对的半导体元件3、4从X方向正侧起构成U相、V相、W相。
另外，在三个电路板23各自的上表面，半导体元件3、4以沿Y方向并排的方式成对地各配置有一对。即，在各电路板23的上表面，在Y方向正侧配置有半导体元件3，在Y方向负侧配置有半导体元件4。在各电路板23的上表面成对地配置的半导体元件3、4的组从X方向正侧起构成U相、V相、W相。另外，将这三个组合在一起构成下臂。
此外，在本实施方式中，说明IGBT元件和FWD元件分开构成的情况，但不限定于此，作为半导体元件，也可以使用将IGBT元件与FWD元件一体化而成的RC(ReverseConducting：逆导)-IGBT、针对反向偏置具有充分的耐压的RB(Reverse Blocking：逆阻)-IGBT等。
另外，半导体元件3、4的形状、配置数量、配置位置等能够适当变更。此外，本实施方式中的半导体元件3、4是在半导体基板形成晶体管等功能元件而得到的、所谓的垂直开关元件，但不限于此，也可以是水平开关元件。
另外，配置有以包围层叠基板2的外周的方式形成的壳体6。壳体6在俯视观察时形成为在X方向上长的矩形框状，在壳体6的中央具有矩形形状的开口部6a。具体地说，壳体6具有在X方向上相向的一对侧壁60、以及在Y方向上相向的一对侧壁61，将各个侧壁的端部连结而形成为矩形框状。这样，壳体6包围层叠基板2，并收容所述半导体元件3、4。
一对侧壁60沿Z方向立起并且沿Y方向延伸。另外，一对侧壁61沿Z方向立起并且沿X方向延伸。在俯视观察时，侧壁61比侧壁60长很多。另外，在侧壁60、61的内侧形成有下降一个台阶的台阶部62。
另外，在壳体6设置有主电流用的多个主端子63、以及控制用的多个控制端子64。主端子63由板状的长条体形成，埋入于Y方向负侧的侧壁61。主端子63具有上表面在壳体6的内侧的台阶部62的上表面露出的内侧端子部63a、以及贯通侧壁61并向Z方向弯曲的外侧端子部63b。
主端子63将内侧端子部63a与外侧端子部63b连结而在截面观察时形成为L字状(参照图7)。如图1和图5所示，多个主端子63沿X方向并排配置有例如七个。在本实施方式中，七个主端子63从X方向负侧起构成P端子、U端子、V端子、W端子、N端子、N端子、N端子。
控制端子64由板状的长条体形成，埋入于Y方向正侧的侧壁61。控制端子64具有上表面在壳体6的内侧的台阶部62的上表面露出的内侧端子部64a、以及贯通侧壁61并向Z方向弯曲的外侧端子部64b。
控制端子64将内侧端子部64a与外侧端子部64b连结而在截面观察时形成为L字状(参照图7)。如图1和图5所示，多个控制端子64沿X方向并排配置有例如七个。
主端子63和控制端子64由铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料形成，具有规定的导电率和规定的机械强度。主端子63也可以被称为主电流用引线框架，控制端子64也可以被称为控制用引线框架。另外，主端子63和控制端子64的形状、个数、配置位置等不限定于这些，能够适当变更。
另外，在多个控制端子64中的规定的控制端子64的内侧端子部64a的上表面配置有集成电路元件5。集成电路元件5控制半导体元件的驱动。如图1、图5所示，在上臂侧(X方向负侧)配置有三个集成电路元件5，在下臂侧(X方向正侧)配置有一个集成电路元件5。
配置于壳体6内的结构部件彼此间的电连接例如通过布线构件W1来实现。对于布线构件W1，能够使用导电性的线(键合线)。关于线的材质，能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。另外，作为布线构件，还能够使用除线以外的构件。例如，作为布线构件，能够使用带。
例如，成对的半导体元件3、4各自的上表面电极通过布线构件W1电连接。另外，规定的电路板与主端子63的内侧端子部63a也通过布线构件W1电连接。并且，半导体元件3的栅极电极(未图示)与控制端子64的内侧端子部64a也通过布线构件W1电连接。此外，在图1、图5中，为了便于说明，省略了与控制端子64连接的布线构件W1。
由上述的半导体元件3、4、多个电路板22-24、主端子63、以及布线构件W1等构成图4所示那样的三相逆变器电路。在图4中，IN(P)表示正极端子(高电位侧输入端子：P端子)，IN(N)表示负极端子(低电位侧输入端子：N端子)，OUT(U)、OUT(V)、OUT(W)表示各相的输出端子。另外，在图4中，示出半导体元件3、4反向并联连接的例子。
另外，在由框状的壳体6规定的内部空间填充有密封树脂7。即，由此，层叠基板2、安装于层叠基板2的多个半导体元件3、4、集成电路元件5、以及布线构件W1等被密封在上述的空间内。因此，壳体6划定出(形成)收容这些结构(层叠基板2、安装于层叠基板2的多个半导体元件3、4、集成电路元件5、以及布线构件W1等)的内部空间R。此外，内部空间R也可以被称为内部区域R。
密封树脂7由热固化性的树脂构成。优选的是，密封树脂7至少包括环氧树脂、有机硅、聚氨酯、聚酰亚胺、聚酰胺、以及聚酰胺酰亚胺中的任一者。对于密封树脂7，从绝缘性、耐热性以及散热性方面出发，例如混入了填料的环氧树脂是理想的。
另外，如图3和图8所示，也可以在半导体模块1的散热板21的下表面配置散热器10来构成半导体装置100。即，半导体装置100具备半导体模块1和散热器10。散热器10由铜、铝等金属、或包含这些金属中的一种以上的合金形成，也可以对散热器10的表面例如实施镀覆处理。散热器10以使接合面与半导体模块1的散热面(散热板21的下表面)相向的方式在其间经由热传导性良好的化合物等来安装。散热器10例如也可以通过将螺栓11插通于壳体6、并将螺栓11的前端拧入散热器10来进行固定。
另外，在上述那样的半导体模块1的制造工序中，在层叠基板2的周围安装了壳体6，并在壳体6的内侧空间(也可以被称为腔)安装了各种结构部件之后，向该腔注入液状的树脂(密封树脂)。这种树脂例如由热固化性树脂构成，在比较高温的环境下会固化。
所注入的树脂在通过高温而固化时逐渐地收缩。例如图2的比较例所示，在形成于壳体6的内侧的内部空间R内填充有密封树脂7。设为密封树脂7在固化时整体朝向内部空间R的中央收缩。此时，在密封树脂7的界面处，可能伴随收缩而产生应力集中。例如，壳体6(侧壁60、61)的上端附近、层叠基板2(绝缘板20)的外周缘的附近可能成为应力集中位置C1。
其结果，密封树脂7的上表面形成向下方凹陷的弯曲的曲面，在壳体6的端部处的应力集中位置C1会产生残余应力。另外，由于壳体6与层叠基板2通过粘接剂等接合，因此在其边界部分(上述的应力集中位置C1)也会产生残余应力。并且，层叠基板2(绝缘板20)会以向下方凸出的方式弯曲，从而形成翘曲。例如用Δ表示此时的翘曲量。
像这样，由于密封树脂7固化时的收缩而会在密封树脂7的界面产生残余应力，由此存在在其界面产生裂纹、剥离的担忧。更具体地说，存在层叠基板2的外周端附近从壳体6的端部脱离的担忧。其结果，半导体模块1的外周部(上述的层叠基板2的外周端附近)的散热性会降低，在该外周部容易发生半导体元件3的热破坏。
另外，在半导体模块1与散热器10一体化的半导体装置100中，半导体模块1伴随装置的动作而发热。此时，例如图3所示，密封树脂7试图从中央朝向外侧膨胀。与此相伴，层叠基板2(绝缘板20或散热板21)的外周端附近成为应力集中位置C1，层叠基板2(绝缘板20或散热板21)试图以向上方凸出的方式变形。即，在装置的运转期间，在层叠基板2产生与密封树脂7收缩的情况下相反的方向的应力。
如图3所示，当层叠基板2以向上方凸出(向下方凹陷)的方式沿着时，在散热板21的下表面与散热器10的上表面之间可能产生间隙。即，散热板21与散热器10的密合性降低，从半导体元件3向散热器10的散热性降低。其结果，存在半导体元件3过热而发生破坏的担忧。更具体地说，在半导体装置100的中央部分(图3的翘曲最大的位置)，散热性降低，容易发生半导体元件3的热破坏。
上述那样的热变形起因于模块运转时的(1)密封树脂7与层叠基板2之间的温度差、以及(2)密封树脂7与层叠基板2之间的热膨胀系数的差异。关于(1)，具体地说，存在以下倾向：处于远离散热器10的位置的密封树脂7的温度比距散热器10近的层叠基板2的温度高。
另外，关于(2)，密封树脂7的热膨胀系数比层叠基板2的热膨胀系数大。更具体地说，热膨胀系数可以为以下的值。
·层叠基板2为陶瓷层叠基板的情况：3～8×10-6/K
·层叠基板2为金属基底基板的情况：7～25×10-6/K
·密封树脂7(在环氧系树脂中含有填料的情况)：14～30×10-6/K
因此，本申请的发明人着眼于密封树脂7的收缩量或膨胀量与被填充密封树脂7的壳体6的内部空间R的大小相应地变化，而想到了本发明。即，本发明的要点是将壳体6的内部空间R通过分隔壁8分割为多个空间R1-R3。此外，空间R1-R3也可以被称为区域(或三维区域)R1-R3。另外，在本说明书中，“将内部空间R分割为多个空间R1-R3”是以下概念：不限于形成完全独立的空间R1-R3的情况，而是还包括各空间彼此间部分地连通的情况。
具体地说，在本实施方式中，如图5-图8所示，将由壳体6形成的在俯视观察时在X方向上长的矩形形状的内部空间R通过沿Y方向延伸的两个分隔壁8进行分隔，来形成三个空间R1-R3。在这些空间R1-R3分别填充有密封树脂7。虽然没有特别图示，但也可以在壁部80的表面形成有涂覆膜。例如，形成聚酰胺树脂或者聚酰胺酰亚胺树脂等的涂覆膜，由此能够提高与密封树脂7的密合性(化学键合力)。由此，能够使应力集中分散，缓和模块整体的翘曲量。
像这样，通过将壳体6的内部空间R在长边方向上分割为多个，填充于各空间R1-R3的密封树脂7在固化时朝向各空间R1-R3的中央收缩(参照图6)。由此，与比较例那样在一个比较大的内部空间R内收容密封树脂7的情况相比，能够使各空间R1-R3中的密封树脂7的收缩量小。
伴随密封树脂7的收缩，密封树脂7的上表面呈在每个空间R1-R3向下方凹陷而弯曲的形状。更具体地说，在各空间R1-R3的密封树脂7的上表面形成有向下方凹陷的弯曲面7a。即，在半导体模块1的上表面形成有多个弯曲面7a。相邻的弯曲面7a的边界位于分隔壁8(壁部80)的正上方。
另外，层叠基板2(绝缘板20、散热板21)在与各空间R1-R3的正下方对应的位置呈向下方凸出的弯曲的形状。更具体地说，在层叠基板2，在每个空间R1-R3形成有向下方凸出的弯曲部2a。即，在层叠基板2形成有多个弯曲部2a。相邻的弯曲部2a的边界位于分隔壁8(壁部80)的正下方。该弯曲部2a也可以被称为翘曲部。此外，在图6中，示出在绝缘板20形成翘曲部2a的情况，但不限定于此。翘曲部2a也可以刊载于散热板21，或者也可以形成于绝缘板20和散热板21双方。
各空间R1-R3处的翘曲部2a的翘曲量例如能够用Δ1-Δ3来表示。各翘曲部2a的翘曲量Δ1-Δ3与比较例的翘曲量Δ相比变小，因此能够使图6的模块整体上的翘曲量也变小。
在该情况下，如图6所示，本实施方式中的应力集中位置C2除了产生在壳体6与层叠基板2的边界部分以外，还产生在层叠基板2(绝缘板20)中的与分隔壁8的正下方对应的位置。通过像这样由分隔壁8将密封树脂7分割，应力集中位置C2分散为多个位置。
其结果，各应力集中位置C2处的应力集中的大小与比较例相比变小。这样，根据本实施方式，通过将密封树脂7用分隔壁8分割为多个，能够使每一个密封树脂7的收缩量小。其结果，能够抑制与密封树脂7的收缩相伴的层叠基板2的翘曲，能够抑制壳体6与密封树脂7的边界面处的裂纹、剥离。
另外，如图8所示，在模块运转期间，半导体模块1伴随装置的动作而发热。此时，密封树脂7膨胀，层叠基板2(绝缘板20)试图以向上方凸出的方式变形。即，在装置的运转期间，在层叠基板2产生与密封树脂7收缩的情况下相反方向的应力。
在本实施方式中，密封树脂7与空间R1-R3对应地被划分(分隔)为三个。因此，各个密封树脂7即使膨胀，与图3所示那样的单一的密封树脂7相比，其膨胀量也分别变小。此时，层叠基板2试图按划分出的每个密封树脂7来以向上方凸出的方式变形(参照图8的双点划线部分)。
即，在图8中，应力集中位置C2除了产生在壳体6与层叠基板2的边界部分以外，还产生在层叠基板2(绝缘板20)中的与分隔壁8的正下方对应的位置。通过像这样由分隔壁8将密封树脂7分割，应力集中位置C2分散为多个位置。
另外，对密封树脂7进行划分的分隔壁8(后述的壁部80)的端部(下端)与电路板22、23的上表面接合。通过像这样将分隔壁8的下端固定于电路板22、23的上表面，即使由于运转时的热膨胀而层叠基板2试图朝向上方翘曲，也会有从分隔壁8朝向下方压回的力发生作用。因此，层叠基板2的变形被抑制。更具体地说，在与被划分为多个区域的密封树脂7各自的正下方对应的位置处，与图3的比较例相比，层叠基板2的变形量被抑制。即，分隔壁8在装置的运转时也能够抑制半导体模块1的变形。因此，在装置的运转期间不会在半导体模块1(散热板21)与散热器10之间形成间隙，从而不会对散热板21与散热器10的密合性造成影响。因而，能够确保长期的可靠性和良好的散热性能。
另外，如图6所示，本实施方式所涉及的分隔壁8是将壁部80与两个梁(第一梁部81和第二梁部82)连结而构成的，在截面观察时具有T字形状。更具体地说，壁部80配置于层叠基板2的上方，由沿上下方向延伸的板状体形成。壁部80发挥将壳体6的内部空间R(或密封树脂7)分隔为至少两个的作用。壁部80配置于与壳体6的侧壁61分离的位置。另外，如上述那样，壁部80的下端与电路板22、23的上表面接触并接合。
第一梁部81由沿Y方向延伸的长条体形成。第一梁部81的Y方向负侧的端部与侧壁61连接或接合，Y方向正侧的端部与壁部80相连。另外，第一梁部81的下端与主端子63的内侧端子部63a的上表面接触。
第二梁部82由沿Y方向延伸的长条体形成。第二梁部82的Y方向正侧的端部与侧壁61连接或接合，Y方向负侧的端部与壁部80相连。另外，在第二梁部82的下表面与控制端子64(内侧端子部64a)的上表面之间形成有规定的间隙。在内侧端子部64a的上表面接合有控制用的布线构件W1。
另外，在第二梁部82与控制端子64之间的间隙设置有密封树脂7。即，位于第二梁部82与控制端子64之间的布线构件W1被密封树脂7密封。像这样，第二梁部82以避开布线构件W1的方式配置。此外，也可以将与第二梁部82相同的结构应用于第一梁部81。此外，在本实施方式中，对第一梁部81及第二梁部82与壁部80连结的情况进行了说明，但不限定于此，能够适当变更。例如，也可以形成为一个梁部架设在相向的一对侧壁61之间。在该情况下，可以形成为从梁部的一部分起，壁部80例如朝向下方延伸。另外，上述的壁部80与各梁部也可以一体地形成。
另外，如图5所示，优选的是，分隔壁8具有在俯视观察时相对于所述长边方向倾斜地延伸的部分。例如，将半导体元件4与主端子63连接的布线构件W1倾斜地延伸。因此，通过使分隔壁8的一部分沿着该布线构件W1，能够不使布线构件W1与分隔壁8发生干扰地实现空间(密封树脂7)的分隔。
此外，在上述实施方式中，对通过两个分隔壁8将壳体6的内部空间R分割为三个空间R1-R3、即将密封树脂7划分为三个的情况进行了说明，但不限定于该结构。分隔壁8的个数和空间(密封树脂7)的分割数能够适当变更。另外，也可以将多个分隔壁8一体化。
另外，分隔壁8的刚性可以比密封树脂7的刚性高。或者，分隔壁8的刚性也可以比密封树脂7的刚性低。也就是说，优选的是，分隔壁8是与密封树脂7不同的材料。例如，分隔壁8可以由与壳体6同等的材质形成。在此，同等的材质是指除了包含壳体6所含有的成分(的一部分)以外，也不排除包含其它杂质。即，分隔壁8的材质与壳体6的材质也可以不完全一致。
另外，壁部80和各梁部可以由相同的材质形成。在该情况下，壁部80与梁部可以一体地形成。壳体6、壁部80、梁部也可以全部由相同的材质形成。在该情况下，壳体6、壁部80、梁部可以一体地形成。另外，梁部也可以由金属形成。在该情况下，梁部也可以嵌件成型于壁部80。另外，分隔壁8也可以嵌件成型于壳体6。另外，分隔壁8与壳体6还可以一体成型。
如以上说明的那样，根据本实施方式，通过由分隔壁8将壳体6的内部空间R分割为多个空间R1-R3，能够抑制与密封树脂7固化时的收缩相伴的层叠基板2的翘曲，从而防止密封树脂7的界面处的裂纹、剥离。
在本实施方式中，第一梁部81和第二梁部82分别固定于侧壁61。另外，在第一梁部81和第二梁部82分别固定有壁部80的上端。并且，壁部80的下端与电路板22、23的上表面接合。由此，具有以下效果：在密封树脂7收缩时，将层叠基板2试图向下凸出的翘曲拉起，来抑制翘曲。
另外，由于密封树脂7收缩而层叠基板2以向下凸出的方式翘曲是因为处于壳体6的侧壁60的底部的层叠基板2成为固着件，仅模块上部收缩。即，层叠基板2自身作为梁(beam)发挥功能。上述的梁部(第一梁部81和第二梁部82)架设在相向的两个侧壁61的上部(与层叠基板2相反的一侧)。
由此，梁部在相向的两个侧壁61的上部成为固着件(也可以被称为支杆)。因此，抑制模块上部过度地收缩，从而抑制模块整体的翘曲，由此，作为结果，能够抑制层叠基板2以向下凸出的方式翘曲。
另一方面，在装置运转期间密封树脂7膨胀时，分隔壁8起到以下效果：将层叠基板2试图向下凹陷(向上凸出)的翘曲压回，来抑制翘曲。此外，在该情况下，壁部80的下端只要与电路板22、23的上表面接触即可，不必接合。
另外，在密封树脂7膨胀时，层叠基板2在模块底部成为固着件，由此仅模块上部扩展，层叠基板2试图以向上凸出的方式翘曲。在该情况下，梁部也在相向的两个侧壁61的上部成为固着件。因此，抑制模块上部的扩展，从而抑制模块整体的翘曲，由此也能够抑制层叠基板2自身的翘曲。此外，在该情况下，为了使梁部作为固着件发挥功能，需要使梁部与侧壁61接合。
接着，参照图9至图13来说明变形例。图9是示出变形例所涉及的半导体装置的示意图。图10是变形例所涉及的半导体模块的俯视图。图11是沿着图10的C-C线截断而得到的截面图。图12是其它变形例所涉及的半导体模块的俯视图。图13是示出本实施方式所涉及的分隔壁的连接结构的变化的示意图。此外，在以下的变形例中，半导体模块和半导体装置的各种结构部件仅形状、布局与上述实施方式不同，基本的结构相同。因此，主要仅对差异部分进行说明，已出现的结构用同一名称和同一标记示出，并适当省略说明。
在上述实施方式中，以在模块内搭载了集成电路元件5而得到的IPM(IntelligentPower Module：智能功率模块)为例进行了说明，但不限定于此。例如图9所示，在半导体装置100中，也可以在半导体模块1的下表面配置散热器10，在半导体模块1的上表面配置控制板12。
控制板12是所谓的印刷电路板，在控制板12的表面形成有控制用的电路图案。在控制板12形成有沿厚度方向贯通的多个通孔(未图示)。半导体模块1的控制端子64(外侧端子部64b)的前端插通于该通孔。
另外，在各主端子63的前端连接汇流条13。主端子63与汇流条13通过螺栓14及螺母15紧固固定。
另外，如图10和图11所示的变形例那样，分隔壁8也可以在俯视观察时具有十字形状。在该情况下，壳体6的内部空间R在俯视观察时以两行两列的矩阵状分割为四个空间，在各空间各配置有一个半导体元件3。另外，分隔壁8也可以在截面观察时具有T字形状。变形例中的半导体元件3是所谓的RC-IGBT元件。半导体元件3的上表面电极与规定的电路板22也可以通过金属布线板9(也可以被称为引线框架)电连接。
在图10和图11的例子中，优选的是，半导体元件3不跨越相邻空间地存在。即，优选的是，半导体元件3配置为在俯视观察时不与十字形状的分隔壁8重叠。另外，优选的是，在各空间各配置一个金属布线板9，金属布线板9不跨越相邻空间地存在(在俯视观察时不与十字形状的分隔壁8重叠)。并且，关于键合线，优选的也是，在每个空间配置键合线，键合线不跨越相邻空间(在俯视观察时不与十字形状的分隔壁8重叠)。
另外，如图12所示，分隔壁8也可以在俯视观察时具有曲柄形状。在图12中，通过一个分隔壁8将壳体6的内部空间R分割为两个空间。在图12中，将分隔壁8弯曲为曲柄状以避开主端子63和金属布线板9，由此能够不使分隔壁8与周边结构发生干扰地将壳体6的内部空间R分割为多个。
在图12的例子中，优选的也是，半导体元件3不跨越相邻空间地存在(在俯视观察时不与十字形状的分隔壁8重叠)。另外，关于键合线，优选的也是，在每个空间配置键合线，键合线不跨越相邻空间(在俯视观察时不与十字形状的分隔壁8重叠)。
像这样，在各变形例中，通过与半导体模块1内的各种结构部件的布局相应地使分隔壁8的形状具有变化，能够将壳体6的内部空间R适当地进行分割。
另外，如图13A和图13B所示，优选的是，分隔壁8与壳体6的侧壁卡合。例如图13A所示，在壳体6的侧壁形成有槽部60a。优选的是，第一梁部81的端部81a或第二梁部82的端部82a卡合(或嵌合)于该槽部60a。
另外，如图13B所示，在俯视观察时在壳体6的侧壁形成有T字状的槽部60b。优选的是，第一梁部81的端部81b或第二梁部82的端部82b卡合(或嵌合)于该槽部60b。端部81b、82b可以在俯视观察时形成为与槽部60b对应的T字状。在图13的例子中，上述的梁部的各端部也可以通过粘接剂接合在槽部内。
另外，在上述实施方式中，半导体元件3、4的个数和配置位置不限定于上述结构，能够适当变更。
另外，在上述实施方式中，电路板的个数和布局不限定于上述结构，能够适当变更。
另外，在上述实施方式中，设为了层叠基板2、半导体元件3、4在俯视观察时形成为矩形形状或方形形状的结构，但不限定于该结构。这些结构也可以形成为除上述形状以外的多边形形状。
另外，对本实施方式和变形例进行了说明，但是也可以将上述实施方式和变形例整体或部分地组合来作为其它实施方式。
另外，本实施方式并不限定于上述的实施方式和变形例，也可以在不脱离技术思想的主旨的范围内进行各种变更、置换、变形。并且，如果由于技术的进步或派生的其它技术而能够通过其它的方法来实现技术思想，则也可以使用该方法来实施。因而，权利要求书涵盖技术思想的范围内所能够包括的全部实施方式。
下述对上述的实施方式中的特征点进行整理。
上述实施方式所涉及的半导体模块具备：层叠基板，其是将绝缘板、散热板以及电路板层叠而构成的，其中，所述绝缘板具有上表面和下表面，所述散热板配置于所述绝缘板的下表面，所述电路板配置于所述绝缘板的上表面；半导体元件，其配置于所述电路板的上表面；壳体，其包围所述层叠基板，并收容所述半导体元件；密封树脂，其填充在所述壳体内，将所述半导体元件密封；以及分隔壁，其沿上下方向延伸，将所述密封树脂划分为多个，其中，所述分隔壁的端部与所述电路板的上表面的至少一部分连接。
另外，在上述实施方式所涉及的半导体模块中，所述绝缘板或所述散热板具有在与被分割为多个而得到的各密封树脂的正下方对应的位置形成的多个弯曲部，所述弯曲部具有向下方凸出的形状。
另外，在上述实施方式所涉及的半导体模块中，相邻的所述弯曲部的边界位于所述分隔壁的正下方。
另外，在上述实施方式所涉及的半导体模块中，在被分割为多个而得到的各所述密封树脂的上表面形成有向下方凹陷的弯曲面。
另外，在上述实施方式所涉及的半导体模块中，相邻的所述弯曲面的边界位于所述分隔壁的正上方。
另外，在上述实施方式所涉及的半导体模块中，所述壳体具有相向的一对侧壁，所述分隔壁具有：第一梁部，其与一个所述侧壁连接；第二梁部，其与另一个所述侧壁连接；以及壁部，其与所述第一梁部及所述第二梁部相连，将所述空间分隔为至少两个，所述壁部沿上下方向延伸，所述壁部的下端与所述电路板的上表面的至少一部分接触。
另外，在上述实施方式所涉及的半导体模块中，在所述一对侧壁设置有多个端子。
另外，在上述实施方式所涉及的半导体模块中，在所述一对侧壁各自的内侧面形成有台阶部，所述端子的上表面从各个所述台阶部露出，所述第一梁部的下端与所述端子的上表面接触。
另外，在上述实施方式所涉及的半导体模块中，在所述一对侧壁各自的内侧面形成有台阶部，所述端子的上表面从各个台阶部露出，在所述第二梁部与所述端子的上表面之间设置有所述密封树脂。
另外，在上述实施方式所涉及的半导体模块中，设置于与所述第一梁部连接的所述壁部的所述端子构成主电流用的主端子，设置于与所述第二梁部连接的所述壁部的所述端子构成控制用的控制端子。
另外，上述实施方式所涉及的半导体模块还具有与所述控制端子的上表面接合的布线构件，所述布线构件与所述第二梁部之间被所述密封树脂密封。
另外，在上述实施方式所涉及的半导体模块中，所述绝缘板具有在规定方向上长的矩形形状，多个所述电路板沿所述绝缘板的长边方向并排配置，所述一对侧壁在所述绝缘板的短边方向上相向。
另外，在上述实施方式所涉及的半导体模块中，所述分隔壁具有在俯视观察时相对于所述长边方向倾斜地延伸的部分。
另外，在上述实施方式所涉及的半导体模块中，所述分隔壁在俯视观察时具有十字形状。
另外，在上述实施方式所涉及的半导体模块中，所述分隔壁在截面观察时具有T字形状。
另外，在上述实施方式所涉及的半导体模块中，所述分隔壁在俯视观察时具有曲柄形状。
另外，在上述实施方式所涉及的半导体模块中，所述分隔壁由与所述壳体同等的材质形成。
另外，上述实施方式所涉及的半导体装置具备上述的半导体模块、以及配置于所述散热板的下表面的散热器。
产业上的可利用性
如以上说明的那样，本发明具有能够抑制与密封树脂固化时的收缩相伴的层叠基板的翘曲这样的效果，特别对产业用或电装用的半导体模块和半导体装置有用。
本申请基于2021年10月14日申请的日本特愿2021-168928。在此包括其全部内容。
附图标记说明
1：半导体模块；2：层叠基板；2a：弯曲部(翘曲部)；3：半导体元件；4：半导体元件；5：集成电路元件；6：壳体；6a：开口部；7：密封树脂；7a：弯曲面；8：分隔壁；9：金属布线板；10：散热器；11：螺栓；12：控制板；13：汇流条；14：螺栓；15：螺母；20：绝缘板；21：散热板；22-24：电路板；60-61：侧壁；62：台阶部；63：主端子；63a：内侧端子部；63b：外侧端子部；64：控制端子；64a：内侧端子部；64b：外侧端子部；80：壁部；81：第一梁部；82：第二梁部；100：半导体装置；C1：应力集中位置；C2：应力集中位置；R：内部空间；R1-R3：空间；S：接合构件；W1：布线构件；Δ：翘曲量。

Claims (18)

1.一种半导体模块，具备：
层叠基板，其是将绝缘板、散热板以及电路板层叠而构成的，其中，所述绝缘板具有上表面和下表面，所述散热板配置于所述绝缘板的下表面，所述电路板配置于所述绝缘板的上表面；
半导体元件，其配置于所述电路板的上表面；
壳体，其包围所述层叠基板，并收容所述半导体元件；
密封树脂，其填充在所述壳体内，将所述半导体元件密封；以及
分隔壁，其沿上下方向延伸，将所述密封树脂划分为多个，
其中，所述分隔壁的端部与所述电路板的上表面的至少一部分连接。
2.根据权利要求1所述的半导体模块，其中，
所述绝缘板或所述散热板具有在与被分割为多个而得到的各密封树脂的正下方对应的位置形成的多个弯曲部，
所述弯曲部具有向下方凸出的形状。
3.根据权利要求2所述的半导体模块，其中，
相邻的所述弯曲部的边界位于所述分隔壁的正下方。
4.根据权利要求1至3中的任一项所述的半导体模块，其中，
在被分割为多个而得到的各所述密封树脂的上表面形成有向下方凹陷的弯曲面。
5.根据权利要求4所述的半导体模块，其中，
相邻的所述弯曲面的边界位于所述分隔壁的正上方。
6.根据权利要求1至3中的任一项所述的半导体模块，其中，
所述壳体具有相向的一对侧壁，
所述分隔壁具有：
第一梁部，其与一个所述侧壁连接；
第二梁部，其与另一个所述侧壁连接；以及
壁部，其与所述第一梁部及所述第二梁部相连，将所述空间分隔为至少两个，
所述壁部沿上下方向延伸，所述壁部的下端与所述电路板的上表面的至少一部分接触。
7.根据权利要求6所述的半导体模块，其中，
在所述一对侧壁设置有多个端子。
8.根据权利要求7所述的半导体模块，其中，
在所述一对侧壁各自的内侧面形成有台阶部，
所述端子的上表面从各个所述台阶部露出，
所述第一梁部的下端与所述端子的上表面接触。
9.根据权利要求7所述的半导体模块，其中，
在所述一对侧壁各自的内侧面形成有台阶部，
所述端子的上表面从各个台阶部露出，
在所述第二梁部与所述端子的上表面之间设置有所述密封树脂。
10.根据权利要求9所述的半导体模块，其中，
设置于与所述第一梁部连接的所述壁部的所述端子构成主电流用的主端子，
设置于与所述第二梁部连接的所述壁部的所述端子构成控制用的控制端子。
11.根据权利要求10所述的半导体模块，其中，
还具有与所述控制端子的上表面接合的布线构件，
所述布线构件与所述第二梁部之间被所述密封树脂密封。
12.根据权利要求6所述的半导体模块，其中，
所述绝缘板具有在规定方向上长的矩形形状，
多个所述电路板沿所述绝缘板的长边方向并排配置，
所述一对侧壁在所述绝缘板的短边方向上相向。
13.根据权利要求12所述的半导体模块，其中，
所述分隔壁具有在俯视观察时相对于所述长边方向倾斜地延伸的部分。
14.根据权利要求1至3中的任一项所述的半导体模块，其中，所述分隔壁在俯视观察时具有十字形状。
15.根据权利要求1至3中的任一项所述的半导体模块，其中，所述分隔壁在截面观察时具有T字形状。
16.根据权利要求1至3中的任一项所述的半导体模块，其中，所述分隔壁在俯视观察时具有曲柄形状。
17.根据权利要求1至3中的任一项所述的半导体模块，其中，所述分隔壁由与所述壳体同等的材质形成。
18.一种半导体装置，具备：
根据权利要求1至3中的任一项所述的半导体模块；以及
配置于所述散热板的下表面的散热器。
CN202280024833.4A 2021-10-14 2022-09-06 半导体模块和半导体装置 Pending CN117063277A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-168928 2021-10-14
JP2021168928 2021-10-14
PCT/JP2022/033354 WO2023062972A1 (ja) 2021-10-14 2022-09-06 半導体モジュール及び半導体装置

Publications (1)

Publication Number Publication Date
CN117063277A true CN117063277A (zh) 2023-11-14

Family

ID=85987430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280024833.4A Pending CN117063277A (zh) 2021-10-14 2022-09-06 半导体模块和半导体装置

Country Status (4)

Country Link
US (1) US20240030078A1 (zh)
JP (1) JPWO2023062972A1 (zh)
CN (1) CN117063277A (zh)
WO (1) WO2023062972A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435794B2 (ja) * 2014-11-12 2018-12-12 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2023062972A1 (ja) 2023-04-20
US20240030078A1 (en) 2024-01-25
JPWO2023062972A1 (zh) 2023-04-20

Similar Documents

Publication Publication Date Title
US5767573A (en) Semiconductor device
JPH09232512A (ja) パワー半導体モジュール
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
JP7247574B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
JP2006253516A (ja) パワー半導体装置
US20220301957A1 (en) Semiconductor device, semiconductor module, vehicle, and manufacturing method of semiconductor device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
WO2023062972A1 (ja) 半導体モジュール及び半導体装置
JP7396118B2 (ja) 半導体モジュール
JPH09186269A (ja) 半導体装置
JP2021180234A (ja) 半導体モジュール
US20230335460A1 (en) Semiconductor module
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
US20230335450A1 (en) Semiconductor device
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US20240030101A1 (en) Power Module and Method for Producing a Power Module
US20230230940A1 (en) Semiconductor device
WO2024095712A1 (ja) 半導体モジュール
US20240234360A9 (en) Semiconductor module, semiconductor device, and vehicle
US20240136319A1 (en) Semiconductor module, semiconductor device, and vehicle
JP7035868B2 (ja) 半導体装置
JP2023040345A (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination